本發(fā)明涉及一種預(yù)加重信號產(chǎn)生電路，尤其是涉及一種基于電流選擇器的預(yù)加重信號產(chǎn)生電路。

背景技術(shù)：

隨著半導體工藝的發(fā)展，芯片集成度和信息處理能力的提升，速度、帶寬與功耗局限了傳統(tǒng)電互連在高性能信息傳輸和處理系統(tǒng)中的應(yīng)用，呈現(xiàn)出“電子瓶頸”效應(yīng)。而相較于電子而言，光子具有高速、大容量以及并行等優(yōu)勢，是理想的信息載體。作為目前的優(yōu)勢技術(shù)，硅基光子學為高效互連提供了一種較有前景的解決方案。

硅基光調(diào)制器是一種重要的硅基光子器件，可通過載流子色散效應(yīng)和熱光效應(yīng)實現(xiàn)折射率的調(diào)制。硅基熱光調(diào)制器利用溫度調(diào)節(jié)折射率，其響應(yīng)時間處于微秒量級，遠不能滿足高速光互連的需求。而載流子色散效應(yīng)是通過載流子的注入或抽取，改變硅材料中自由載流子的濃度分布，引起等效折射率和吸收系數(shù)發(fā)生變化。其中，基于pin電學結(jié)構(gòu)的載流子注入式硅基電光調(diào)制器因結(jié)構(gòu)緊湊以及調(diào)制效率高效而尤為常見。然而，該類型調(diào)制器受限于硅材料中少數(shù)載流子壽命，導致其調(diào)制速度慢且本征帶寬窄。因此，為了提升器件的調(diào)制速度與工作帶寬，需要設(shè)計一種合適的驅(qū)動電路。

2007年，康奈爾大學通過信號發(fā)生器、反相器、脈沖發(fā)生器、延遲器、放大器與功率合成器等一系列電路構(gòu)成有限脈沖響應(yīng)數(shù)字濾波器(fir)，實現(xiàn)將標準的不歸零制(nrz)信號轉(zhuǎn)換成預(yù)加重信號，使得基于pin電學結(jié)構(gòu)的硅基微環(huán)調(diào)制器可支持10gbit/s以上的高速信號傳輸。2010年，中科院半導體所余金中教授研究小組提出一個新思路，利用功率合成器將兩個方波信號進行合并，產(chǎn)生預(yù)加重信號，從而提高開關(guān)響應(yīng)速度，其中包含的器件主要有信號發(fā)生器(patterngenerator，pg)、延遲控制器(delaycontroller)和功率合成器(electricalpowercombiner，pc)。2015年，加利福尼亞大學與惠普實驗室通過共同合作，利用高速信號發(fā)生器的不同輸出，合成具有預(yù)加重功能的fir濾波器，作為微環(huán)調(diào)制器的驅(qū)動電路。利用該fir濾波器產(chǎn)生的預(yù)加重信號，微環(huán)調(diào)制器可支持20gbit/s的數(shù)據(jù)傳輸，并且工作帶寬由1.1ghz擴展至10.9ghz?？的螤柎髮W和北京半導體所余金中教授采用的數(shù)字電路對芯片的輸入波形進行整形是在芯片外部的龐大數(shù)字信號處理儀器，功能固然強大，但是體積和功耗較大。

2014年，由德州農(nóng)工大學與惠普實驗室組成的合作研究小組利用方波主電路與正、負邊緣脈沖電路并行處理合成預(yù)加重信號，其中的正、負邊緣脈沖電路是由三電位(0v、1v、2v)電路邏輯組合實現(xiàn)的，并通過可調(diào)延遲單元獨立控制上升和下降的預(yù)加重電位用以補償不同邊沿時間所產(chǎn)生的非線性瞬態(tài)特性。雖然該預(yù)加重信號產(chǎn)生方法不是借助于數(shù)字信號處理儀器，但也是采用數(shù)字邏輯(與、或、非)電路波形合成的方式，晶體管器件較多，電路結(jié)構(gòu)較復(fù)雜，引起的寄生效應(yīng)較大。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種結(jié)構(gòu)簡單，響應(yīng)速度快，工作帶寬較大，體積和功耗較小的基于電流選擇器的預(yù)加重信號產(chǎn)生電路。

本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為：一種基于電流選擇器的預(yù)加重信號產(chǎn)生電路，包括第一mos管、第二mos管、第三mos管、第四mos管、第一電阻、第二電阻、第一差分輸入電路和第二差分輸入電路；所述的第一mos管、所述的第二mos管、所述的第三mos管和所述的第四mos管均為n型mos管，所述的第一差分輸入電路和所述的第二差分輸入電路分別具有差分信號輸入端、反相差分信號輸入端、置位端和輸出端；所述的第一電阻的一端和所述的第二電阻的一端均接入電源，所述的第一電阻的另一端、所述的第一mos管的漏極和所述的第三mos管的漏極連接且其連接端為所述的預(yù)加重信號產(chǎn)生電路的輸出端，所述的第二電阻的另一端、所述的第二mos管的漏極和所述的第四mos管的漏極連接且其連接端為所述的預(yù)加重信號產(chǎn)生電路的反相輸出端，所述的第一mos管的柵極為所述的預(yù)加重信號產(chǎn)生電路的第一輸入端，所述的第二mos管的柵極為所述的預(yù)加重信號產(chǎn)生電路的第一反相輸入端，所述的第三mos管的柵極為所述的預(yù)加重信號產(chǎn)生電路的第二輸入端，所述的第四mos管的柵極為所述的預(yù)加重信號產(chǎn)生電路的第二反相輸入端，所述的第一mos管的源極、所述的第二mos管的源極和所述的第一差分輸入電路的輸出端連接，所述的第三mos管的源極、所述的第四mos管的源極和所述的第二差分輸入電路的輸出端連接，所述的第一差分輸入電路的差分信號輸入端和所述的第二差分輸入電路的差分信號輸入端連接且其連接端為所述的預(yù)加重信號產(chǎn)生電路的第三輸入端，所述的第一差分輸入電路的反相差分信號輸入端和所述的第二差分輸入電路的反相差分信號輸入端連接且其連接端為所述的預(yù)加重信號產(chǎn)生電路的第三反相輸入端，所述的第一差分輸入電路的置位端和所述的第二差分輸入電路的置位端均接地。

所述的預(yù)加重信號產(chǎn)生電路還包括壓控電壓源，所述的壓控電壓源具有正相輸入端、反相輸入端、偏置端和輸出端；所述的預(yù)加重信號產(chǎn)生電路的輸出端和所述的壓控電壓源的正相輸入端連接，所述的預(yù)加重信號產(chǎn)生電路的反相輸出端和所述的壓控電壓源的反相輸入端連接，所述的壓控電壓源的偏置端接地，所述的壓控電壓源的輸出端輸出預(yù)加重信號。

所述的第一差分輸入電路包括第一電流源、第二電流源、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管和第十mos管；所述的第五mos管和所述的第六mos管均為p型mos管，所述的第七mos管、所述的第八mos管、所述的第九mos管和所述的第十mos管均為n型mos管；所述的第五mos管的源極、所述的第六mos管的源極和所述的第二電流源的輸出端連接，所述的第五mos管的柵極和所述的第七mos管的柵極連接且其連接端為所述的第一差分輸入電路的差分信號輸入端，所述的第六mos管的柵極和所述的第八mos管的柵極連接且其連接端為所述的第一差分輸入電路的反相差分信號輸入端，所述的第一電流源的輸出端、所述的第七mos管的源極和所述的第八mos管的源極連接，所述的第五mos管的漏極、所述的第七mos管的漏極、所述的第九mos管的漏極、所述的第九mos管的柵極和所述的第十mos管的柵極連接，所述的第六mos管的漏極和所述的第八mos管的漏極連接，所述的第九mos管的源極和所述的第十mos管的源極均接地，所述的第十mos管的漏極為所述的第一差分輸入電路的輸出端。該電路具有差分結(jié)構(gòu)特點，可以通過改變差分輸入信號的控制能力來實現(xiàn)第一電流源與第二電流源的切換，對電源/地要求低，能消除輻射電場，噪聲低；可工作于低電源電壓的環(huán)境下；具有高速傳輸特性，碼元傳輸速度能實現(xiàn)mbit/s～gbit/s；電壓擺幅與輸出電流較小，功耗低；能與cmos工藝兼容，低成本，易集成。

所述的第一電流源包括第十一mos管、第十二mos管、第十三mos管、第十四mos管、第十五mos管、第十六mos管、第十七mos管、第十八mos管、第十九mos管和第三電阻；所述的第十一mos管、所述的第十二mos管、所述的第十五mos管、所述的第十八mos管和所述的第十九mos管均為p型mos管，所述的第十三mos管、所述的第十四mos管、所述的第十六mos管和所述的第十七mos管均為n型mos管；所述的第十一mos管的源極、所述的第十二mos管的源極、所述的第十五mos管的源極、所述的第十八mos管的源極和所述的第十九mos管的源極均接入電源，所述的第十一mos管的柵極、所述的第十二mos管的柵極、所述的第十二mos管的漏極、所述的第十四mos管的漏極和所述的第十五mos管的柵極連接，所述的第十一mos管的漏極、所述的第十三mos管的漏極、所述的第十三mos管的柵極和所述的第十四mos管的柵極連接，所述的第十三mos管的源極、所述的第三電阻的一端、所述的第十六mos管的源極和所述的第十七mos管的源極均接地，所述的第十四mos管的源極和所述的第三電阻的另一端連接，所述的第十五mos管的漏極、所述的第十六mos管的漏極、所述的第十六mos管的柵極和所述的第十七mos管的柵極連接，所述的第十七mos管的漏極、所述的第十八mos管的柵極、所述的第十八mos管的漏極和所述的第十九mos管的柵極連接，所述的第十九mos管的漏極為所述的第一電流源的輸出端。該電路在忽略溝道長度調(diào)制效應(yīng)的情況下，可以通過調(diào)節(jié)鏡像晶體管對(第十六mos管與第十七mos管、第十八mos管與第十九mos管)的寬長比來實現(xiàn)電流的大小改變，結(jié)構(gòu)簡單且輸出準確。

所述的第二電流源包括第四電阻、第二十mos管、第二十一mos管、第二十二mos管、第二十三mos管、第二十四mos管、第二十五mos管、第二十六mos管、第二十七mos管、第二十八mos管、第二十九mos管、第三十mos管、第三十一mos管和第三十二mos管，所述的第二十mos管、所述的第二十一mos管、所述的第二十四mos管、所述的第二十七mos管、所述的第二十八mos管、所述的第三十一mos管和所述的第三十二mos管均為p型mos管，所述的第二十二mos管、所述的第二十三mos管、所述的第二十五mos管、所述的第二十六mos管、所述的第二十九mos管和所述的第三十mos管均為n型mos管；所述的第二十mos管的源極、所述的第二十一mos管的源極、所述的第二十四mos管的源極、所述的第二十七mos管的源極、所述的第二十八mos管的源極、所述的第三十一mos管的源極和所述的第三十二mos管的源極均接入電源，所述的第二十mos管的柵極、所述的第二十一mos管的柵極、所述的第二十一mos管的漏極、所述的第二十三mos管的漏極和所述的第二十四mos管的柵極連接，所述的第二十mos管的漏極、所述的第二十二mos管的漏極、所述的第二十二mos管的柵極和所述的第二十三mos管的柵極連接，所述的第二十二mos管的源極、所述的第四電阻的一端、所述的第二十五mos管的源極、所述的第二十六mos管的源極、所述的第二十九mos管的源極和所述的第三十mos管的源極均接地，所述的第二十三mos管的源極和所述的第四電阻的另一端連接，所述的第二十四mos管的漏極、所述的第二十五mos管的漏極、所述的第二十五mos管的柵極和所述的第二十六mos管的柵極連接，所述的第二十六mos管的漏極、所述的第二十七mos管的漏極、所述的第二十七mos管的柵極和所述的第二十八mos管的柵極連接，所述的第二十八mos管的漏極、所述的第二十九mos管的漏極、所述的第二十九mos管的柵極和所述的第三十mos管的柵極連接，所述的第三十mos管的漏極、所述的第三十一mos管的漏極、所述的第三十一mos管的柵極和所述的第三十二mos管的柵極連接，所述的第三十二mos管的漏極為所述的第二電流源的輸出端。

所述的第二差分輸入電路包括第三電流源、第四電流源、第三十三mos管、第三十四mos管、第三十五mos管、第三十六mos管、第三十七mos管和第三十八mos管，所述的第三十三mos管和所述的第三十四mos管均為p型mos管，所述的第三十五mos管、所述的第三十六mos管、所述的第三十七mos管和所述的第三十八mos管均為n型mos管；所述的第三十三mos管的源極、所述的第三十四mos管的源極和所述的第四電流源的輸出端連接，所述的第三十三mos管的柵極和所述的第三十五mos管的柵極連接且其連接端為所述的第二差分輸入電路的差分信號輸入端，所述的第三十四mos管的柵極和所述的第三十六mos管的柵極連接且其連接端為所述的第二差分輸入電路的反相差分信號輸入端，所述的第三電流源的輸出端、所述的第三十五mos管的源極和所述的第三十六mos管的源極連接，所述的第三十三mos管的漏極、所述的第三十五mos管的漏極、所述的第三十七mos管的漏極、所述的第三十七mos管的柵極和所述的第三十八mos管的柵極連接，所述的第三十四mos管的漏極和所述的第三十六mos管的漏極連接，所述的第三十七mos管的源極和所述的第三十八mos管的源極均接地，所述的第三十八mos管的漏極為所述的第二差分輸入電路的輸出端。該電路同第一差分輸入電路工作原理一樣，通過改變差分輸入信號的控制能力來實現(xiàn)第三電流源與第四電流源的切換。

所述的第三電流源包括第五電阻、第三十九mos管、第四十mos管、第四十一mos管、第四十二mos管、第四十三mos管、第四十四mos管、第四十五mos管、第四十六mos管和第四十七mos管，所述的第三十九mos管、所述的第四十mos管、所述的第四十三mos管、所述的第四十六mos管和所述的第四十七mos管均為p型mos管，所述的第四十一mos管、所述的第四十二mos管、所述的第四十四mos管和所述的第四十五mos管均為n型mos管；所述的第三十九mos管的源極、所述的第四十mos管的源極、所述的第四十三mos管的源極、所述的第四十六mos管的源極和所述的第四十七mos管的源極均接入電源，所述的第三十九mos管的柵極、所述的第四十mos管的柵極、所述的第四十mos管的漏極、所述的第四十二mos管的漏極和所述的第四十三mos管的柵極連接，所述的第三十九mos管的漏極、所述的第四十一mos管的漏極、所述的第四十一mos管的柵極和所述的第四十二mos管的柵極連接，所述的第四十一mos管的源極、所述的第五電阻的一端、所述的第四十四mos管的源極和所述的第四十五mos管的源極均接地，所述的第四十二mos管的源極和所述的第五電阻的另一端連接，所述的第四十三mos管的漏極、所述的第四十四mos管的漏極、所述的第四十四mos管的柵極和所述的第四十五mos管的柵極連接，所述的第四十五mos管的漏極、所述的第四十六mos管的漏極、所述的第四十六mos管的柵極和所述的第四十七mos管的柵極連接，所述的第四十七mos管的漏極為所述的第三電流源的輸出端。

所述的第四電流源包括第六電阻、第四十八mos管、第四十九mos管、第五十mos管、第五十一mos管、第五十二mos管、第五十三mos管、第五十四mos管、第五十五mos管、第五十六mos管、第五十七mos管、第五十八mos管、第五十九mos管、第六十mos管、第六十一mos管、第六十二mos管、第六十三mos管和第六十四mos管，所述的第四十八mos管、所述的第四十九mos管、所述的第五十二mos管、所述的第五十五mos管、所述的第五十六mos管、所述的第五十九mos管、所述的第六十mos管、所述的第六十三mos管和所述的第六十四mos管均為p型mos管，所述的第五十mos管、所述的第五十一mos管、所述的第五十三mos管、所述的第五十四mos管、所述的第五十七mos管、所述的第五十八mos管、所述的第六十一mos管和所述的第六十二mos管均為n型mos管；所述的第四十八mos管的源極、所述的第四十九mos管的源極、所述的第五十二mos管的源極、所述的第五十五mos管的源極、所述的第五十六mos管的源極、所述的第五十九mos管的源極、所述的第六十mos管的源極、所述的第六十三mos管的源極和所述的第六十四mos管的源極均接入電源，所述的第四十八mos管的柵極、所述的第四十九mos管的柵極、所述的第四十九mos管的漏極、所述的第五十一mos管的漏極和所述的第五十二mos管的柵極連接，所述的第四十八mos管的漏極、所述的第五十mos管的漏極、所述的第五十mos管的柵極和所述的第五十一mos管的柵極連接，所述的第五十mos管的源極、所述的第六電阻的一端、所述的第五十三mos管的源極、所述的第五十四mos管的源極、所述的第五十七mos管的源極、所述的第五十八mos管的源極、所述的第六十一mos管的源極和所述的第六十二mos管的源極均接地，所述的第五十一mos管的源極和所述的第六電阻的另一端連接，所述的第五十二mos管的漏極、所述的第五十三mos管的漏極、所述的第五十三mos管的柵極和所述的第五十四mos管的柵極連接，所述的第五十四mos管的漏極、所述的第五十五mos管的漏極、所述的第五十五mos管的柵極和所述的第五十六mos管的柵極連接，所述的第五十六mos管的漏極、所述的第五十七mos管的漏極、所述的第五十七mos管的柵極和所述的第五十八mos管的柵極連接，所述的第五十八mos管的漏極、所述的第五十九mos管的漏極、所述的第五十九mos管的柵極和所述的第六十mos管的柵極連接，所述的第六十mos管的漏極、所述的第六十一mos管的漏極、所述的第六十一mos管的柵極和所述的第六十二mos管的柵極連接，所述的第六十二mos管的漏極、所述的第六十三mos管的漏極、所述的第六十三mos管的柵極和所述的第六十四mos管的柵極連接，所述的第六十四mos管的漏極為所述的第四電流源的輸出端。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于通過第一mos管、第二mos管、第三mos管、第四mos管、第一電阻、第二電阻、第一差分輸入電路和第二差分輸入電路構(gòu)成預(yù)加重信號產(chǎn)生電路，第一mos管、第二mos管、第三mos管和第四mos管做為電流開關(guān)控制第一差分輸入電路和第二差分輸入電路的輸出電流的流向，使得第一差分輸入電路和第二差分輸入電路與電源構(gòu)成通路或斷路，從而形成節(jié)點電流和，并經(jīng)由上拉電阻(第一電阻和第二電阻)將電流轉(zhuǎn)化成輸出電壓，由此得到預(yù)加重信號，采用tsmc0.18μmcmos工藝模型，利用spectre仿真器，結(jié)合硅基電光調(diào)制器的等效小信號模型，對本發(fā)明的基于電流選擇器的預(yù)加重信號產(chǎn)生電路進行仿真分析，結(jié)果表明：負載輸出電壓波形的上升和下降時間隨著短脈沖的高電位vh增大而減小，當高電位vh＝2v時，相較于正常工作狀態(tài)，負載輸出電壓波形的上升和下降時間縮減了16.7％和17.1％，當高電位vh固定2v時，負載輸出電壓波形的上升和下降時間隨著短脈沖的寬度tw變窄而縮減，而當短脈沖的寬度tw小于0.2ns時，預(yù)加重短脈沖無法短時間內(nèi)到達相應(yīng)的高電位vh，特別是，當短脈沖的寬度tw過窄時(<0.08ns)，短脈沖的高電位vh對負載輸出電壓波形響應(yīng)時間的影響起主要作用，在上述預(yù)加重信號驅(qū)動下，硅基電光調(diào)制器的工作帶寬可擴展至1.77ghz，約為本征帶寬的4.34倍，同時，通過第一差分輸入電路和和第二差分輸入電路的輸入信號控制第一差分輸入電路和和第二差分輸入電路的開關(guān)活動性，平均功耗最高可降低了60％，本發(fā)明的結(jié)構(gòu)簡單，響應(yīng)速度快，工作帶寬較大，體積和功耗較小。

附圖說明

圖1為本發(fā)明的實施例一的基于電流選擇器的預(yù)加重信號產(chǎn)生電路的電路圖；

圖2為本發(fā)明的實施例二的基于電流選擇器的預(yù)加重信號產(chǎn)生電路的電路圖；

圖3為本發(fā)明的第一差分輸入電路的電路圖；

圖4為本發(fā)明的第一電流源的電路圖；

圖5為本發(fā)明的第二電流源的電路圖；

圖6為本發(fā)明的第二差分輸入電路的電路圖；

圖7為本發(fā)明的第三電流源的電路圖；

圖8為本發(fā)明的第四電流源的電路圖；

圖9為本發(fā)明的基于電流選擇器的預(yù)加重信號產(chǎn)生電路接入負載的電路圖；

圖10為本發(fā)明的基于電流選擇器的預(yù)加重信號產(chǎn)生電路處于預(yù)加重工作狀態(tài)的輸出波形；

圖11為在本發(fā)明的預(yù)加重信號產(chǎn)生電路驅(qū)動下，負載的輸出電壓波形圖；

圖12為在保持tw＝0.2ns不變的情況下，短脈沖電位vh從0.82v變化至3v的變化曲線圖；

圖13為在保持vh＝2v不變情況下，負載輸出電壓波形的上升和下降時間與短脈沖的寬度tw之間的變化關(guān)系曲線圖；

圖14為pin結(jié)構(gòu)硅基電光調(diào)制器的本征頻響特性曲線圖；

圖15為在本發(fā)明的預(yù)加重信號產(chǎn)生電路驅(qū)動下，pin結(jié)構(gòu)硅基電光調(diào)制器的頻響特性曲線圖；

圖16為在預(yù)加重工作狀態(tài)，本發(fā)明的預(yù)加重信號產(chǎn)生電路整個工作狀態(tài)周期的開關(guān)活動性從0％(即正常工作狀態(tài))到100％(即預(yù)加重工作狀態(tài))增長過程中平均功耗的變化趨勢圖。

具體實施方式

以下結(jié)合附圖實施例對本發(fā)明作進一步詳細描述。

實施例一：如圖1所示，一種基于電流選擇器的預(yù)加重信號產(chǎn)生電路，包括第一mos管m1、第二mos管m2、第三mos管m3、第四mos管m4、第一電阻r1、第二電阻r2、第一差分輸入電路lvds1和第二差分輸入電路lvds2；第一mos管m1、第二mos管m2、第三mos管m3和第四mos管m4均為n型mos管，第一差分輸入電路lvds1和第二差分輸入電路lvds2分別具有差分信號輸入端、反相差分信號輸入端、置位端和輸出端；第一電阻r1的一端和第二電阻r2的一端均接入電源vdd，第一電阻r1的另一端、第一mos管m1的漏極和第三mos管m3的漏極連接且其連接端為預(yù)加重信號產(chǎn)生電路的輸出端，第二電阻r2的另一端、第二mos管m2的漏極和第四mos管m4的漏極連接且其連接端為預(yù)加重信號產(chǎn)生電路的反相輸出端，第一mos管m1的柵極為預(yù)加重信號產(chǎn)生電路的第一輸入端，第二mos管m2的柵極為預(yù)加重信號產(chǎn)生電路的第一反相輸入端，第三mos管m3的柵極為預(yù)加重信號產(chǎn)生電路的第二輸入端，第四mos管m4的柵極為預(yù)加重信號產(chǎn)生電路的第二反相輸入端，第一mos管m1的源極、第二mos管m2的源極和第一差分輸入電路lvds1的輸出端連接，第三mos管m3的源極、第四mos管m4的源極和第二差分輸入電路lvds2的輸出端連接，第一差分輸入電路lvds1的差分信號輸入端和第二差分輸入電路lvds2的差分信號輸入端連接且其連接端為預(yù)加重信號產(chǎn)生電路的第三輸入端，第一差分輸入電路lvds1的反相差分信號輸入端和第二差分輸入電路lvds2的反相差分信號輸入端連接且其連接端為預(yù)加重信號產(chǎn)生電路的第三反相輸入端，第一差分輸入電路lvds1的置位端和第二差分輸入電路lvds2的置位端均接地。

如圖3所示，本實施例中，第一差分輸入電路lvds1包括第一電流源i1、第二電流源i2、第五mos管m5、第六mos管m6、第七mos管m7、第八mos管m8、第九mos管m9和第十mos管m10；第五mos管m5和第六mos管m6均為p型mos管，第七mos管m7、第八mos管m8、第九mos管m9和第十mos管m10均為n型mos管；第五mos管m5的源極、第六mos管m6的源極和第二電流源i2的輸出端連接，第五mos管m5的柵極和第七mos管m7的柵極連接且其連接端為第一差分輸入電路lvds1的差分信號輸入端，第六mos管m6的柵極和第八mos管m8的柵極連接且其連接端為第一差分輸入電路lvds1的反相差分信號輸入端，第一電流源i1的輸出端、第七mos管m7的源極和第八mos管m8的源極連接，第五mos管m5的漏極、第七mos管m7的漏極、第九mos管m9的漏極、第九mos管m9的柵極和第十mos管m10的柵極連接，第六mos管m6的漏極和第八mos管m8的漏極連接，第九mos管m9的源極和第十mos管m10的源極均接地，第十mos管m10的漏極為第一差分輸入電路lvds1的輸出端。

如圖4所示，本實施例中，第一電流源i1包括第十一mos管m11、第十二mos管m12、第十三mos管m13、第十四mos管m14、第十五mos管m15、第十六mos管m16、第十七mos管m17、第十八mos管m18、第十九mos管m19和第三電阻r3；第十一mos管m11、第十二mos管m12、第十五mos管m15、第十八mos管m18和第十九mos管m19均為p型mos管，第十三mos管m13、第十四mos管m14、第十六mos管m16和第十七mos管m17均為n型mos管；第十一mos管m11的源極、第十二mos管m12的源極、第十五mos管m15的源極、第十八mos管m18的源極和第十九mos管m19的源極均接入電源vdd，第十一mos管m11的柵極、第十二mos管m12的柵極、第十二mos管m12的漏極、第十四mos管m14的漏極和第十五mos管m15的柵極連接，第十一mos管m11的漏極、第十三mos管m13的漏極、第十三mos管m13的柵極和第十四mos管m14的柵極連接，第十三mos管m13的源極、第三電阻r3的一端、第十六mos管m16的源極和第十七mos管m17的源極均接地，第十四mos管m14的源極和第三電阻r3的另一端連接，第十五mos管m15的漏極、第十六mos管m16的漏極、第十六mos管m16的柵極和第十七mos管m17的柵極連接，第十七mos管m17的漏極、第十八mos管m18的柵極、第十八mos管m18的漏極和第十九mos管m19的柵極連接，第十九mos管m19的漏極為第一電流源i1的輸出端。

如圖5所示，本實施例中，第二電流源i2包括第四電阻r4、第二十mos管m20、第二十一mos管m21、第二十二mos管m22、第二十三mos管m23、第二十四mos管m24、第二十五mos管m25、第二十六mos管m26、第二十七mos管m27、第二十八mos管m28、第二十九mos管m29、第三十mos管m30、第三十一mos管m31和第三十二mos管m32，第二十mos管m20、第二十一mos管m21、第二十四mos管m24、第二十七mos管m27、第二十八mos管m28、第三十一mos管m31和第三十二mos管m32均為p型mos管，第二十二mos管m22、第二十三mos管m23、第二十五mos管m25、第二十六mos管m26、第二十九mos管m29和第三十mos管m30均為n型mos管；第二十mos管m20的源極、第二十一mos管m21的源極、第二十四mos管m24的源極、第二十七mos管m27的源極、第二十八mos管m28的源極、第三十一mos管m31的源極和第三十二mos管m32的源極均接入電源vdd，第二十mos管m20的柵極、第二十一mos管m21的柵極、第二十一mos管m21的漏極、第二十三mos管m23的漏極和第二十四mos管m24的柵極連接，第二十mos管m20的漏極、第二十二mos管m22的漏極、第二十二mos管m22的柵極和第二十三mos管m23的柵極連接，第二十二mos管m22的源極、第四電阻r4的一端、第二十五mos管m25的源極、第二十六mos管m26的源極、第二十九mos管m29的源極和第三十mos管m30的源極均接地，第二十三mos管m23的源極和第四電阻r4的另一端連接，第二十四mos管m24的漏極、第二十五mos管m25的漏極、第二十五mos管m25的柵極和第二十六mos管m26的柵極連接，第二十六mos管m26的漏極、第二十七mos管m27的漏極、第二十七mos管m27的柵極和第二十八mos管m28的柵極連接，第二十八mos管m28的漏極、第二十九mos管m29的漏極、第二十九mos管m29的柵極和第三十mos管m30的柵極連接，第三十mos管m30的漏極、第三十一mos管m31的漏極、第三十一mos管m31的柵極和第三十二mos管m32的柵極連接，第三十二mos管m32的漏極為第二電流源i2的輸出端。

如圖6所示，本實施例中，第二差分輸入電路lvds2包括第三電流源i3、第四電流源i4、第三十三mos管m33、第三十四mos管m34、第三十五mos管m35、第三十六mos管m36、第三十七mos管m37和第三十八mos管m38，第三十三mos管m33和第三十四mos管m34均為p型mos管，第三十五mos管m35、第三十六mos管m36、第三十七mos管m37和第三十八mos管m38均為n型mos管；第三十三mos管m33的源極、第三十四mos管m34的源極和第四電流源i4的輸出端連接，第三十三mos管m33的柵極和第三十五mos管m35的柵極連接且其連接端為第二差分輸入電路lvds2的差分信號輸入端，第三十四mos管m34的柵極和第三十六mos管m36的柵極連接且其連接端為第二差分輸入電路lvds2的反相差分信號輸入端，第三電流源i3的輸出端、第三十五mos管m35的源極和第三十六mos管m36的源極連接，第三十三mos管m33的漏極、第三十五mos管m35的漏極、第三十七mos管m37的漏極、第三十七mos管m37的柵極和第三十八mos管m38的柵極連接，第三十四mos管m34的漏極和第三十六mos管m36的漏極連接，第三十七mos管m37的源極和第三十八mos管m38的源極均接地，第三十八mos管m38的漏極為第二差分輸入電路lvds2的輸出端。

如圖7所示，本實施例中，第三電流源i3包括第五電阻r5、第三十九mos管m39、第四十mos管m40、第四十一mos管m41、第四十二mos管m42、第四十三mos管m43、第四十四mos管m44、第四十五mos管m45、第四十六mos管m46和第四十七mos管m47，第三十九mos管m39、第四十mos管m40、第四十三mos管m43、第四十六mos管m46和第四十七mos管m47均為p型mos管，第四十一mos管m41、第四十二mos管m42、第四十四mos管m44和第四十五mos管m45均為n型mos管；第三十九mos管m39的源極、第四十mos管m40的源極、第四十三mos管m43的源極、第四十六mos管m46的源極和第四十七mos管m47的源極均接入電源vdd，第三十九mos管m39的柵極、第四十mos管m40的柵極、第四十mos管m40的漏極、第四十二mos管m42的漏極和第四十三mos管m43的柵極連接，第三十九mos管m39的漏極、第四十一mos管m41的漏極、第四十一mos管m41的柵極和第四十二mos管m42的柵極連接，第四十一mos管m41的源極、第五電阻r5的一端、第四十四mos管m44的源極和第四十五mos管m45的源極均接地，第四十二mos管m42的源極和第五電阻r5的另一端連接，第四十三mos管m43的漏極、第四十四mos管m44的漏極、第四十四mos管m44的柵極和第四十五mos管m45的柵極連接，第四十五mos管m45的漏極、第四十六mos管m46的漏極、第四十六mos管m46的柵極和第四十七mos管m47的柵極連接，第四十七mos管m47的漏極為第三電流源i3的輸出端。

如圖8所示，本實施例中，第四電流源i4包括第六電阻r6、第四十八mos管m48、第四十九mos管m49、第五十mos管m50、第五十一mos管m51、第五十二mos管m52、第五十三mos管m53、第五十四mos管m54、第五十五mos管m55、第五十六mos管m56、第五十七mos管m57、第五十八mos管m58、第五十九mos管m59、第六十mos管m60、第六十一mos管m61、第六十二mos管m62、第六十三mos管m63和第六十四mos管m64，第四十八mos管m48、第四十九mos管m49、第五十二mos管m52、第五十五mos管m55、第五十六mos管m56、第五十九mos管m59、第六十mos管m60、第六十三mos管m63和第六十四mos管m64均為p型mos管，第五十mos管m50、第五十一mos管m51、第五十三mos管m53、第五十四mos管m54、第五十七mos管m57、第五十八mos管m58、第六十一mos管m61和第六十二mos管m62均為n型mos管；第四十八mos管m48的源極、第四十九mos管m49的源極、第五十二mos管m52的源極、第五十五mos管m55的源極、第五十六mos管m56的源極、第五十九mos管m59的源極、第六十mos管m60的源極、第六十三mos管m63的源極和第六十四mos管m64的源極均接入電源vdd，第四十八mos管m48的柵極、第四十九mos管m49的柵極、第四十九mos管m49的漏極、第五十一mos管m51的漏極和第五十二mos管m52的柵極連接，第四十八mos管m48的漏極、第五十mos管m50的漏極、第五十mos管m50的柵極和第五十一mos管m51的柵極連接，第五十mos管m50的源極、第六電阻r6的一端、第五十三mos管m53的源極、第五十四mos管m54的源極、第五十七mos管m57的源極、第五十八mos管m58的源極、第六十一mos管m61的源極和第六十二mos管m62的源極均接地，第五十一mos管m51的源極和第六電阻r6的另一端連接，第五十二mos管m52的漏極、第五十三mos管m53的漏極、第五十三mos管m53的柵極和第五十四mos管m54的柵極連接，第五十四mos管m54的漏極、第五十五mos管m55的漏極、第五十五mos管m55的柵極和第五十六mos管m56的柵極連接，第五十六mos管m56的漏極、第五十七mos管m57的漏極、第五十七mos管m57的柵極和第五十八mos管m58的柵極連接，第五十八mos管m58的漏極、第五十九mos管m59的漏極、第五十九mos管m59的柵極和第六十mos管m60的柵極連接，第六十mos管m60的漏極、第六十一mos管m61的漏極、第六十一mos管m61的柵極和第六十二mos管m62的柵極連接，第六十二mos管m62的漏極、第六十三mos管m63的漏極、第六十三mos管m63的柵極和第六十四mos管m64的柵極連接，第六十四mos管m64的漏極為第四電流源i4的輸出端。

實施例二：本實施例與實施例一基本相同，區(qū)別僅在于本實施例中，預(yù)加重信號產(chǎn)生電路還包括壓控電壓源vcvs，如圖2所示，壓控電壓源vcvs具有正相輸入端、反相輸入端、偏置端和輸出端；預(yù)加重信號產(chǎn)生電路的輸出端和壓控電壓源vcvs的正相輸入端連接，預(yù)加重信號產(chǎn)生電路的反相輸出端和壓控電壓源vcvs的反相輸入端連接，壓控電壓源vcvs的偏置端接地，壓控電壓源vcvs的輸出端輸出預(yù)加重信號。

本實施例相對于實施例一增加了壓控電壓源vcvs，通過壓控電壓源vcvs進行隔離緩沖，將預(yù)加重信號產(chǎn)生電路的差分輸出轉(zhuǎn)化為單端輸出，提高了預(yù)加重信號產(chǎn)生電路的帶負載能力。

如圖9所示，采用兩個電阻(r7和r8)和一個電容c1構(gòu)造基于pin電學結(jié)構(gòu)的載流子注入式硅基電光調(diào)制器的等效小信號模型(即負載)。電阻r8表示為pin結(jié)正偏時本征區(qū)的等效電阻；電容c1表示為pin結(jié)正偏時載流子在本征區(qū)邊界儲存而引起的擴散電容和結(jié)電容之和，但由于結(jié)電容遠遠小于擴散電容，所以c1近似等于擴散電容；r7表示為pin結(jié)正偏時由p摻雜層體電阻、n摻雜層體電阻以及電極板接觸電阻等一系列電阻構(gòu)成的串聯(lián)損耗電阻，以下通過實驗驗證本發(fā)明的預(yù)加重信號產(chǎn)生電路的響應(yīng)速度、工作帶寬和平均功耗進行驗證。

一、響應(yīng)速度：電源vdd＝3v，第一輸入端接入第一輸入信號a+和第二輸入端接入的第二輸入信號b+均為輸入周期為2ns且幅度為3v的方波信號，第二輸入信號b+是由第一輸入信號a+經(jīng)延時時間t＝0.8ns后所獲取，第一反相輸入信號a-為第一輸入信號a+的反相信號，第二反相輸入信號b-為第二輸入信號b+的反相信號。當?shù)谌斎胄盘杤in+輸入高電平(3v)，第三反相輸入信號vin-輸入低電平(0v)時，預(yù)加重信號產(chǎn)生電路處于預(yù)加重工作狀態(tài)，此時預(yù)加重信號產(chǎn)生電路的輸出波形如圖10所示，其中，預(yù)加重信號中短脈沖的高電位vh為1.94v，短脈沖的寬度tw為0.2ns。由于信號傳輸過程中存在電流泄漏等因素的存在，由此，第一差分輸入電路lvds1和第二差分輸入電路lvds2實際輸出電流與理論計算輸出電流之間出現(xiàn)偏差，導致實際仿真測得的vh稍小于理論預(yù)期值2v。在本發(fā)明的預(yù)加重信號產(chǎn)生電路驅(qū)動下，負載的輸出電壓波形如圖11所示。為了驗證預(yù)加重信號產(chǎn)生電路的輸出波形對pin結(jié)構(gòu)硅基電光調(diào)制器響應(yīng)速度的影響，分別對預(yù)加重信號中短脈沖的高電位vh以及寬度tw進行掃描分析，具體結(jié)果如圖12和圖13所示。圖12為在保持tw＝0.2ns不變的情況下，短脈沖電位vh從0.82v變化至3v的變化曲線圖，分析圖12可知，隨著短脈沖的高電位vh的增大，負載輸出電壓波形的上升和下降時間均減??；當高電位vh取2v時，相較于正常工作電壓0.82v，負載輸出電壓波形的上升和下降時間分別縮減了16.7％和17.1％；而當高電位vh大于2v后，負載輸出電壓波形的上升和下降時間的變化趨于平緩；為了均衡響應(yīng)速度與功耗，高電位vh被選為2v。圖13為在保持vh＝2v不變情況下，負載輸出電壓波形的上升和下降時間與短脈沖的寬度tw之間的變化關(guān)系曲線。分析圖13可知，隨著短脈沖的寬度tw變窄，負載輸出電壓波形的上升和下降時間將逐步縮減；當短脈沖的寬度tw小于0.2ns時，預(yù)加重信號短脈沖無法短時間內(nèi)到達相應(yīng)的高電位vh，從而增加負載輸出電壓波形的上升和下降時間；而當短脈沖的寬度tw過窄(<0.08ns)時，短脈沖的高電位vh對負載輸出電壓波形響應(yīng)時間的影響將起主要作用，使得負載輸出電壓波形的上升和下降時間隨短脈沖的寬度tw減小而增加。由此可知，本發(fā)明的預(yù)加重信號產(chǎn)生電路具有較快的響應(yīng)速度。

二、工作帶寬：pin結(jié)構(gòu)硅基電光調(diào)制器的本征頻響特性曲線如圖14所示，在本發(fā)明的預(yù)加重信號產(chǎn)生電路驅(qū)動下，pin結(jié)構(gòu)硅基電光調(diào)制器的頻響特性曲線如圖15所示。圖15中，虛線表示預(yù)加重信號產(chǎn)生電路未加載負載時所輸出的頻率響應(yīng)，實線表示預(yù)加重電路加載負載結(jié)后所輸出的頻率響應(yīng)。對比圖14與圖15的頻響特性曲線可知，在預(yù)加重信號產(chǎn)生電路驅(qū)動下，pin結(jié)構(gòu)硅基電光調(diào)制器的最大輸出不失真頻率為1.77ghz，工作帶寬擴展至4.34倍。

三、平均功耗：為了保證器件的響應(yīng)速度與工作帶寬的同時能盡可能降低平均功耗，本發(fā)明通過第一差分輸入電路lvds1和第二差分輸入電路lvds2的輸入信號vin+和vin-控制其開關(guān)活動性，從而實現(xiàn)響應(yīng)速度、工作帶寬以及平均功耗各個性能之間的均衡。在預(yù)加重工作狀態(tài)，整個工作狀態(tài)周期的開關(guān)活動性從0％(即正常工作狀態(tài))到100％(即預(yù)加重工作狀態(tài))增長過程中平均功耗的變化趨勢如圖16所示。分析圖16可知，不同的開關(guān)活動性，電路產(chǎn)生的平均功耗不同。

兩種工作狀態(tài)下的平均電流與平均功耗的數(shù)據(jù)如表1所示。

表1兩種工作狀態(tài)下的平均電流與平均功耗

隨著開關(guān)活動性的增加，平均功耗逐漸增大，呈近似線性增長趨勢。分析圖16和表1可知，本發(fā)明的預(yù)加重信號產(chǎn)生電路進行工作狀態(tài)切換時，平均功耗最高降低了60％。