專利名稱：數(shù)據(jù)轉(zhuǎn)換電路及其方法
技術(shù)領(lǐng)域：
本公開一般地涉及電路，并且更具體地，涉及用于數(shù)據(jù)轉(zhuǎn)換的電路。
背景技術(shù)：
對(duì)于將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)并且對(duì)于將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)來說，數(shù)據(jù)轉(zhuǎn)換器是非常實(shí)用的。許多應(yīng)用需要具有高分辨率、快速轉(zhuǎn)換時(shí)間、允許大范圍的輸入而且還具有成本效益的數(shù)據(jù)轉(zhuǎn)換器。對(duì)于各種應(yīng)用來說，其它數(shù)據(jù)轉(zhuǎn)換特征也可能是重要的。因此，重要的是，能夠提供滿足各種可能存在沖突的準(zhǔn)則同時(shí)保持成本效益的數(shù)據(jù)轉(zhuǎn)換器。


本發(fā)明通過示例的方式示出并且不受附圖限制，在附圖中，相同的附圖標(biāo)記表示類似的要素。附圖中的要素是為了簡便和清晰而示出的，并且不必按比例繪制。圖1以框圖形式圖示了根據(jù)一個(gè)實(shí)施例的系統(tǒng)。圖2以部分框圖形式和部分示意圖形式圖示了根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)轉(zhuǎn)換器的一部分。圖3以部分框圖形式和部分示意圖形式圖示了根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)轉(zhuǎn)換器的一部分。圖4以部分框圖形式和部分示意圖形式圖示了根據(jù)一個(gè)實(shí)施例的DAC的一部分。圖5以流程圖形式圖示了根據(jù)一個(gè)實(shí)施例的采樣校正方法。圖6以流程圖形式圖示了根據(jù)一個(gè)實(shí)施例的采樣轉(zhuǎn)換方法。圖7以曲線圖形式圖示了根據(jù)現(xiàn)有技術(shù)的由于二進(jìn)制加權(quán)的DAC中的電容失配而導(dǎo)致的非線性。圖8以曲線圖形式圖示了根據(jù)一個(gè)實(shí)施例的由于具有過大的第一調(diào)節(jié)電容器的二進(jìn)制加權(quán)的DAC中的電容器失配而導(dǎo)致的非線性。圖9以曲線圖形式圖示了根據(jù)一個(gè)實(shí)施例的由于具有過大的第一調(diào)節(jié)電容器的二進(jìn)制加權(quán)的DAC中的電容器失配而導(dǎo)致的非線性。圖10以部分框圖形式和部分示意圖形式圖示了根據(jù)一個(gè)實(shí)施例的DAC的一部分。圖11以流程圖形式圖示了根據(jù)一個(gè)實(shí)施例的用于16位模數(shù)轉(zhuǎn)換器(ADC)的采樣
轉(zhuǎn)換方法。圖12以曲線圖形示圖示了根據(jù)一個(gè)實(shí)施例的具有數(shù)字校正偏移的ADC的轉(zhuǎn)換功能。圖13以曲線圖形式圖示了根據(jù)一個(gè)實(shí)施例的具有數(shù)字線性和增益校正的ADC的轉(zhuǎn)換功能。
圖14以部分框圖形式和部分示意圖形式圖示了根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)轉(zhuǎn)換器的一部分。圖15以流程圖形式圖示了根據(jù)一個(gè)實(shí)施例的采樣差分轉(zhuǎn)換方法。圖16以曲線圖形式圖示了根據(jù)一個(gè)實(shí)施例的差分轉(zhuǎn)換的示例。圖17以曲線圖形式圖示了根據(jù)一個(gè)實(shí)施例的差分轉(zhuǎn)換的另一個(gè)示例。圖18以部分框圖形式和部分示意圖形式圖示了根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)轉(zhuǎn)換器的一部分。圖19以流程圖形式圖示了根據(jù)一個(gè)實(shí)施例的差分電容DAC的自測試方法。圖20以流程圖形式圖示了根據(jù)一個(gè)實(shí)施例的單端電容DAC的自測試方法。圖21以示意圖形式圖示了根據(jù)一個(gè)實(shí)施例的自測試方法的測試覆蓋率。圖22以流程圖形式圖示了根據(jù)一個(gè)實(shí)施例的執(zhí)行16位ADC中的12位轉(zhuǎn)換的方法。
具體實(shí)施例方式圖1圖示了系統(tǒng)10的一個(gè)實(shí)施例。在替代實(shí)施例中，系統(tǒng)10可以被實(shí)現(xiàn)為單個(gè)集成電路，可以被實(shí)現(xiàn)為多個(gè)集成電路，或者可以被實(shí)現(xiàn)為集成電路和離散組件的組合。替代實(shí)施例可以以任何方式實(shí)現(xiàn)系統(tǒng)10。在一個(gè)實(shí)施例中，系統(tǒng)10包括數(shù)據(jù)轉(zhuǎn)換器12、其它模塊14、處理器16、存儲(chǔ)器18 和外部總線接口 20，這些元件都通過總線22或多個(gè)電信號(hào)22的方式彼此雙向耦合。在一個(gè)實(shí)施例中，系統(tǒng)10可以通過耦合到外部總線接口 20的總線M或多個(gè)電信號(hào)M來接收輸入并且提供輸出。在替代實(shí)施例中，與圖1中所示的那些相比，系統(tǒng)10可以包括更少、更多或不同的電路塊。圖2圖示了圖1的數(shù)據(jù)轉(zhuǎn)換器12的一部分的一個(gè)實(shí)施例。在一個(gè)實(shí)施例中，數(shù)據(jù)轉(zhuǎn)換器12包括ADC，該ADC可以用于將差分輸入電壓VIN 92-VIN 93轉(zhuǎn)換成作為多位二進(jìn)制值存儲(chǔ)在數(shù)據(jù)寄存器(例如，ADCRHA ADCRLA或ADCRHB:ADCRLB)中的數(shù)字表示。在一個(gè)實(shí)施例中，該數(shù)字表示的值可以是2~N*(VIN 92-VIN 93)/(VREFSH 88-VREFSL 90)，其中， N是數(shù)據(jù)轉(zhuǎn)換器12中的分辨率或位數(shù)。在一個(gè)實(shí)施例中，數(shù)據(jù)轉(zhuǎn)換器12包括第一輸入復(fù)用器，該第一輸入復(fù)用器基于軟件配置(ADCHN)從多個(gè)正輸入電壓(DADP
、ADW:23]、 TEMPP)中進(jìn)行選擇以產(chǎn)生VIN 92，并且數(shù)據(jù)轉(zhuǎn)換器12還包括第二輸入復(fù)用器，該第二輸入復(fù)用器從多個(gè)負(fù)輸入電壓[DADMW:3]、TEMPM]之中進(jìn)行選擇以產(chǎn)生VIN 93。數(shù)據(jù)轉(zhuǎn)換器 12還包括基準(zhǔn)復(fù)用器和第二基準(zhǔn)復(fù)用器，該基準(zhǔn)復(fù)用器從多個(gè)正基準(zhǔn)電壓(VREH1、VALTH、 VBGH)中進(jìn)行選擇以產(chǎn)生VREra 88，該第二基準(zhǔn)復(fù)用器從多個(gè)負(fù)基準(zhǔn)電壓(VREFL、VALTL、 VBGL)中進(jìn)行選擇以產(chǎn)生VREFL 90。應(yīng)當(dāng)注意，術(shù)語“正”和“負(fù)”指示信號(hào)相對(duì)于另一個(gè)信號(hào)的極性，而不是相對(duì)于諸如地的固定基準(zhǔn)的極性。在一個(gè)實(shí)施例中，正信號(hào)和負(fù)信號(hào)以及基準(zhǔn)總是相等或大于地基準(zhǔn)。替代實(shí)施例可以以不同的方式作用。對(duì)于一個(gè)實(shí)施例，SAR (逐次逼近寄存器)控制電路76通過斷言“初始化”信號(hào)來將SAR轉(zhuǎn)換器置于初始條件來開始轉(zhuǎn)換。轉(zhuǎn)換將在SAR控制電路76從轉(zhuǎn)換觸發(fā)控制電路接收到用于轉(zhuǎn)換信號(hào)的“觸發(fā)(TRIGGER)”時(shí)開始。替代實(shí)施例可以提供由于各種不同情況而產(chǎn)生的觸發(fā)信號(hào)。例如，當(dāng)寫入軟件寄存器位(ADTRG)時(shí)或者在適當(dāng)條件(例如，可以通過軟件配置[ADCSC1A-ADSCS1N、ADCSC2、ADCCFG1和ADCCFG2])和/或硬件信號(hào)條件 [ADHWTSA-ADHWTSN]來確定這些條件)下接收到硬件信號(hào)ADHWT時(shí)，可以接收到觸發(fā)。當(dāng)接收斷言的觸發(fā)信號(hào)時(shí)，SAR控制電路76對(duì)SAR轉(zhuǎn)換器斷言“采樣”條件時(shí)，進(jìn)而對(duì)SAR陣列上的差分輸入電壓VIN92-VIN93進(jìn)行采樣。可以通過存儲(chǔ)在校正存儲(chǔ)電路68中的PG和 MG配置來修改采樣值。在一個(gè)實(shí)施例中，SAR轉(zhuǎn)換器在多個(gè)ADC輸入時(shí)鐘(ADCK)周期中在軟件配置 (ADLSMP、ADLSTS)指示的周期中進(jìn)行采樣。可以通過軟件配置(ADIV、ADICKLK、ADACKEN) 和硬件時(shí)鐘源(ADACK、BUS_CL0CK和ALTCLK)來控制ADCK周期。SAR控制電路76然后將 SAR轉(zhuǎn)換器置于“轉(zhuǎn)換”模式中。在“轉(zhuǎn)換”模式的一個(gè)實(shí)施例中，SAR轉(zhuǎn)換器隨后將輸入電壓(VIN 92-VIN 93)與基準(zhǔn)電壓(VREFSH 88-VREFSL 90)的不同分?jǐn)?shù)作比較。在每個(gè)比較期間，轉(zhuǎn)換器基于比較結(jié)果連續(xù)地設(shè)置或清除對(duì)應(yīng)數(shù)字輸出位，并且然后通過基準(zhǔn)電壓的適當(dāng)分?jǐn)?shù)使基準(zhǔn)電壓或輸入電壓改變(例如，如果將輸入電壓與基準(zhǔn)電壓的一半作比較， 如果比較較大，則設(shè)置輸出位，并且下一個(gè)比較為與基準(zhǔn)電壓乘以3/4進(jìn)行比較；如果比較較小，則清除輸出位，并且下一比較為與基準(zhǔn)電壓乘以1/4進(jìn)行比較；在逐次逼近期間，可以修改基準(zhǔn)電壓或輸入電壓。)隨著SAR轉(zhuǎn)換器逼近，當(dāng)SAR轉(zhuǎn)換器用存儲(chǔ)在校正存儲(chǔ)電路68中的值CUx和CLMx 進(jìn)行處理時(shí)，SAR轉(zhuǎn)換器可以修改結(jié)果。當(dāng)SAR轉(zhuǎn)換器已經(jīng)進(jìn)行了適當(dāng)數(shù)目的逐次逼近時(shí)， SAR控制電路76向SAR觸發(fā)電路指示它“完成” 了，并且指示SAR轉(zhuǎn)換器將結(jié)果“傳送”到輸出電路。在一個(gè)實(shí)施例中，該輸出電路首先在“偏移減法器”中調(diào)整偏移，然后采用求平均 (如果在“平均器”中如此配置)，并且然后在“格式化”電路中以適當(dāng)?shù)姆绞礁袷交瘮?shù)據(jù)。 這些電路可以由軟件配置(分別為ADC0FS、AVGE和AVGS以及MODE和DIFFn)來控制。“偏移減法器”所使用的偏移值OFS以及配置值PG、MG、CLPx和CLMx可以在進(jìn)行轉(zhuǎn)換之前由校正控制電路66產(chǎn)生。一旦被格式化，就在“比較邏輯”中將該結(jié)果與比較值(CVl)或范圍 (CVUCV2)作比較?；趯?duì)“比較邏輯”的軟件配置(ACFE、ACFGT、ACREN)，比較器將結(jié)果傳送到結(jié)果寄存器(ADCRHA: ADCRLA至ADCRHN:ACDRLN)并且設(shè)置C0MPARE_TRUE。在一個(gè)實(shí)施例中，轉(zhuǎn)換觸發(fā)邏輯和SAR控制電路76然后將基于軟件配置(ADCO)來確定是否開始另一個(gè)轉(zhuǎn)換或者是否終止序列并且關(guān)閉SAR轉(zhuǎn)換器。圖2的數(shù)據(jù)轉(zhuǎn)換器12的替代實(shí)施例可以使用更多、更少或不同的電路來實(shí)現(xiàn)用于執(zhí)行數(shù)據(jù)轉(zhuǎn)換的電路。圖3圖示了圖1的數(shù)據(jù)轉(zhuǎn)換器12的一部分的一個(gè)實(shí)施例。參考圖3，圖示的逐次逼近(SAR)模數(shù)轉(zhuǎn)換器(ADC或A/D轉(zhuǎn)換器)包括反饋回路中的數(shù)模轉(zhuǎn)換器(DAC) 62和比較器60，該反饋回路具有包括逐次逼近(SAR)寄存器96的邏輯。在一個(gè)實(shí)施例中，DAC 62 包括二進(jìn)制加權(quán)元件的陣列(例如，圖4中的電容110-119)。替代實(shí)施例可以使用任何類型的電荷重新分配陣列用于數(shù)據(jù)轉(zhuǎn)換。另外，替代實(shí)施例可以使用任何期望和適當(dāng)?shù)亩M(jìn)制加權(quán)元件(例如，電阻元件、電容元件、其組合等)。應(yīng)當(dāng)注意，“N”、“M”和“P”用于表示整數(shù)。例如，“bN”是“第η個(gè)位”或“位N”；類似地，“b(N+M+P)”是“第(N+M+P)個(gè)位”或 “位(N+M+P) ”。在轉(zhuǎn)換期間，電壓輸入VIN 92被采樣到DAC 62上；然后在比較階段期間，使用比較器60的輸出來決定如何切換電容110-119，控制DAC電容器110-119逐次逼近輸入電壓 VIN 92。在逼近的每個(gè)步驟中，比較器60輸出被存儲(chǔ)在SAR寄存器96中，并且得到的數(shù)字字(未校正的結(jié)果84)是模擬輸入電壓VIN 92的數(shù)字表示。隨著SAR A⑶12 (參見圖2)的分辨率增加，主要的限制之一是DAC陣列62的一個(gè)或多個(gè)內(nèi)的元件匹配。通常，超過10-12位的匹配在合理成本限制內(nèi)通常是不可行的。對(duì)高分辨率SAR ADC添加的限制可以使用一個(gè)或多個(gè)調(diào)節(jié)電容器(例如，圖4的121、120)來限制總體DAC電容器110-119的數(shù)目。這些調(diào)節(jié)電容器121、120是非單位大小，并且具有可能造成DAC陣列62中進(jìn)一步失配的相關(guān)寄生效應(yīng)。在一個(gè)實(shí)施例中，自校正序列(例如，圖5的方法150)用于生成并且存儲(chǔ)校正值 (例如，存儲(chǔ)在校正存儲(chǔ)電路68中)。然后，在轉(zhuǎn)換序列(例如，圖6中的流程170)期間可以將這些校正值與未校正的結(jié)果84 (參見圖3)數(shù)字地進(jìn)行組合，以產(chǎn)生校正結(jié)果86。在一個(gè)實(shí)施例中，自校正序列(例如，圖5的流程150)涉及在電容器110-119中選擇的電容器上采樣高基準(zhǔn)電壓(VREFH)，并且在電容器110-119中其它選擇的電容器上采樣低基準(zhǔn)電壓(VREFL)。然后，切換電壓VREra和VREFL，造成通過使用A⑶的標(biāo)準(zhǔn)功能性的逐次逼近測量的誤差電壓。雖然圖5中的方法150的實(shí)施例已經(jīng)被示出為具有步驟140-147，但是替代實(shí)施例可以具有比圖5所示的步驟更多、更少或不同的步驟。而且，雖然圖6中的方法 170的實(shí)施例已經(jīng)示出為具有步驟160-167，但是替代實(shí)施例可以具有比圖6中所示的步驟更多、更少或不同的步驟。在圖4所示的DAC 80的一部分中，存在通過兩個(gè)調(diào)節(jié)電容121和120分離的三個(gè)部分。在一個(gè)實(shí)施例中，調(diào)節(jié)電容器121的大小或電容被增大，使得其大于最高有效位部分中的電容器117-119的最大可能的累積失配。可以基于用于制造DAC 80的制造工藝中的工藝變化來確定最高有效位部分中的電容器117-119的最大可能的累積失配。DAC 80的替代實(shí)施例可以使用任何數(shù)目的調(diào)節(jié)電容器121、120。雖然圖4所示的DAC 80的一部分具有三個(gè)部分，但是替代實(shí)施例可以具有任何數(shù)目的部分。另外，每個(gè)部分可以具有任何期望和適當(dāng)數(shù)目的電容器。在圖示的實(shí)施例中，第一部分包括電容器117-119，第二部分包括電容器114-116，并且第三部分包括電容器110-113。參考圖5，流程圖150描述了一種用于確定一個(gè)或多個(gè)校正值的方法，該校正值可以用于補(bǔ)償相對(duì)于理想值的電容值的一個(gè)或多個(gè)誤差。這些誤差可能是由于制造期間的工藝變化或其它因素導(dǎo)致的，并且可能導(dǎo)致由于轉(zhuǎn)換所產(chǎn)生的結(jié)果值中的誤差。該過程開始于表示最高有效位(MSB)的電容器，并且繼續(xù)確定作為很多轉(zhuǎn)換位的校正值，如所期望的。 在一個(gè)實(shí)施例中，校正的位數(shù)基于DAC陣列62 (參見圖3)中的電容值和ADC的分辨率之間的最差失配情況。例如，對(duì)于8位ADC，如果電容器具有其理想值，則從$7F至$80的轉(zhuǎn)變表示基準(zhǔn)電壓階躍的1/128的電壓階躍。如果MSB電容器與最低有效位(LSB)電容器之和的失配超過1/128，則轉(zhuǎn)換誤差將產(chǎn)生。轉(zhuǎn)換誤差可以是非單調(diào)性(兩個(gè)不同電壓范圍具有同一代碼)或者丟碼(輸入電壓沒有產(chǎn)生特定代碼)(參見圖7現(xiàn)有技術(shù))。如果最差情況的失配大于基準(zhǔn)電壓階躍的1/128，則MSB電容器的校正在整個(gè)制造工藝窗中產(chǎn)生準(zhǔn)確的轉(zhuǎn)換是必要的。注意，對(duì)于一個(gè)實(shí)施例，即，圖示的實(shí)施例，校正過程開始于與MSB相關(guān)聯(lián)的電容器作為被校正的當(dāng)前電容器；確定這些電容器的校正值；確定是否需要校正更多的電容器；并且如果確定需要，則使用下一低位的電容器來重復(fù)校正過程。圖7中的非單調(diào)性和丟碼(現(xiàn)有技術(shù))是由于從高階位(已經(jīng)被校正的位)的值的一個(gè)組合切換到高階位的值的不同組合所造成的。造成非單調(diào)性是不利的。具有非單調(diào)性的問題在于，對(duì)VIN 92的兩個(gè)不同值范圍可能出現(xiàn)相同的轉(zhuǎn)換結(jié)果，由此使得結(jié)果調(diào)整電路70難以適當(dāng)?shù)卣{(diào)整結(jié)果。在一個(gè)實(shí)施例(參見圖8)中，通過確保剩余位的電容器 (即，被校正的當(dāng)前位之下的電容器)的總和具有大于與被校正的當(dāng)前位相關(guān)聯(lián)的電容器的總和來消除非單調(diào)性。用于確保消除這樣的非單調(diào)性的一個(gè)實(shí)施例是將具有足夠大電容 (例如，圖4的120和/或121 ；和/或圖10的220和/或221)的調(diào)節(jié)電容器置于要被校正的最低位與所有較低位之間。在一個(gè)實(shí)施例中，將調(diào)節(jié)電容器的大小設(shè)計(jì)為使得較低位的電容器的總和的有效電容被確保大于正被校正的位的電容。替代地，可以通過增大較低位電容器總和來增大有效電容。在又一個(gè)實(shí)施例中，可以使用增大調(diào)節(jié)電容器和增大較低位的電容器總和的組合。如果使用這些技術(shù)中的任一個(gè)，則產(chǎn)生不具有非單調(diào)性(參見圖 8)的未校正結(jié)果84(參見圖3)。因此，對(duì)于VIN 92的每個(gè)值將總是存在僅一個(gè)未校正結(jié)果值84;并且因此，通過結(jié)果調(diào)整電路70(參見圖幻執(zhí)行的調(diào)整可以是筆直的線性調(diào)整。參考圖4，DAC 80的替代實(shí)施例可以僅具有調(diào)節(jié)電容器121，可以具有調(diào)節(jié)電容器121和120 二者，或者可以具有調(diào)節(jié)電容器121、120以及在電容器110-112與電容器 113-115之間耦合的DAC 80的一個(gè)或多個(gè)添加部分的一個(gè)或多個(gè)額外的調(diào)節(jié)電容器(未示出)，其中一個(gè)或多個(gè)額外的調(diào)節(jié)電容器可以以與電容器120和121相同的方式被耦合。 注意，僅具有調(diào)節(jié)電容器(例如，121，120)不足以保證沒有非單調(diào)性(參見圖8)；還有必要具有如下一個(gè)或多個(gè)調(diào)節(jié)電容器(例如，121，120)，該一個(gè)或多個(gè)調(diào)節(jié)電容器與較低位(例如，110-112)的電容器總和的有效電容一起具有足夠大的電容值。參考圖9，通過存儲(chǔ)選擇的VIN 92值的校正值并且在適當(dāng)時(shí)對(duì)未校正結(jié)果84進(jìn)行校正調(diào)整，能夠在VIN 92和校正結(jié)果86 (參見圖9)之間產(chǎn)生近似的線性關(guān)系。在一個(gè)實(shí)施例中，多個(gè)校正值被確定(例如，通過使用圖5中描述的方法)并且被存儲(chǔ)在校正存儲(chǔ)電路68 (參見圖3)中。在一個(gè)實(shí)施例中，未校正結(jié)果84的一個(gè)或多個(gè)MSB被用來選擇適當(dāng)?shù)男Ｕ?例如，MSB可以用作校正存儲(chǔ)電路68中的存儲(chǔ)器中的索引)。參考圖8，未校正結(jié)果84的MSB確定哪個(gè)范圍(例如，圖8中所示的范圍1至范圍4)是適當(dāng)?shù)?。每個(gè)范圍(圖8的范圍1至范圍4)具有相應(yīng)的校正值。在一個(gè)實(shí)施例中，結(jié)果調(diào)整電路70使用該校正值來調(diào)整未校正結(jié)果84以產(chǎn)生校正結(jié)果86。在替代實(shí)施例中，結(jié)果調(diào)整電路70可以以不同方式作用和/或可以以不同方式調(diào)整未校正結(jié)果84。本文描述的方式只是一個(gè)可能的實(shí)現(xiàn)方式。在一個(gè)實(shí)施例中，在校正序列(參見圖5)期間，針對(duì)每個(gè)校正位存儲(chǔ)不同校正值。該校正值表示與所有較低有效位電容器總和相比的該位電容器的誤差的累加。累加在校正期間執(zhí)行，并且被表示和存儲(chǔ)為校正值的一部分。通過公式A(n)= S(n)+A(n-l)+A(n-2)+...+A⑴給出給定位的校正值A(chǔ) (η)，其中，S (η)是圖5中描述的SAR 結(jié)果。該實(shí)施例中的校正值的數(shù)目等于其電容器被校正的位數(shù)。注意，累加器72可以用于執(zhí)行該求和或累加。在數(shù)據(jù)轉(zhuǎn)換之后，結(jié)果調(diào)整電路70累加與通過未校正結(jié)果84的MSB 確定的適當(dāng)位相對(duì)應(yīng)的校正值，并且從未校正結(jié)果84中減去累加的校正值以產(chǎn)生校正結(jié)果86。在替代實(shí)施例中，當(dāng)使用累加器72設(shè)置MSB時(shí)，可以在數(shù)據(jù)轉(zhuǎn)換期間執(zhí)行累加。在該替代實(shí)施例中，在數(shù)據(jù)轉(zhuǎn)換之后將僅需要單個(gè)減法運(yùn)算。在另一個(gè)實(shí)施例中，在校正序列期間針對(duì)每個(gè)范圍(參見圖8)存儲(chǔ)不同校正值。 在該實(shí)施例中，校正序列與圖5所示的序列略有不同。與在步驟142中將所有較低有效位電容器底板充電至VREra不同，僅將比要校正的最后一個(gè)電容器(例如，圖10中的電容器 217)更不重要的電容器的底板充電至VREHL類似地，在步驟144中，僅比要校正的最后一個(gè)電容器更不重要的電容器的底板切換至VREFL。在該實(shí)施例中，SAR結(jié)果被直接存儲(chǔ)(步驟146中的未累加)并且校正值的數(shù)目為2X，其中X是被校正的位數(shù)。在數(shù)據(jù)轉(zhuǎn)換之后，結(jié)果調(diào)整電路70接收與通過未校正結(jié)果84的MSB確定的適當(dāng)范圍相對(duì)應(yīng)的校正值，累加這些值，并且從未校正結(jié)果84中減去累加值以產(chǎn)生校正結(jié)果86。在替代實(shí)施例中，當(dāng)使用累加器72設(shè)置MSB時(shí)，可以在轉(zhuǎn)換期間執(zhí)行累加。參考圖3，在一個(gè)實(shí)施例中，誤差確定電路78可以用于在將未校正結(jié)果84存儲(chǔ)在校正存儲(chǔ)電路68中作為校正值之前對(duì)其進(jìn)行更改。替代實(shí)施例可以不具有或不使用誤差確定電路78，并且因此可以在將未校正結(jié)果84存儲(chǔ)在校正存儲(chǔ)電路68中之前不對(duì)其進(jìn)行更改。其它實(shí)施例可以使用累加器72來累計(jì)每個(gè)范圍(參見圖8)的校正值的當(dāng)前和 (running sum)，使得存儲(chǔ)在校正存儲(chǔ)電路68中的每個(gè)新的校正值是未校正結(jié)果84和累加器值的總和。圖1至圖9中描述的方法和設(shè)備適用于數(shù)據(jù)轉(zhuǎn)換所使用的任何類型的數(shù)據(jù)轉(zhuǎn)換器或任何類型的電荷重新分配陣列，包括，例如，雙端、單端和差分ADC和D/A轉(zhuǎn)換器。例如， 對(duì)于使用差分ADC的實(shí)施例，圖4的電路可以用于提供對(duì)于圖3的差分比較器60的正輸入和負(fù)輸入二者的輸入。圖5和圖6的方法將會(huì)用于差分ADC的兩側(cè)。如果使用差分ADC，圖 3的DAC陣列62將使第二 DAC (例如，與DAC 80相同)以替代基準(zhǔn)DAC 82。該第二 DAC將接收第二輸入電壓VIN 93 (參見圖2)。注意，在一些實(shí)施例(例如，一些單端ADC)中，可以不使用基準(zhǔn)DAC 82。參考圖5，在一個(gè)實(shí)施例中，采樣階段和比較階段可以以多種方法來實(shí)現(xiàn)。在圖4 中，切換電路102和每個(gè)電容器110-119從控制電路100接收控制信息，該控制信息指示當(dāng)前階段是采樣階段還是比較階段?？刂齐娐?00用于在校正流程(參見圖幻中的采樣階段和比較階段期間將電容器110-119中選擇的電容器的底板耦合和去耦合至選擇的基準(zhǔn)電壓?？刂齐娐?00用于在轉(zhuǎn)換流程(參見圖6)中的采樣階段期間將電容器110-119中選擇的電容器的底板耦合至VIN 92。控制電路100用于在轉(zhuǎn)換流程(參見圖6)中的比較階段期間將電容器110-119中選擇的電容器的底板耦合和去耦合至選擇的基準(zhǔn)電壓。注意，對(duì)于一個(gè)實(shí)施例，VREFL 90是指具有比VREHl 88低的電勢的第一基準(zhǔn)電壓，并且VREFH 88是指具有比VREFL 90高的電勢的第二基準(zhǔn)電壓。VREFH 88和VREFL 90 是不相等的兩個(gè)電壓，并且其在數(shù)據(jù)轉(zhuǎn)換中的使用在本領(lǐng)域中是公知的。在一個(gè)實(shí)施例中， VCM 94是差分比較器60共模的輸入電壓。參考圖3和圖4，在一個(gè)實(shí)施例中，MUX 64向控制電路100提供控制輸入。校正控制電路66控制該控制輸入的源是來自校正控制電路66 (例如，在校正期間，參見圖5)還是來自SAR控制電路76 (例如，在轉(zhuǎn)換期間，參見圖6)。在一個(gè)實(shí)施例中，校正控制電路66可以被實(shí)現(xiàn)為狀態(tài)機(jī)。在替代實(shí)施例中，校正控制電路66可以被實(shí)現(xiàn)為組合邏輯，或者使用任何期望和適當(dāng)?shù)碾娐穪韺?shí)現(xiàn)。類似地，SAR控制電路76可以被實(shí)現(xiàn)為狀態(tài)機(jī)、組合邏輯或任何期望和適當(dāng)?shù)碾娐?。在一些?shí)施例中，SAR控制電路可以具有一個(gè)或多個(gè)寄存器96。 可以使用任何類型的存儲(chǔ)電路來實(shí)現(xiàn)校正存儲(chǔ)電路68?？梢允褂萌鐖D3中所示耦合的累加器72和計(jì)算電路74來實(shí)現(xiàn)結(jié)果調(diào)整電路74。在替代實(shí)施例中，計(jì)算電路74可以包括用于減法的電路。在替代實(shí)施例中，可以以任何期望和適當(dāng)?shù)姆绞絹韺?shí)現(xiàn)計(jì)算電路。同樣地，可以使用執(zhí)行差分輸入信號(hào)之間的比較的任何電路來實(shí)現(xiàn)差分比較器60。圖3和圖4示出了可以用于實(shí)現(xiàn)圖5和圖6的流程圖的各種實(shí)施例的電路的示例；然而，可能有可以用于實(shí)現(xiàn)圖5和圖6的流程的各種實(shí)施例的許多可能的替代電路。另外，基于圖1至圖9和本文的描述，本領(lǐng)域的普通技術(shù)人員能夠設(shè)計(jì)實(shí)現(xiàn)圖5和圖6的流程所需要的電路。參考圖3，逐次逼近的模數(shù)轉(zhuǎn)換器(SAR ADC)通常由反饋回路中的數(shù)模轉(zhuǎn)換器 (例如，DAC 62)和比較器(例如，60)組成，該反饋回路具有包括逐次逼近寄存器(例如， 96)的電路。在一個(gè)實(shí)施例中，DAC 62包括二進(jìn)制加權(quán)元件的陣列(例如，圖10的電容器 208-219)。替代實(shí)施例可以使用用于數(shù)據(jù)轉(zhuǎn)換的任何類型的電荷重新分配陣列。另外，替代實(shí)施例可以使用任何期望和適當(dāng)?shù)亩M(jìn)制加權(quán)元件(例如，電阻元件、電容元件、其組合等)。為了提高數(shù)據(jù)轉(zhuǎn)換器12的精確度(參見圖1)，數(shù)據(jù)轉(zhuǎn)換器12使用某一形式的數(shù)字校正(例如，線性、增益和/或偏移校正)是實(shí)用的。許多校正方法具有減小ADC輸入范圍的不期望的副作用。具體地，通過數(shù)字調(diào)整轉(zhuǎn)換結(jié)果來校正偏移、增益或線性的許多系統(tǒng)具有減小ADC輸入范圍的不期望的副作用。對(duì)于一些ADC，例如，對(duì)于通用ADC，具有有限或減小的輸入范圍通常是有害的，因?yàn)榇嬖谙胍褂幂斎敕秶膬蓚€(gè)極值的應(yīng)用。因此，保持完整輸入范圍的數(shù)據(jù)轉(zhuǎn)換器12 (例如，SAR ADC)的方法和電路是期望的。另外，對(duì)于該方法和電路，非常有利的是消耗盡可能小的功率，從而需要盡可能小的電路和半導(dǎo)體面積，并且盡可能小地降低轉(zhuǎn)換速度。參考圖10，在DAC 80 (參見圖3)的一個(gè)實(shí)施例中，DAC 80包括可以以與圖4的電容器110-119類似的方式作用的電容器210-219。圖10中所示的DAC 80的實(shí)施例還包括電容器208和電容器209。另外，數(shù)據(jù)轉(zhuǎn)換器12可以包括切換電路四9，該切換電路299 使用控制信號(hào)297來選擇是VIN 298還是VREHl 88被提供到控制電路200作為VIN信號(hào) 92。在替代實(shí)施例中，切換電路299可以位于數(shù)據(jù)轉(zhuǎn)換器12中的任何位置，或者如果沒有選擇VIN 92，則可以替代地不使用切換電路四9。在一個(gè)實(shí)施例中，除了圖10的控制電路 200實(shí)現(xiàn)圖11的方法271并且控制一個(gè)或多個(gè)電容器208和209的耦合，控制電路200可以以與圖4的控制電路100類似的方式作用。DAC 80的替代實(shí)施例可以包括電容器208而不包括電容器209，可以包括電容器209而不包括電容器208，或者替代地可以包括電容器 208和電容器209 二者。另外，在替代實(shí)施例中，電容器208和/或209這兩者中的任何一個(gè)或者二者的電容可以使用多個(gè)電容器來實(shí)現(xiàn)。參考圖11，方法271圖示了用于16位模數(shù)轉(zhuǎn)換器(ADC)的采樣轉(zhuǎn)換序列。而且， 雖然圖11的方法271的實(shí)施例已經(jīng)被圖示為具有步驟M9-259，但是替代實(shí)施例可以具有比圖11所示的步驟更多、更少或不同的步驟。另外，雖然方法271是在16位ADC的上下文下圖示的，但是替代實(shí)施例可以在轉(zhuǎn)換結(jié)果中具有任何期望和適當(dāng)數(shù)目的位。注意，用于確定逐次逼近ADC的電容器210-219的電容值的各種方法在本領(lǐng)域中是公知的并且將不在本文中進(jìn)行進(jìn)一步描述。然而，在圖10中所示的實(shí)施例中，添加額外的電容器209，該電容器209的大小(S卩，電容值)等于與位N+M+1相對(duì)應(yīng)的電容器的大小。 因此，對(duì)于圖示實(shí)施例，電容器209的電容值近似等于包括終端電容器210的所有較低有效電容器Q10-216)的總和。在替代實(shí)施例中，電容器209的放置可能是不同的，并且可以通過在校正之后需要恢復(fù)多少輸入范圍來確定電容器209的放置。在一個(gè)實(shí)施例中，添加額外的逐次逼近步驟，該步驟涉及產(chǎn)生比MSB更有效的額外位。例如，在校正之前，16位結(jié)果(位0-15)現(xiàn)在將會(huì)是17位(位0-16)。在標(biāo)準(zhǔn)SAR 序列中，第一轉(zhuǎn)換步驟^MfMSB電容器切換至VREra 88，在比較器60輸入(參見圖3)處產(chǎn)生(VREFH-VREFL)/2的電壓階躍。然而，在圖11的方法271中所示的實(shí)施例中，在初始化步驟252和253之后，所有位的等價(jià)物(MSB至位N+M+1加額外電容器209)首先被切換到VREra 88，以在比較器60輸入處產(chǎn)生(VREFH-VREFL)的電壓階躍。如果得到的結(jié)果為低 (從步驟255開始的“是”路徑，執(zhí)行步驟258)，則所有的電容器217-219加上電容器209 保持處于VREra 88，設(shè)置轉(zhuǎn)換結(jié)果的額外位，清除MSB至位N+M+1，并且下一逼近移動(dòng)到位 N+M，之后是其它剩余位(步驟259)。然而，如果比較結(jié)果為高(從步驟255開始的“否”路徑)，所有電容器217-219加上電容器209切換回到VREFL 90，清除轉(zhuǎn)換結(jié)果(位16)的額外位(步驟256)并且標(biāo)準(zhǔn)逐次逼近序列開始于MSB位N+M+P (步驟257、259)。通過使用具有本文以上描述的預(yù)定值的電容器209(參見圖10)，并且通過使用轉(zhuǎn)換序列271中的步驟254-258(參見圖11)，可以允許大于全范圍(例如，替代16位的17 位轉(zhuǎn)換結(jié)果)的未校正轉(zhuǎn)換結(jié)果。結(jié)果，圖1的數(shù)據(jù)轉(zhuǎn)換器12的一些實(shí)施例可以在不使最終的校正轉(zhuǎn)換結(jié)果限于比全范圍小的情況下使用修改未校正轉(zhuǎn)換結(jié)果的數(shù)字校正。參考圖 11所示的實(shí)施例，額外的逐次逼近步驟(步驟254-257)涉及將所有位(MSB至位X加上額外電容器209)的等價(jià)物切換至VREra 88，以在常規(guī)SAR例程之前在比較器60輸入處產(chǎn)生 (VREFH-VREFL)的電壓階躍。這允許大于全范圍的未校正轉(zhuǎn)換結(jié)果，以及不小于全范圍的校正轉(zhuǎn)換結(jié)果。還注意，向控制電路200添加電容器209和少量控制電路(與控制電路100 相比)將對(duì)圖1的數(shù)據(jù)轉(zhuǎn)換器12添加極少的成本和半導(dǎo)體面積。圖12圖示了根據(jù)一個(gè)實(shí)施例的ADC(例如，圖1的12)的轉(zhuǎn)換功能。實(shí)線Ml表示 ADC 12的一個(gè)實(shí)施例的未校正結(jié)果。注意，范圍240表示產(chǎn)生實(shí)線241上的相同最大未校正結(jié)果值的VIN 92的值。實(shí)線242表示在已經(jīng)加上或減去偏移校正之后的校正結(jié)果。注意，減去一個(gè)數(shù)可以通過取二的補(bǔ)碼并且加上該數(shù)來實(shí)現(xiàn)。加上/減去偏移校正僅將未校正線上移或下移。因此，范圍240表示產(chǎn)生實(shí)線242上的相同最大校正結(jié)果值的VIN 92的值。在圖12所示的實(shí)施例中，減去偏移，并且未校正實(shí)線241下移，以產(chǎn)生校正實(shí)線M2。 注意的是，作為減去偏移的結(jié)果，ADC輸入范圍已經(jīng)減小了量M0。因此，對(duì)于范圍MO中的 VIN 92的所有值，將在偏移校正之后產(chǎn)生相同的結(jié)果值。為了將ADC輸入范圍增大成包括范圍MO中的VIN 92的值，將執(zhí)行額外的逐次逼近步驟(參見圖11的步驟254-258)。虛線243表示在執(zhí)行偏移校正和額外逐次逼近之后的校正結(jié)果。例如，注意，對(duì)于16位轉(zhuǎn)換結(jié)果，校正轉(zhuǎn)換結(jié)果現(xiàn)在可以具有高達(dá)十六進(jìn)制$FFFF的理想最大值的值。因此，VIN 92值的整個(gè)范圍(包括范圍240中的那些值)將產(chǎn)生“理想的”和期望的校正轉(zhuǎn)換結(jié)果值對(duì)3。圖13圖示了根據(jù)一個(gè)實(shí)施例的具有數(shù)字線性和增益校正的ADC(例如，圖1的12) 的轉(zhuǎn)換功能。在對(duì)未校正轉(zhuǎn)換結(jié)果執(zhí)行線性校正之后(由實(shí)線244表示)，保留增益誤差 (由實(shí)線244和實(shí)線245之間的間隙表示)。這可以通過對(duì)更多電荷采樣來進(jìn)行校正。然而，校正增益誤差造成在全范圍的高端處的輸入范圍損失(由實(shí)線246表示)。在一個(gè)實(shí)施例中，該VIN 92范圍的損失是由使用額外電容器209(參見圖10)和額外逐次逼近(參見圖11中的步驟254-259)來校正的。注意，圖10-13中所描述的方法和電路的至少一些實(shí)施例和相關(guān)文本可以適用于SAR型ADC，這與許多現(xiàn)有技術(shù)方法不同。另外，本發(fā)明描述的一些實(shí)施例非常有效地補(bǔ)償了由ADC(例如，圖1的12)中的數(shù)字增益和偏移校正造成的動(dòng)態(tài)輸入范圍的損失。在使用數(shù)據(jù)轉(zhuǎn)換器的一些應(yīng)用中，希望能夠轉(zhuǎn)換其中差分輸入的極性未知的差分輸入信號(hào)。轉(zhuǎn)換差分信號(hào)還有助于增加部分由于共模的噪聲抑制而導(dǎo)致的結(jié)果的精確度。 然而，實(shí)現(xiàn)差分ADC的限制因素之一可以在逐次逼近期間將比較器輸入保持在比較器的共模電壓范圍內(nèi)。當(dāng)比較器在共模電壓處被自動(dòng)置零時(shí)，使其輸入遠(yuǎn)離共模電壓將造成轉(zhuǎn)換結(jié)果中的誤差。將會(huì)非常有利的是，能夠在SAR ADC中進(jìn)行差分轉(zhuǎn)換，而不會(huì)產(chǎn)生誤差并且不會(huì)增大大小或顯著降低相對(duì)于單端ADC的速度。在一個(gè)實(shí)施例中，用于數(shù)據(jù)轉(zhuǎn)換的電路執(zhí)行ADC負(fù)輸入的部分單端逼近，之后是正輸入的全單端逼近，以獲得精確的差分轉(zhuǎn)換結(jié)果。替代實(shí)施例可以以不同方式進(jìn)行操作。圖14圖示了圖1的數(shù)據(jù)轉(zhuǎn)換器12的一部分的一個(gè)實(shí)施例。在一個(gè)實(shí)施例中，數(shù)據(jù)轉(zhuǎn)換器12包括逐次逼近的模數(shù)轉(zhuǎn)換器(SAR ADC)。在替代實(shí)施例中，數(shù)據(jù)轉(zhuǎn)換器12可以是用于數(shù)據(jù)轉(zhuǎn)換的任何類型的電荷重新分配陣列。在圖示實(shí)施例中，數(shù)據(jù)轉(zhuǎn)換器12包括正 DAC 280、負(fù)DAC觀2、比較器沈0、比較器261和SAR控制電路276。SAR控制電路276接收比較器沈0、261的輸出，并且將正結(jié)果284和負(fù)結(jié)果285提供到結(jié)果調(diào)整電路270。在一個(gè)實(shí)施例中，結(jié)果調(diào)整電路270包括提供結(jié)果觀6的減法計(jì)算電路274。在一個(gè)實(shí)施例中，從正結(jié)果觀4中減去負(fù)結(jié)果觀5，以產(chǎn)生差分結(jié)果(圖15中的308)。在一個(gè)實(shí)施例中，如果差分偏置電容器208被切換，則在轉(zhuǎn)換之后計(jì)算電路274減去固定值和/或預(yù)定值(參見圖15中的305、306、309和310)。替代實(shí)施例可以以不同方式產(chǎn)生轉(zhuǎn)換結(jié)果觀6。在圖14所示的實(shí)施例中，正DAC 280接收VREFH 88、VREFL 90、VIN 92和正結(jié)果 284作為輸入。負(fù)DAC 282接收VREFH 88、VREFL 90、VIN 93和負(fù)結(jié)果285作為輸入。差分偏置電容器208的第一電極被耦合到VREra 88或VREFL 90。在一個(gè)實(shí)施例中，SAR控制電路用于控制哪個(gè)電壓被耦合到電容器208的第一電極。在替代實(shí)施例中，任何期望和適當(dāng)?shù)碾娐房梢杂糜诳刂颇膫€(gè)基準(zhǔn)電壓(例如，VREra、VREFL)被耦合到電容器208的第一電極。電容器208的第二電極被耦合到正DAC 280的輸出以及比較器沈0的正輸入。負(fù)DAC 282的輸出被耦合到比較器洸0的負(fù)輸入以及比較器洸1的正輸入。比較器洸1的負(fù)輸入被耦合到共模電壓VCM 94。在一個(gè)實(shí)施例中，正DAC 280和負(fù)DAC 282的每一個(gè)都包括二進(jìn)制加權(quán)元件(例如，電容器或電阻)的陣列。在一個(gè)實(shí)施例中，SAR控制電路276包括SAR 寄存器，例如，圖3中的SAR寄存器96。圖15圖示了在不引入來自比較器共模電壓偏移的誤差的情況下用于在數(shù)據(jù)轉(zhuǎn)換器(例如，SAR ADC)中執(zhí)行全差分轉(zhuǎn)換的一個(gè)方法320。參考圖14，方法320通過對(duì)“負(fù)” 側(cè)(即，使用負(fù)DAC 282和比較器沈1)執(zhí)行部分逐次逼近來完成這個(gè)步驟，該逼近足以獲得接近其共模/自動(dòng)置零電壓的比較器負(fù)輸入(即，對(duì)比較器260的負(fù)輸入)。該負(fù)結(jié)果觀5(即，“負(fù)”側(cè)的部分逐次逼近的結(jié)果)由非關(guān)鍵比較器261來計(jì)算。注意，對(duì)于一些實(shí)施例，由于小電壓差不需要被檢測，所以比較器261可以被便宜地實(shí)現(xiàn)為非常簡單的比較器。然后，使用更精確和關(guān)鍵的比較器260并且使用正DAC觀0，在該“對(duì)負(fù)側(cè)的部分逐次逼近”之后，對(duì)“正”側(cè)執(zhí)行完全單端逐次逼近。差分結(jié)果是正結(jié)果觀4與負(fù)結(jié)果285之間的差。然后，可以通過結(jié)果調(diào)整電路270來調(diào)整該差分結(jié)果(如果期望和適當(dāng)?shù)脑?以產(chǎn)生結(jié)果觀6。對(duì)于不使用調(diào)整的實(shí)施例，可以不實(shí)現(xiàn)結(jié)果調(diào)整電路270，并且差分結(jié)果可以被提供作為結(jié)果觀6。注意，對(duì)于圖14中圖示的數(shù)據(jù)轉(zhuǎn)換器12的實(shí)施例，因?yàn)椴槐亟鉀Q小的輸入電壓， 所以比較器261可以是小的低功率并且便宜的。圖14所示的實(shí)施例還使用差分偏置電容器 208。參考圖15，方法320圖示了數(shù)據(jù)轉(zhuǎn)換器的采樣轉(zhuǎn)換序列。在一個(gè)實(shí)施例中，方法 320可以是圖14中所示的SAR ADC使用的差分轉(zhuǎn)換。另外，雖然圖15的方法320的實(shí)施例已經(jīng)被示出為具有步驟300-311，替代實(shí)施例可以具有比圖15中所示的步驟更多、更少或不同的步驟。另外，雖然方法320已經(jīng)在SAR ADC的上下文下示出，但是替代實(shí)施例可以使用不同類型的數(shù)據(jù)轉(zhuǎn)換器。參考圖15，步驟302-304圖示了在負(fù)DAC觀2(參見圖14)上執(zhí)行的部分逐次逼近例程(SAR)，以使得比較器260的負(fù)輸入足夠接近其共模/自動(dòng)置零電壓(例如，VCM 94)。 然后，在判定菱形框305中，在部分負(fù)SAR (使用負(fù)DAC 282)之后，(例如，通過SAR控制電路276)檢查更關(guān)鍵比較器沈0的輸出，以確定值沈0的正比較器輸入是否高于至沈0的負(fù)比較器輸入。如果對(duì)比較器沈0的正輸入高于對(duì)比較器沈0的負(fù)輸入，則差分偏置電容器 208的第一電極(例如，底板)從VREra切換至VREFL (參見步驟306)。該切換允許在使用正DAC 280和比較器沈0(參見步驟307)的隨后的逐次逼近期間使對(duì)沈0的正輸入成功地逼近對(duì)沈0的負(fù)輸入。在步驟308中，從正結(jié)果觀4中減去負(fù)結(jié)果觀5，以產(chǎn)生差分結(jié)果。 在判定菱形框309中，問的問題是“差分偏置電容器208被切換？ 1Π果回答為“否”，則結(jié)果 286等于差分結(jié)果(參見步驟311)。然而，如果回答為“是”，則從差分結(jié)果中減去預(yù)定值， 以便于產(chǎn)生結(jié)果286 (參見步驟310)。注意，在一個(gè)實(shí)施例中，電容器208的大小大致等于在利用負(fù)DAC 282的負(fù)側(cè)逼近中使用的最后一個(gè)電容器。使用的最后一個(gè)電容器由負(fù)側(cè)部分逐次逼近中的逼近次數(shù)來確定?？梢赃x擇逼近的次數(shù)，使得由于共模電壓偏移而導(dǎo)致由比較器260造成的誤差不會(huì)顯著降低數(shù)據(jù)轉(zhuǎn)換器12的精確度。如果比較器260具有高的共模抑制比，則將在負(fù)DAC 282 上需要較少的逼近。替代實(shí)施例可以使用任何期望和適當(dāng)?shù)闹涤糜陔娙萜?08。另外，替代實(shí)施例可以使用多個(gè)電容器來替代電容器208。然而，其它實(shí)施例可以使用任何適當(dāng)和期望的電路元件來作為電容器208的補(bǔ)充或替代。雖然電容器208已經(jīng)在圖14中被示出為不是DAC 280的一部分，但是替代實(shí)施例可以包括電容器208作為DAC 280的一部分。例如，圖10中所示的DAC 80的一部分可以包括差分偏置電容器208，該電容器208可以或者可以不被視為DAC 80的一部分。圖16圖示了在使用負(fù)DAC 282和比較器261的部分逐次逼近(圖15的步驟304) 之后V+(圖14的比較器沈0的正輸入處的電壓)小于V-(在比較器沈0的負(fù)輸入處的電壓)的情況的示例。對(duì)于圖16中所示的示例，由于V+小于V-，因此不必切換差分偏置電容器208(即，使第一電極耦合到較低基準(zhǔn)電壓(VREFL 90)而非較高基準(zhǔn)電壓(VREH1 88)) 以便于使V+逼近V-。圖17圖示了在使用負(fù)DAC 282和比較器261進(jìn)行部分逐次逼近(圖15的步驟 304)之后V+(圖14的比較器沈0的正輸入處的電壓)大于V-(比較器沈0的負(fù)輸入處的電壓)的情況的示例。因?yàn)閂+大于V-，所以差分偏置電容器208從使其第一電極耦合到VREFH 88切換至使其第一電極耦合到VREFL 90，以便于降低V+并且允許逼近V-。注意，圖 16和圖17只是作為說明性實(shí)例。各種數(shù)據(jù)轉(zhuǎn)換器電路(例如，12)的替代實(shí)施例可以以與圖16和圖17所示的方式不同的方式進(jìn)行作用。參考圖16、圖17和圖14，將描述一種用于使用圖14所示電路的方法。在t0，開始對(duì)輸入(VIN 92和VIN 93)進(jìn)行采樣。在tl，完成采樣并且開始使用負(fù)DAC 282和比較器觀1的部分逐次逼近。在t2，完成使用負(fù)DAC 282的部分逐次逼近，并且開始比較比較器260的非反向輸入和反向輸入上得到的電壓以確定哪個(gè)更大。在t3，如果比較器沈0的反向輸入大于比較器260的非反向輸入，則使耦合到電容器208的第一電極的電壓保持在 VREFH 88 (圖16)；然而，如果比較器沈0的反向輸入不大于比較器沈0的非反向輸入，則將耦合到電容器208的第一電極的電壓從VREra 88切換至VREFL 90 (圖17)。然后，使用正DAC 280和比較器260開始完全逐次逼近(參見圖15中的步驟307)。在t4，使用正DAC 280和比較器260完成逐次逼近。注意，在t2之后，已經(jīng)確定了負(fù)結(jié)果觀5，并且在t4之后， 已經(jīng)確定正結(jié)果觀4。圖15中所示的方法在t4之后進(jìn)行步驟308。注意，本文以上已經(jīng)描述了圖15中所示的方法。應(yīng)該注意，對(duì)于一些實(shí)施例，在部分逐次逼近期間(參見圖15中的步驟304)負(fù)側(cè)所需要的逼近次數(shù)是比較器261的共模抑制比(CMRR)和ADC的分辨率的函數(shù)。比較器
的CMRR越高，需要的逼近越少。例如，在12位ADC中具有66dB的CMRR的比較器在負(fù)側(cè)僅需要2次逼近(12位LSB的1/2 = 78dB)，所以負(fù)逼近需要使| Vcm-V-1電壓減小12dB。又如，在16位ADC中具有72dB的CMRR的比較器在負(fù)側(cè)僅需要5次逼近(16位LSB的1/2 = 102dB)，所以負(fù)逼近需要使IVcm-V-I電壓減小30dB。因此，僅需要5次逼近(25 = 30dB)。ADC的成本的顯著部分是所需要的測試。傳統(tǒng)地，通過應(yīng)用表示可能的轉(zhuǎn)換結(jié)果值的每一個(gè)的精確的外部電壓來測試ADC。為了應(yīng)對(duì)噪聲并且正確地計(jì)算誤差并且由此推導(dǎo)適當(dāng)?shù)呐渲?，電壓在每個(gè)可能值的范圍內(nèi)掃過若干步驟。該測試方法是耗時(shí)的，并且需要昂貴的測試設(shè)備。隨著ADC的精確度增大，測試時(shí)間和設(shè)備費(fèi)用也增大。為了使更高精確度 ADC更加成本有效，并且在微控制器市場中也是可行的，期望縮短測試時(shí)間并且消除在ADC 測試期間對(duì)特殊測試設(shè)備的需要。圖18圖示了圖1的數(shù)據(jù)轉(zhuǎn)換器12的一部分的一個(gè)實(shí)施例。在一個(gè)實(shí)施例中，數(shù)據(jù)轉(zhuǎn)換器12包括逐次逼近的模數(shù)轉(zhuǎn)換器(SAR ADC)。在替代實(shí)施例中，數(shù)據(jù)轉(zhuǎn)換器12可以是用于數(shù)據(jù)轉(zhuǎn)換的任何類型的電荷重新分配陣列。在圖示的實(shí)施例中，數(shù)據(jù)轉(zhuǎn)換器12包括正DAC 480、負(fù)DAC 482、比較器460、SAR控制電路476、比較器492、自測試控制電路490、 復(fù)用器(MUX) 463和MUX 465。SAR控制電路476接收比較器460的輸出，并且將結(jié)果信號(hào) 484提供到比較器電路492、MUX 463和MUX 465。自測試控制電路490將信號(hào)提供到MUX 463、MUX 465和比較器492。MUX 463將輸入提供到正DAC 480，并且MUX 465將輸入提供到負(fù)DAC 482。在一個(gè)實(shí)施例中，SAR控制電路476包括SAR寄存器，諸如圖3中所示的SAR 寄存器96。在圖18所示的實(shí)施例中，正DAC 480接收VREFH 88、VREFL 90和VIN 93作為輸入。負(fù)DAC 482接收VREFH 88、VREFL 90和VIN 93作為輸入。在一個(gè)實(shí)施例中，正DAC 480和負(fù)DAC 482的每一個(gè)都包括二進(jìn)制加權(quán)元件的陣列，諸如電容器或電阻器。在一個(gè)實(shí)施例中，可以使用諸如圖10中所示的電路的電路或其變體來實(shí)現(xiàn)正DAC 480的一部分和負(fù)DAC 482的一部分。在一個(gè)實(shí)施例中，SAR控制電路476包括SAR寄存器，諸如圖3中的 SAR寄存器96。在替代實(shí)施例中，自測試電路490、比較器494和通過/失敗指示器494可以用于圖3和圖14中所示的電路配置。另外，數(shù)據(jù)轉(zhuǎn)換器的任何適當(dāng)配置可以利用本文描述的自測試方法和設(shè)備。在一個(gè)實(shí)施例中，在常規(guī)操作期間，SAR控制電路476控制DAC電容器(參見圖10 中的電容器208-221)以逐次逼近輸入電壓，其中，SAR控制電路476使用比較器460的輸出來確定如何切換DAC 480和482中的電容器。在逼近的每個(gè)步驟中，比較器輸出被存儲(chǔ)在電路476中的SAR寄存器中，并且得到的數(shù)字字是模擬輸入電壓的數(shù)字表示。一旦已經(jīng)完成了比較，存儲(chǔ)在SAR寄存器(例如，圖3中的SAR寄存器96)中存儲(chǔ)的數(shù)字值可以被輸出為數(shù)字結(jié)果484。注意，在轉(zhuǎn)換期間，結(jié)果484用作中間結(jié)果，該中間結(jié)果將反饋信息提供到比較器492，并且分別經(jīng)由MUX 463和MUX 465提供到DAC 480和DAC 482。在一個(gè)實(shí)施例中，在測試期間，比較器492從SAR控制電路476接收結(jié)果值484，并且從自測試控制電路490接收預(yù)期值。然后，比較器492將實(shí)際的轉(zhuǎn)換結(jié)果值484與預(yù)期轉(zhuǎn)換值作比較，并且基于兩個(gè)數(shù)字值是否匹配來斷言或否定通過/失敗信號(hào)494。在另一個(gè)實(shí)施例中，比較器492將實(shí)際的轉(zhuǎn)換結(jié)果值484與預(yù)期值范圍作比較，并且基于該結(jié)果是否在該范圍內(nèi)來斷言或否定通過/失敗信號(hào)494。對(duì)于一些實(shí)施例，如果通過/失敗信號(hào)494 指示“失敗”，則比較器492能夠提供關(guān)于實(shí)際結(jié)果484與預(yù)期結(jié)果相差多少的信息(例如， 什么是失配的最高有效位)。替代實(shí)施例可以僅提供通過/失敗信號(hào)494，或者可以提供關(guān)于實(shí)際結(jié)果值484如何不同于預(yù)期值的額外信息。注意，自測試控制電路490分別控制MUX 463和MUX 465的哪個(gè)輸入被傳遞到DAC 480和DAC 482上。因此，自測試控制電路490控制是否其將輸入提供到DAC 480和DAC 482，或者DAC 480和DAC 482是否從SAR控制電路 476接收反饋輸入。在一個(gè)實(shí)施例中，在模擬復(fù)雜度或大小上沒有增加的情況下，提供了 SAR ADC的完全非常短時(shí)間的持續(xù)產(chǎn)品自測試。在一個(gè)實(shí)施例中，使用SAR ADC的完全自測試的方法，其中，選擇的電路元件(例如，在DAC 480、DAC 482中)用于生成測試電壓，并且然后使用不同電路元件(例如，在DAC 480、482中)將那些測試電壓與預(yù)期電壓作比較。作為該方法的結(jié)果，可以不僅確保了沒有由于短路而導(dǎo)致的缺陷和由于開路導(dǎo)致的缺陷，而且還確保了 DAC 480和DAC 482中的所有元件的校正大小(例如，電容值)。在一個(gè)實(shí)施例中，通過將電容器210-219(參見圖10)的一部分充電至VREFH 88并且將電容器210-219中的剩余電容器充電至VREFL 90，來將相對(duì)側(cè)(例如，負(fù)DAC 482)充電至預(yù)定偏移電壓。得到的偏移電壓與“充電至VREi7H 88的電容器的電容”對(duì)“總電容”的比率成比例。通過使用該關(guān)系，能夠確定每個(gè)被測電容器(CUT)的電容值是否在期望范圍內(nèi)。在一個(gè)實(shí)施例中，自測試控制電路490控制自測試期間的ADC的采樣階段和保持階段。在一個(gè)實(shí)施例中，自測試序列包括在所有小于被測電容器(CUT)的元件上采樣高基準(zhǔn)電壓(VREra 88)，并且在該DAC中的所有剩余電容器上采樣低基準(zhǔn)電壓(VREFL 90)。 在保持階段和比較階段期間，強(qiáng)制使⑶T至VREFH 88，并且強(qiáng)制使DAC中的剩余電容器至 VREFL 90。通過僅使用ADC的相同側(cè)(單端)或相對(duì)側(cè)(差分)的較低電容器的逐次逼近來測量的得到的誤差電壓。注意，該方法通過一些修改可以用于任何電容DAC。該方法通過一些修改還可以用于使用電阻元件的DAC。該方法適用于任何適當(dāng)和期望的數(shù)據(jù)轉(zhuǎn)換器。圖19中圖示的方法520是在差分DAC(例如，參見圖18)的上下文下描述的。圖20中圖示的方法570是在單端DAC的上下文下描述的。注意，對(duì)于一個(gè)實(shí)施例，使用對(duì)獨(dú)立DAC元件 (例如，圖10中的電容器208-221)的采樣、保持和比較條件的獨(dú)立控制。在一個(gè)實(shí)施例中， 自測試控制電路490(圖18)包括用于控制切換電路102的電路(例如，狀態(tài)機(jī)、隨機(jī)邏輯等)和控制電路100(參見圖4)。注意，圖19和圖20中描述的方法能夠檢測由于在逼近期間使用⑶T而導(dǎo)致的誤差、比較器中可允許的偏移誤差、可允許的零度誤差(中心位于VREFL 90的轉(zhuǎn)換或比較)、 可允許的大于1個(gè)LSB的失配誤差和結(jié)果484的噪聲下限或隨機(jī)化。注意，對(duì)于一個(gè)實(shí)施例，不需要額外的模擬電路，并且僅添加最小數(shù)字電路。使用本文描述的方法測試圖18的數(shù)據(jù)轉(zhuǎn)換器12所需要的總測試時(shí)間小得多，因?yàn)闉榱藴y試數(shù)據(jù)轉(zhuǎn)換器12中的電路不再需要幾十萬獨(dú)立的ADC轉(zhuǎn)換(例如，對(duì)于16位ADC)。對(duì)于一個(gè)實(shí)施例，對(duì)DAC 480和DAC 482 中的連續(xù)不同的元件(例如，電容器)執(zhí)行采樣、保持和逼近，逐次逼近用于測量參數(shù)誤差， 并且可以使用有意偏移。因此，對(duì)于一些實(shí)施例，僅可以需要一個(gè)測試或數(shù)個(gè)測試來測試 DAC 480和DAC 482中的每個(gè)元件；并且因此，可以不再需要先前需要的幾十萬個(gè)獨(dú)立的 ADC轉(zhuǎn)換來用于測試目的。這可以引起測試時(shí)間和測試設(shè)備復(fù)雜性的大的成本節(jié)省。圖21圖示了對(duì)于一個(gè)實(shí)施例而言本文描述的測試方法可以針對(duì)短路和開路情況如何用于測試對(duì)DAC (例如，圖18的480、482)中的每個(gè)電容器(例如，圖4的208-221)的所有連接。注意，“L”表示對(duì)于VREFL 90的電容器連接，“H”表示對(duì)于VREra 88的電容器連接，并且“IN”表示對(duì)于VIN 92、93的電容器連接。注意，圖21中圖示的切換(還作為圖 4中的電路102)可以被實(shí)現(xiàn)為數(shù)字電路(例如，使用一個(gè)或多個(gè)晶體管)。在使用數(shù)據(jù)轉(zhuǎn)換器的一些應(yīng)用中，期望能夠執(zhí)行較高速度、較低分辨率的轉(zhuǎn)換。例如，一些應(yīng)用不需要ADC的全分辨率能力。因此，可能期望減少采樣時(shí)間并且增大用于執(zhí)行較低分辨率轉(zhuǎn)換的寬度的數(shù)據(jù)轉(zhuǎn)換器能力或操作模式。在一個(gè)實(shí)施例中，數(shù)字轉(zhuǎn)換結(jié)果可以作為SAR ADC(參見，例如，圖18的電路480、482、460和476 ；圖2的數(shù)據(jù)轉(zhuǎn)換器12)的 DAC中采樣的總電容的比率的函數(shù)來調(diào)節(jié)。在一個(gè)實(shí)施例中，僅以DAC(例如，圖18的DAC 480)中的電阻元件和/或電容元件的一部分對(duì)輸入電壓進(jìn)行采樣。作為僅使用電阻元件和/或電容元件的一部分的結(jié)果， 可以顯著縮短采樣時(shí)間。而且，與較高分辨率模式相比，僅執(zhí)行逐次逼近至可接受的較低精確度水平可以減小所需時(shí)鐘周期數(shù)。另外，基于DAC電容器的哪些部分被采樣來對(duì)轉(zhuǎn)換結(jié)果進(jìn)行數(shù)字調(diào)整(包括添加1/2LSB移位)可以用于一些實(shí)施例。對(duì)于圖2中所示的16位數(shù)據(jù)轉(zhuǎn)換器，與16位模式相比，以12位模式進(jìn)行操作節(jié)省了大約6個(gè)周期的轉(zhuǎn)換時(shí)間。該時(shí)間節(jié)省可能是由于較快的采樣(較低電容)而導(dǎo)致的，并且是由于不需要執(zhí)行全逐次逼近而導(dǎo)致的。在一個(gè)實(shí)施例中，時(shí)間節(jié)省還允許1/2LSB移位而不進(jìn)行模擬電路調(diào)整。在一個(gè)實(shí)施例中，這些時(shí)間節(jié)省結(jié)合比較器(例如，圖18中的460)必須僅分辨12位的事實(shí)允許較低分辨率模式具有16位模式兩倍的帶寬。在需要較長采樣時(shí)間的具有高外部源電阻的應(yīng)用中，較低分辨率模式的帶寬改進(jìn)可能甚至更有效。圖22圖示了根據(jù)一個(gè)實(shí)施例的執(zhí)行16位ADC中的12位轉(zhuǎn)換的方法620。方法 620的各種實(shí)施例可以用于任何適當(dāng)和期望的數(shù)據(jù)轉(zhuǎn)換器。可以利用方法620的數(shù)據(jù)轉(zhuǎn)換器的一個(gè)可能的實(shí)施例是圖3中圖示的數(shù)據(jù)轉(zhuǎn)換器12的實(shí)施例。而且，參見圖3的DAC 80的一部分的一個(gè)實(shí)施例的圖4，并且參見圖3的DAC 80的一部分的替代實(shí)施例的圖10。在圖22的方法620中，該過程開始于橢圓600，并且前進(jìn)到步驟602，在步驟602 中，MSB電容器(例如，119或219)的底板(例如，第一電極)被充電至電壓VIN 92，而比較器60輸入被充電至電壓VCM 94。注意，在圖示的實(shí)施例中，步驟602將總電容的大約一半有效地充電至VIN 92。替代實(shí)施例可以替代地充電總電容的不同分?jǐn)?shù)，例如，由2的冪除的總電容的任何分?jǐn)?shù)(例如，1/2、1/4、1/8、1/16等)。從步驟602，該過程前進(jìn)到步驟603， 在該步驟603中，對(duì)于比較器60的輸入被釋放，并且MSB電容器(例如，119或219)的底板被切換至VREFL 90。從步驟603，該過程前進(jìn)到步驟604，在該步驟604中，對(duì)13或14個(gè)最高有效位執(zhí)行逐次逼近，以產(chǎn)生用于VIN/2 (輸入電壓的一半)的13或14位轉(zhuǎn)換結(jié)果。 從步驟604，該過程前進(jìn)到步驟605，在該步驟605中，轉(zhuǎn)換結(jié)果左移(即，加倍或乘幻或舍入(如果需要的話)，以獲得1/2LSB移位來產(chǎn)生VIN的12位最終轉(zhuǎn)換結(jié)果。在步驟605之后，該過程然后終止于橢圓601。在一個(gè)實(shí)施例中，可以以任何已知的現(xiàn)有技術(shù)方式執(zhí)行調(diào)節(jié)轉(zhuǎn)換結(jié)果的舍入，以產(chǎn)生舍入的調(diào)節(jié)轉(zhuǎn)換結(jié)果。另外，雖然可以使用任何數(shù)目的最低有效位來執(zhí)行舍入，但是多數(shù)應(yīng)用將使用一個(gè)或兩個(gè)最低有效位來產(chǎn)生舍入的調(diào)節(jié)轉(zhuǎn)換。注意，圖22中描述的方法620的實(shí)施例通過僅使用總電容的一半來有效地執(zhí)行對(duì)僅輸入電壓的一半(VIN/2)的轉(zhuǎn)換。可以保持原始結(jié)果的大于12位。然后，將原始轉(zhuǎn)換結(jié)果左移1位的位置，這有效地使原始轉(zhuǎn)換結(jié)果乘以2。替代實(shí)施例可以或者可以不使用任何期望和適當(dāng)?shù)纳崛敕椒?。替代?shí)施例可以通過僅使用總電容的1/4(例如，DAC 80中)來執(zhí)行僅輸入電壓的l/4(VIN/4)的轉(zhuǎn)換。然后，將原始轉(zhuǎn)換結(jié)果左移兩位的位置，這有效地使原始轉(zhuǎn)換結(jié)果乘以4?？梢员３衷冀Y(jié)果的大于12位，使得在進(jìn)行有效乘法期間存在移位作為LSB的位。替代實(shí)施例可以使用總電容的任何分?jǐn)?shù)(等于由2的冪除)，使得原始結(jié)果的移位可以用于確定最終轉(zhuǎn)換結(jié)果。因此，在一個(gè)實(shí)施例中，原始轉(zhuǎn)換結(jié)果被調(diào)節(jié)，以基于實(shí)際上用于轉(zhuǎn)換的電容與適用于轉(zhuǎn)換的總電容的比率來產(chǎn)生最終轉(zhuǎn)換結(jié)果。在一個(gè)實(shí)施例中，圖2的數(shù)據(jù)轉(zhuǎn)換器12中的控制寄存器31可以包括一個(gè)或多個(gè)用戶可編程位，SAR控制電路可以使用這些位來確定何時(shí)使用高速度、低分辨率轉(zhuǎn)換模式 (例如，何時(shí)使用16位ADC來執(zhí)行12位轉(zhuǎn)換)。替代地，一個(gè)或多個(gè)集成電路引腳或端子 (類似于用于將總線M耦合到外界的那些)可以被耦合到數(shù)據(jù)轉(zhuǎn)換器12，并且可以用于將來自外界的至少一個(gè)轉(zhuǎn)換模式信號(hào)提供到數(shù)據(jù)轉(zhuǎn)換器12。至少一個(gè)轉(zhuǎn)換模式信號(hào)可以選擇第一模式(例如，用于16位ADC的16位轉(zhuǎn)換)，并且替代地可以選擇第二高速和/或低分辨率轉(zhuǎn)換模式(例如，用于16位ADC的12位轉(zhuǎn)換)。替代實(shí)施例可以具有任何數(shù)目的期望和適當(dāng)?shù)霓D(zhuǎn)換模式，并且可以選擇將以任何期望和適當(dāng)?shù)姆绞绞褂玫霓D(zhuǎn)換模式。另外，雖然已經(jīng)在16位ADC的12位轉(zhuǎn)換的上下文下描述了采樣實(shí)施例，但是可以使用任何期望和適當(dāng)?shù)姆直媛蔄DC上的任何期望和適當(dāng)?shù)姆直媛兽D(zhuǎn)換。到現(xiàn)在為止，應(yīng)當(dāng)理解，已經(jīng)提供了具有很多有益特征的數(shù)據(jù)轉(zhuǎn)換器。因?yàn)閷?shí)現(xiàn)本發(fā)明的裝置多半由本領(lǐng)域技術(shù)人員公知的電子組件和電路構(gòu)成，所以將不以比以上示出的被視為必要的任何更大程度來進(jìn)行解釋，以理解和了解本發(fā)明基本原理并且不模糊或混淆本發(fā)明的教導(dǎo)。以上適用的實(shí)施例中的一些可以使用各種不同的信息處理系統(tǒng)來實(shí)現(xiàn)。例如，雖然圖1和圖2及其討論描述了示例性信息處理架構(gòu)，但是該示例性架構(gòu)僅僅用于在討論本發(fā)明的各種方面的過程中提供可用的參考。當(dāng)然，為了進(jìn)行討論已經(jīng)簡化了對(duì)架構(gòu)的描述， 并且很多不同類型的適當(dāng)架構(gòu)中僅有一個(gè)可以根據(jù)本發(fā)明來使用。本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，邏輯塊之間的邊界僅是說明性的，并且替代實(shí)施例可以將邏輯塊或電路元件合并，或者將功能性的替代分解施加到各種邏輯塊或電路元件。因此，將理解，本文描繪的架構(gòu)只是示例性的，并且事實(shí)上，可以實(shí)現(xiàn)許多其它架構(gòu)來實(shí)現(xiàn)相同的功能性。在抽象但確定的意義上，用于實(shí)現(xiàn)相同功能性的任何組件布置有效地“相關(guān)聯(lián)”，使得實(shí)現(xiàn)期望的功能性。因此，被組合以實(shí)現(xiàn)特定功能性的本文的任何兩個(gè)組件可以視為彼此“相關(guān)聯(lián)”，使得不論架構(gòu)或中間組件如何都實(shí)現(xiàn)期望的功能性。同樣地， 如此相關(guān)聯(lián)的任何兩個(gè)組件還可以被視為彼此“可操作地連接”或“可操作地耦合”以實(shí)現(xiàn)期望功能性。又如，在一個(gè)實(shí)施例中，系統(tǒng)10的圖示元件是位于單個(gè)集成電路上或同一設(shè)備內(nèi)的電路。替代地，系統(tǒng)10可以包括如何數(shù)目的單獨(dú)的集成電路或彼此互連的單獨(dú)的設(shè)備。 例如，存儲(chǔ)器18可以位于與處理器16相同的集成電路上，或者位于單獨(dú)的集成電路上或者位于與系統(tǒng)10的其它元件離散分開的另一外圍裝置或從裝置內(nèi)。數(shù)據(jù)轉(zhuǎn)換器12還可以位于單獨(dú)的集成電路或設(shè)備上。而且，例如，系統(tǒng)10或其一部分可以是物理電路的軟件或代碼表示或者是可轉(zhuǎn)換成物理電路的邏輯表示。這樣，系統(tǒng)10可以以任何適當(dāng)類型的硬件描述語言來實(shí)現(xiàn)。此外，本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，上述操作的功能性之間的邊界僅僅是示例性的。多個(gè)操作的功能性可以被組合成單個(gè)操作，和/或單個(gè)操作的功能性可以分布在額外操作中。此外，替代實(shí)施例可以包括特定操作的多個(gè)實(shí)例，并且該操作的順序可以在各種其它實(shí)施例中被改變。雖然參照特定實(shí)施例在本文中描述了本發(fā)明，但是可以在不脫離如所附權(quán)利要求所述的本發(fā)明范圍的情況下進(jìn)行各種修改和改變。例如，本文描述的特征中的任何一個(gè)或多個(gè)可以以與任何其它特征的任何期望和適當(dāng)?shù)慕M合來使用。因此，說明書和附圖將被視為說明性的而非限制性的含義，并且所有這樣的修改旨在被包括在本發(fā)明范圍內(nèi)。關(guān)于特定實(shí)施例在本文中描述的任何益處、優(yōu)點(diǎn)或?qū)栴}的解決方法不旨在被限制為任何或全部權(quán)利要求的關(guān)鍵、期望或比要的特征或要素。如本文所使用的術(shù)語“耦合”不旨在限于直接耦合或機(jī)械耦合。此外，如本文所使用的術(shù)語“一”被定義為一個(gè)或多于一個(gè)。而且，在權(quán)利要求中使用諸如“至少一個(gè)”和“一個(gè)或多個(gè)”的引語應(yīng)當(dāng)被理解為意味著，由不定冠詞引入另一權(quán)利要求元素將包含這樣的引入的權(quán)利要求元素的任何特定權(quán)利要求限制于僅包含一個(gè)這樣的元素的發(fā)明，即使當(dāng)同一權(quán)利要求包括引語“一個(gè)或多個(gè)”或“至少一個(gè)”以及不定冠詞諸如“一”。對(duì)于使用定冠詞同樣如此。除非另外陳述，否則諸如“第一”和“第二”的術(shù)語用于在這樣的術(shù)語描述的元素之間進(jìn)行區(qū)分。因此，這些術(shù)語不必旨在指示這樣的元件的時(shí)間上或其它優(yōu)先順序。額外文本1. 一種數(shù)據(jù)轉(zhuǎn)換器，例如(12)，包括第一 DAC陣列，例如(圖18的480)；第一比較器，例如060)，所述第一比較器被耦合接收來自第一 DAC陣列的輸入，所述第一比較器提供輸出；逐次逼近電路，例如076)，所述逐次逼近電路被耦合到第一比較器的輸出，所述逐次逼近電路提供實(shí)際測試結(jié)果值，例如G84)；自測試電路，例如G90)，所述自測試電路生成并且提供預(yù)期測試結(jié)果值；第二比較器，例如092)，所述第二比較器被耦合到逐次逼近電路以接收實(shí)際測試結(jié)果值，并且耦合到自測試電路以接收預(yù)期測試結(jié)果值；以及一個(gè)或多個(gè)導(dǎo)體，例如(通過/失敗494)，所述導(dǎo)體被耦合到第二比較器，所述一個(gè)或多個(gè)導(dǎo)體提供一個(gè)或多個(gè)信號(hào)，用于指示實(shí)際測試結(jié)果值與預(yù)期測試結(jié)果值相比是否在預(yù)定范圍內(nèi)，其中，對(duì)于第一情形，實(shí)際測試結(jié)果值不同于預(yù)期測試結(jié)果值，但是一個(gè)或多個(gè)信號(hào)指示實(shí)際測試結(jié)果值仍然在預(yù)定范圍內(nèi)，并且其中，對(duì)于第二情形，實(shí)際測試結(jié)果值不同于預(yù)期測試結(jié)果值，并且一個(gè)或多個(gè)信號(hào)指示實(shí)際測試結(jié)果不在預(yù)定范圍內(nèi)。2.如陳述1或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中，一個(gè)或多個(gè)信號(hào)指示實(shí)際測試結(jié)果值是否精確地匹配預(yù)期測試結(jié)果值。3.如陳述1或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，還包括第一復(fù)用器，例如G63)，所述第一復(fù)用器具有被耦合以接收實(shí)際測試結(jié)果值的第一輸入，具有被耦合以從自測試電路接收提供的第一測試值的第二輸入，具有耦合到自測試電路的控制輸入，并且具有耦合到第一 DAC陣列的輸出。4.如陳述1或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，還包括第二 DAC陣列，例如082)，所述第二 DAC陣列被耦合到第一比較器。5.如陳述1或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，還包括第二復(fù)用器，例如G65)，所述第二復(fù)用器具有被耦合以接收實(shí)際測試結(jié)果值的第一輸入，具有被耦合以從自測試電路接收第二提供的第二測試值的第二輸入，具有耦合到自測試電路的控制輸入并且具有耦合到第二 DAC陣列的輸出。6.如陳述1或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中第一 DAC陣列包括多個(gè)二進(jìn)制加權(quán)元件，例如(圖4的110-119 ；圖10的210-219)；以及控制電路，例如(圖4的100;圖10的200)，所述控制電路用于控制多個(gè)電壓中的哪一個(gè)，例如(VREFH 88、VREFL 90、VIN 92)，被耦合到多個(gè)二進(jìn)制加權(quán)元件中的每一個(gè)元件。7.如陳述1或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中所述第一 DAC 陣列，例如G80或48 被充電至預(yù)定偏移電壓以便于生成預(yù)期測試結(jié)果值，其中預(yù)定偏移電壓非零。8.如陳述6或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中，所述控制電路在采樣階段、保持階段和比較階段的每一個(gè)期間提供對(duì)多個(gè)二進(jìn)制加權(quán)元件中的每一個(gè)元件的獨(dú)立控制。9.如陳述6或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中，所述逐次逼近電路和自測試電路例如(通過圖18的MUX 463)都被耦合，以控制第一 DAC陣列中的控制電路。10.如陳述1或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，還包括
結(jié)果調(diào)整電路，例如(圖3的70 ；圖14的270)，所述結(jié)果調(diào)整電路被耦合以接收實(shí)際測試結(jié)果值，所述結(jié)果調(diào)整電路產(chǎn)生校正測試結(jié)果值。11.如陳述1或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中，逐次逼近用
于測量參數(shù)誤差。12. 一種用于測試數(shù)據(jù)轉(zhuǎn)換器例如(12)的方法例如(圖19中的520 ；圖20中的 570)，包括在采樣階段例如(對(duì)于差分而言，圖19中的502 ；對(duì)于單端而言，圖20中的552) 期間，當(dāng)數(shù)據(jù)轉(zhuǎn)換器是差分的時(shí)，將第一基準(zhǔn)電壓例如(VREra 88)耦合到小于被測試的第一電路元件[CUT]的所有電路元件，并且將第二基準(zhǔn)電壓例如(VREFL 90)耦合到電路元件的剩余部分，當(dāng)數(shù)據(jù)轉(zhuǎn)換器是差分的并且數(shù)據(jù)轉(zhuǎn)換器的正側(cè)被測試時(shí)，將數(shù)據(jù)轉(zhuǎn)換器的負(fù)側(cè)的第一預(yù)定數(shù)目的電路元件耦合到第一基準(zhǔn)電壓例如(VREra 88)，當(dāng)數(shù)據(jù)轉(zhuǎn)換器是差分的并且數(shù)據(jù)轉(zhuǎn)換器的負(fù)側(cè)被測試時(shí)，將數(shù)據(jù)轉(zhuǎn)換器的正側(cè)的第二預(yù)定數(shù)目的電路元件耦合到第一基準(zhǔn)電壓例如(VREra 88)，當(dāng)數(shù)據(jù)轉(zhuǎn)換器是單端的并且第一 CUT大于預(yù)定大小時(shí)，將第一基準(zhǔn)電壓例如 (VREFH 88)耦合到小于第一⑶T的電路元件的第一部分，將第二基準(zhǔn)電壓例如(VREFL 90) 耦合到小于第一 CUT的電路元件的第二部分，并且將第二基準(zhǔn)電壓例如(VREFL 90)耦合到第一⑶T和比第一⑶T大的所有電路元件，當(dāng)數(shù)據(jù)轉(zhuǎn)換器是單端的并且第一 CUT小于預(yù)定大小時(shí)，將第一基準(zhǔn)電壓例如 (VREFH 88)耦合到小于第一⑶T的電路元件的第一部分，將第二基準(zhǔn)電壓例如(VREFL 90) 耦合到小于第一 CUT的電路元件的第二部分，將第一基準(zhǔn)電壓例如(VREFH 88)耦合到大于第一⑶T的電路元件的第三部分，并且將第二基準(zhǔn)電壓例如(VREFL 90)耦合到第一⑶T并且耦合到大于第一 CUT的電路元件的第四部分；在保持階段例如(圖19中的503 ；圖20中的553)期間，使被測試的第一電路元件強(qiáng)制為第一電壓基準(zhǔn)例如(VREra 88)，并且使電路元件的剩余部分強(qiáng)制為第二基準(zhǔn)電壓例如(VREFL 90)；以及在比較階段例如(圖19中的504 ；圖20中的554)期間，通過執(zhí)行逐次逼近來確定得到的誤差電壓。13.如陳述12或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲校谝换鶞?zhǔn)電壓高
于第二基準(zhǔn)電壓。14.如陳述12或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ€包括將得到的誤差電壓與預(yù)期誤差值作比較，以產(chǎn)生比較值，例如(圖19中的505 ；圖 20中的555)，其中，預(yù)期誤差值非零；以及使用比較結(jié)果來確定數(shù)據(jù)轉(zhuǎn)換器是否通過測試，例如(圖18中的494)。15.如陳述12或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，所述?shù)據(jù)轉(zhuǎn)換器是差分?jǐn)?shù)據(jù)轉(zhuǎn)換器，所述差分?jǐn)?shù)據(jù)轉(zhuǎn)換器例如(圖19)具有第一差分側(cè)和第二差分側(cè)例如 (圖18)，其中，被測試的第一電路元件位于第一差分側(cè)例如(圖19中的502)，并且其中，被測試的第一電路元件的逐次逼近通過第二差分側(cè)例如(圖19中的504)來執(zhí)行。
16.如陳述15或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，在沒有差分信號(hào)的情況下執(zhí)行在第二差分側(cè)執(zhí)行的逐次逼近，好像第二差分側(cè)是單端的。17.如陳述15或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括選擇被測試的第二電路元件，其中，被測試的第二電路元件位于第二差分側(cè)；以及使用被測試的第二電路元件替代被測試的第一元件來重復(fù)陳述12的每個(gè)步驟，其中，通過第一差分側(cè)執(zhí)行被測試的第二電路元件的逐次逼近。18.如陳述17或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，被測試的第一電路元件包括電容元件。19. 一種用于測試數(shù)據(jù)轉(zhuǎn)換器例如(12)的方法例如(圖19中的520 ；圖20中的 570)，包括在數(shù)據(jù)轉(zhuǎn)換器中提供多個(gè)電容元件例如(圖4的110-119 ；圖10的210-219)；在數(shù)據(jù)轉(zhuǎn)換器中提供電路例如(圖4中的100 ；圖10中的200)，用于將多個(gè)電容元件的每一個(gè)單獨(dú)連接到多個(gè)電壓中的一個(gè)；選擇多個(gè)電容元件的第一個(gè)作為被測試的電容元件；在第一測試時(shí)段例如(圖19中的采樣階段502 ；圖20中的552、556)期間，將多個(gè)電壓中的第一個(gè)電壓(VREra 88)耦合到小于被測試的電容元件的多個(gè)電容元件的第一部分，并且將多個(gè)電壓中的第二個(gè)電壓(VREFL 90)耦合到多個(gè)電容元件的第二部分(所述第二部分的大小與被測試的電容元件相同或者比被測試的電容元件大)，并且將多個(gè)電壓中選擇的一個(gè)電壓連接到多個(gè)電容元件的第三部分；在第二測試時(shí)段例如(圖19中的保持階段503 ；圖20中的553、557)期間，將被測試的電容元件耦合到多個(gè)電壓中的第一個(gè)電壓例如(VREFH 88)，將多個(gè)電容元件的第二部分耦合到多個(gè)電壓中的第二個(gè)電壓例如(VREFL 90)，并且將多個(gè)電容元件的第三部分耦合到多個(gè)電壓中的所選擇的不同電壓，以生成偏移電壓；以及在第三測試時(shí)段例如(圖19中的比較階段504 ；圖20中的554)期間，通過使用數(shù)據(jù)轉(zhuǎn)換器執(zhí)行逐次逼近來確定得到的誤差電壓。20.如陳述19或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，所述多個(gè)電壓包括高基準(zhǔn)電壓例如(VREra 88)、低基準(zhǔn)電壓例如(VREFL 90)和輸入電壓例如(VIN 92)，并且其中，在第一、第二和第三時(shí)段期間，在不將輸入電壓耦合到多個(gè)電容元件的任何一個(gè)的情況下，測試被測試的電容元件。21. 一種用于測試數(shù)據(jù)轉(zhuǎn)換器例如(12)的方法例如(圖19中的520 ；圖20中的 570)，包括在數(shù)據(jù)轉(zhuǎn)換器中提供多個(gè)二進(jìn)制加權(quán)元件例如(圖4的110-119 ；圖10的 210-219)；在數(shù)據(jù)轉(zhuǎn)換器中提供電路例如(圖4中的100 ；圖10中的200)，用于在數(shù)據(jù)轉(zhuǎn)換器的測試期間將多個(gè)二進(jìn)制加權(quán)元件中的每一個(gè)單獨(dú)耦合到多個(gè)電壓中的任一個(gè)電壓，其中，多個(gè)電壓包括高基準(zhǔn)電壓例如(VREFH 88)、低基準(zhǔn)電壓例如(VREFL 90)和輸入電壓例如(VIN 92)；以及選擇多個(gè)二進(jìn)制加權(quán)元件的第一個(gè)元件選擇作為被測試的二進(jìn)制加權(quán)元件，其中，在測試數(shù)據(jù)轉(zhuǎn)換器期間，在不將輸入電壓耦合到多個(gè)電容元件的任何一個(gè)電容元件的情況下，測試被測試的二進(jìn)制加權(quán)元件。22. 一種方法例如(圖22的620)，包括 提供一個(gè)或多個(gè)導(dǎo)體例如(圖2的導(dǎo)體MODE)以傳送控制信息，所述控制信息選擇數(shù)據(jù)轉(zhuǎn)換器例如(12)中的數(shù)據(jù)轉(zhuǎn)換將為J位數(shù)據(jù)轉(zhuǎn)換還是A位數(shù)據(jù)轉(zhuǎn)換，其中，J和A是整數(shù)，并且其中數(shù)據(jù)轉(zhuǎn)換器包括具有總電容C的電荷重新分配陣列例如(圖3的62 ；圖18 的 480、482)；當(dāng)選擇J位數(shù)據(jù)轉(zhuǎn)換時(shí)，使用數(shù)據(jù)轉(zhuǎn)換器執(zhí)行J位數(shù)據(jù)轉(zhuǎn)換；以及當(dāng)選擇A位數(shù)據(jù)轉(zhuǎn)換時(shí)，使用數(shù)據(jù)轉(zhuǎn)換器執(zhí)行A位數(shù)據(jù)轉(zhuǎn)換，其中，數(shù)據(jù)轉(zhuǎn)換器用于執(zhí)行J位數(shù)據(jù)轉(zhuǎn)換和A位數(shù)據(jù)轉(zhuǎn)換二者，以及其中，使用數(shù)據(jù)轉(zhuǎn)換器執(zhí)行A位數(shù)據(jù)轉(zhuǎn)換的步驟包括接收將被轉(zhuǎn)換的輸入電壓例如(602)；使用輸入電壓對(duì)電荷重新分配陣列的總電容C的第一部分進(jìn)行充電，其中電荷重新分配陣列的總電容C的第一部分小于所有總電容C例如(602、603)；對(duì)L最高有效位執(zhí)行逐次逼近以產(chǎn)生未調(diào)節(jié)的轉(zhuǎn)換結(jié)果，其中L是小于J并且大于A的整數(shù)例如(604)；以及使未調(diào)節(jié)的轉(zhuǎn)換結(jié)果移位，以產(chǎn)生調(diào)節(jié)的轉(zhuǎn)換結(jié)果例如(605)。23.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，使用?shù)據(jù)轉(zhuǎn)換器執(zhí)行A位數(shù)據(jù)轉(zhuǎn)換的步驟還包括將調(diào)節(jié)的轉(zhuǎn)換結(jié)果舍入，以產(chǎn)生調(diào)節(jié)和舍入的轉(zhuǎn)換結(jié)果例如(605)。24.如陳述23或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，舍入的步驟包括使用調(diào)節(jié)的轉(zhuǎn)換結(jié)果的多個(gè)最低有效位來確定舍入。25.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，電荷重新分配陣列的總電容C的第一部分接近電荷重新分配陣列的總電容C的一半。26.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，J是16，A是12并且L是13。27.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括提供存儲(chǔ)電路例如(圖2的控制寄存器31)以存儲(chǔ)控制信息。28.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，所述移位的步驟包括使未調(diào)節(jié)的轉(zhuǎn)換結(jié)果左移，以產(chǎn)生調(diào)節(jié)的轉(zhuǎn)換結(jié)果。29.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，A位數(shù)據(jù)轉(zhuǎn)換與J 位數(shù)據(jù)轉(zhuǎn)換相比具有較低分辨率和較高帶寬。30.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，電荷重新分配陣列具有總電阻R而非總電容C。31.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，電荷重新分配陣列包括電阻元件和電容元件二者?2.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，所述?shù)據(jù)轉(zhuǎn)換器執(zhí)行J位數(shù)據(jù)轉(zhuǎn)換的時(shí)間小于數(shù)據(jù)轉(zhuǎn)換器執(zhí)行A位數(shù)據(jù)轉(zhuǎn)換的時(shí)間。33.如陳述22或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，所述?shù)據(jù)轉(zhuǎn)換器包括模數(shù)轉(zhuǎn)換器。 34. 一種數(shù)據(jù)轉(zhuǎn)換器，所述數(shù)據(jù)轉(zhuǎn)換器包括存儲(chǔ)電路例如(圖2的控制寄存器31)，所述存儲(chǔ)電路用于存儲(chǔ)控制信息，所述控制信息選擇數(shù)據(jù)轉(zhuǎn)換器例如(12)中的數(shù)據(jù)轉(zhuǎn)換是J位數(shù)據(jù)轉(zhuǎn)換還是A位數(shù)據(jù)，其中J和A 是整數(shù)；電荷重新分配陣列例如(圖3的62 ；圖14的280、282)，所述電荷重新分配陣列包括多個(gè)二進(jìn)制加權(quán)元件例如(電阻元件和/或電容元件)；一個(gè)或多個(gè)輸入端子例如(圖3的92)，所述輸入端子用于接收將被轉(zhuǎn)換的輸入； 以及控制電路例如(圖4的100 ；圖10的200)，所述控制電路接收控制信息例如(圖 4的控制63 ；圖10的控制65)并且作為響應(yīng)確定哪一個(gè)二進(jìn)制加權(quán)元件耦合到一個(gè)或多個(gè)輸入端子，其中，當(dāng)數(shù)據(jù)轉(zhuǎn)換器例如(12)中的數(shù)據(jù)轉(zhuǎn)換是J位數(shù)據(jù)轉(zhuǎn)換時(shí)，控制電路將所有的二進(jìn)制元件耦合到一個(gè)或多個(gè)輸入端子，以及其中，當(dāng)數(shù)據(jù)轉(zhuǎn)換器例如(12)中的數(shù)據(jù)轉(zhuǎn)換是A位數(shù)據(jù)轉(zhuǎn)換時(shí)，控制電路僅將二進(jìn)制加權(quán)元件的一部分耦合到一個(gè)或多個(gè)輸入端子，其中，所述二進(jìn)制加權(quán)元件的一部分小于所有二進(jìn)制加權(quán)元件。35.如陳述34或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中，存儲(chǔ)電路包括用戶可編程寄存器。36.如陳述34或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ€包括比較器例如(圖3的60 ；圖14的260、261)，所述比較器具有耦合到電荷重新分配陣列的輸入并具有輸出；以及逐次逼近電路例如(圖3的76 ；圖14的276)，所述逐次逼近電路耦合到比較器的
輸出用于提供轉(zhuǎn)換結(jié)果。37.如陳述34或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，來自逐次逼近電路的轉(zhuǎn)換結(jié)果是未校正轉(zhuǎn)換結(jié)果例如(圖3的84)，并且其中所述數(shù)據(jù)轉(zhuǎn)換器還包括 結(jié)果調(diào)整電路例如(圖3的70 ；圖14的270)，所述結(jié)果調(diào)整電路接收未校正轉(zhuǎn)換結(jié)果并且對(duì)未校正轉(zhuǎn)換結(jié)果執(zhí)行算術(shù)計(jì)算以產(chǎn)生校正轉(zhuǎn)換結(jié)果。38.如陳述34或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中結(jié)果調(diào)整電路包括累加器例如(圖3的72)。39. 一種方法例如(圖22的620)，包括提供模式選擇電路例如(圖2的控制寄存器31)以在數(shù)據(jù)轉(zhuǎn)換器中選擇多個(gè)轉(zhuǎn)換模式中的一個(gè)；提供具有第一分辨率并具有第一帶寬的多個(gè)轉(zhuǎn)換模式中的第一轉(zhuǎn)換模式例如 (較高分辨率/較低帶寬/較長采樣時(shí)間)；以及提供具有第二分辨率并具有第二帶寬的多個(gè)轉(zhuǎn)換模式中的第二轉(zhuǎn)換模式例如 (較低分辨率/較高帶寬/較短采樣時(shí)間)，其中，第一轉(zhuǎn)換模式的第一分辨率高于第二轉(zhuǎn)換模式的第二分辨率，以及其中，第一轉(zhuǎn)換模式的第一帶寬低于第二轉(zhuǎn)換模式的第二帶寬。
40.如陳述39或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲械诙D(zhuǎn)換模式的采樣時(shí)間比第一轉(zhuǎn)換模式的采樣時(shí)間短。41.如陳述39或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括接收輸入電壓例如(圖3和圖14的VIN 92 ；圖22的620)；將輸入電壓的分?jǐn)?shù)轉(zhuǎn)換成數(shù)字值，其中，輸入電壓的分?jǐn)?shù)小于1并且大于0例如 (圖 22 的 603、604)；使數(shù)字值左移以產(chǎn)生與輸入電壓相對(duì)應(yīng)的數(shù)字轉(zhuǎn)換結(jié)果例如(圖22的605)。42. 一種方法例如(圖15中的320)，包括使用第一 DAC例如(圖14中的282)和第一比較器例如(261)執(zhí)行例如(304)模數(shù)轉(zhuǎn)換器負(fù)輸入例如(VIN 93)的部分單端逼近以產(chǎn)生負(fù)結(jié)果例如(285)；使用第二 DAC例如(280)和第二比較器例如(260)執(zhí)行例如(307)模數(shù)轉(zhuǎn)換器正輸入例如(VIN 92)的全單端逼近以產(chǎn)生正結(jié)果例如(284)；以及將負(fù)結(jié)果和正結(jié)果組合以產(chǎn)生轉(zhuǎn)換結(jié)果例如(286)。43.如陳述42或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括提供差分偏置電容器例如(圖14和圖10中的208)，所述差分偏置電容器具有耦合到基準(zhǔn)電壓例如(圖14中的VREra 88、VREFEL 90)的第一端子和具有耦合到第二比較器例如(260)的第二端子。44.如陳述43或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲兴霾罘制秒娙萜鞯碾娙荽笾碌扔诘谝?DAC例如(282)中的預(yù)定電容器的電容。45.如陳述43或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲性趫?zhí)行模數(shù)轉(zhuǎn)換器負(fù)輸入例如(VIN 93)的部分單端逼近的步驟的至少一部分期間，基準(zhǔn)電壓是高基準(zhǔn)電壓例如(VREFH 88)。46.如陳述45或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括根據(jù)第二比較器例如(260)的輸出，選擇性地將差分偏置電容器例如(圖14和圖 10中的208)的第一端子耦合到低基準(zhǔn)電壓例如(VREFL 90)。47.如陳述46或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中選擇性耦合的步驟包括當(dāng)?shù)诙容^器例如(260)的輸出高時(shí)，將差分偏置電容器例如(圖14和圖10中的208)的差分偏置電容器的第一端子耦合到低基準(zhǔn)電壓例如(VREFL 90)。48.如陳述42或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲械谝槐容^器例如 (261)的負(fù)輸入耦合到共模電壓例如(VCM 94)。49.如陳述42或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中?zhí)行模數(shù)轉(zhuǎn)換器負(fù)輸入例如(VIN 93)的部分單端逼近的步驟造成對(duì)第二比較器例如(260)的負(fù)輸入在共模電壓例如(VCM 94)的預(yù)定范圍內(nèi)。50.如陳述42或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中第二比較器(260) 的精度大于第一比較器例如(261)的精度。51. 一種數(shù)據(jù)轉(zhuǎn)換器例如(12)，包括第一電路例如(圖14中的282、261)，所述第一電路執(zhí)行模數(shù)轉(zhuǎn)換器負(fù)輸入的部分單端逼近以產(chǎn)生負(fù)結(jié)果例如(285)；
第二電路例如(280、260)，所述第二電路執(zhí)行模數(shù)轉(zhuǎn)換器正輸入的全單端逼近以產(chǎn)生正結(jié)果例如(284)；以及結(jié)果電路例如(270和/或274)，所述結(jié)果電路將負(fù)結(jié)果和正結(jié)果組合以產(chǎn)生轉(zhuǎn)換結(jié)果例如(286)。52.如陳述51或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中所述第一電路包括第一 DAC例如(282)，所述第一 DAC具有用于接收模數(shù)轉(zhuǎn)換器負(fù)輸入例如(VIN 93)的第一輸入，具有用于接收第一基準(zhǔn)電壓例如(VREra 88或VREFL 90)的第二輸入并具有輸出；以及 第一比較器例如(261)，所述第一比較器具有耦合到第一 DAC的輸出的第一輸入 (+)，具有耦合到共模電壓例如(VCM 94)的第二輸入㈠并且具有用于串行提供負(fù)結(jié)果例如(285，261的輸出串行提供負(fù)結(jié)果的位，276的輸出串行或并行提供負(fù)結(jié)果285的位，而 270的輸出可以串行或并行提供結(jié)果286的位)的輸出。53.如陳述52或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中所述第二電路包括第二 DAC例如(280)，所述第二 DAC具有用于接收模數(shù)轉(zhuǎn)換器正輸入例如(VIN 92)的第一輸入，具有用于接收第二基準(zhǔn)電壓例如(VREra 88或VREFL 90)的第二輸入并具有輸出；以及第二比較器例如(260)，所述第二比較器具有耦合到第二 DAC的輸出的第一輸入 (+)，具有耦合到第一 DAC的輸出的第二輸入㈠并且具有用于串行提供正結(jié)果例如(284， 260的輸出串行提供正結(jié)果的位，276的輸出串行或并行提供正結(jié)果284的位，而270的輸出可以串行或并行提供結(jié)果286的位)的輸出。54.如陳述53或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，還包括差分偏置電容器例如(208)，所述差分偏置電容器具有耦合到第三基準(zhǔn)電壓例如 (VREFH 88或VREFL 90)的第一端子，并且具有耦合到第二比較器例如(260)的第一輸入 (+)的第二端子。55.如陳述54或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中，所述差分偏置電容器例如(208)的電容大致等于第一 DAC例如(282)中的預(yù)定電容器例如(參見圖 10)的電容。56.如陳述51或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中所述結(jié)果電路包括計(jì)算電路例如(274)，所述計(jì)算電路用于確定正結(jié)果例如(284)和負(fù)結(jié)果例如 (285)之間的差以產(chǎn)生差分結(jié)果例如(圖15中的308)。57.如陳述56或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中所述計(jì)算電路例如(274)從正結(jié)果例如(284)減去負(fù)結(jié)果例如(285)以產(chǎn)生差分結(jié)果例如(圖15中的 308)。58.如陳述57或本文的任何其它適當(dāng)?shù)钠渌愂龅臄?shù)據(jù)轉(zhuǎn)換器，其中，當(dāng)在轉(zhuǎn)換例如(圖15中的309、310)期間偏置電容器例如(208)的第一端子從第一基準(zhǔn)電壓例如 (VREFH 88)切換至第二基準(zhǔn)電壓例如(VREFL 90)時(shí)計(jì)算電路例如(274)從差分結(jié)果減去預(yù)定量以產(chǎn)生轉(zhuǎn)換結(jié)果例如(圖14中的286 ；圖15中的310)。59. 一種方法例如(圖15中的320)，所述方法包括執(zhí)行模數(shù)轉(zhuǎn)換器例如(圖1中的12)中執(zhí)行部分逐次逼近程序，以產(chǎn)生第一結(jié)果例如(圖14中的負(fù)結(jié)果285)例如(參見圖15中的302、303、304)，其中執(zhí)行部分逐次逼近程序的步驟包括 在比較器例如(260)的負(fù)輸入㈠處提供電壓，其中電壓基本上等于比較器例如 (參見圖15中的302、303)的共模電壓例如(VCM 94)例如(基本等于共模電壓可能意味著電壓在共模電壓的預(yù)定范圍內(nèi)，并且共模電壓的預(yù)定范圍可以最多為VIN 92的范圍的一半)；在執(zhí)行部分逐次逼近程序的所述步驟之后，當(dāng)比較器例如(260)的正輸入(+)高于比較器例如(參見圖15中的306)的比較器的負(fù)輸入㈠時(shí)，選擇性地將差分偏置電容器例如(208)從第一基準(zhǔn)電壓例如(VREH1 88)切換至第二基準(zhǔn)電壓例如(VREFL 90)；在執(zhí)行部分逐次逼近程序的所述步驟之后，執(zhí)行模數(shù)轉(zhuǎn)換器中的全逐次逼近程序來產(chǎn)生第二結(jié)果例如(正結(jié)果284)例如(參見圖15中的307)；將負(fù)結(jié)果例如(285)和正結(jié)果例如(284)組合來產(chǎn)生差分結(jié)果例如(參見圖15 中的308)；以及如果在選擇性切換的步驟期間，如果差分偏置電容器例如(208)從第一基準(zhǔn)電壓例如(VREra 88)切換至第二基準(zhǔn)電壓例如(VREFL 90)，則從差分結(jié)果減去預(yù)定值來產(chǎn)生轉(zhuǎn)換結(jié)果例如(286)。60.如陳述59或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括在模數(shù)轉(zhuǎn)換器中提供第一比較器例如(261)，所述第一比較器具有第一精確度； 以及在模數(shù)轉(zhuǎn)換器中提供第二比較器例如(260)，所述第二比較器具有第二精確度，其中第二比較器的第二精確度是第一比較器的第一精確度的至少兩倍。61.如陳述60或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，所述第一比較器例如(261)用于執(zhí)行用于執(zhí)行部分逐次逼近例程例如(參見圖15中的302、303、304)的步驟，并且其中，所述第二比較器例如(260)用于執(zhí)行用于執(zhí)行全逐次逼近例程例如(參見圖 15中的307)的步驟。62. 一種方法例如(圖11中的271)，所述方法包括提供J位模數(shù)轉(zhuǎn)換器例如(12)，模數(shù)轉(zhuǎn)換器接收模擬輸入信號(hào)并且產(chǎn)生對(duì)應(yīng)的未校正數(shù)字結(jié)果，未校正數(shù)字結(jié)果具有作為最低有效位的位0，具有作為最高有效位的位J-I 并且具有位0和位J-I之間的位K，模數(shù)轉(zhuǎn)換器具有多個(gè)電容元件例如(圖10的210-219)， 其中，多個(gè)電容元件足以執(zhí)行J位模數(shù)轉(zhuǎn)換，并且其中J和K是整數(shù)；除了多個(gè)電容元件之外，提供額外電容元件例如(圖10中的209)；
提供額外結(jié)果位例如(圖11中的256 ；圖3中的96)；在比較器例如(圖11中的252)的第一輸入處提供模擬輸入電壓；使用多個(gè)電容元件例如的第一部分(對(duì)應(yīng)于位K至位J-1)和額外的電容元件，以在比較器的第二輸入例如(圖3的60 ；圖11中的253、254)處產(chǎn)生電壓階躍例如 (VREFH-VREFL)；
如果比較器的得到的輸出是第一電壓例如(如果低，取從255、258、259開始的 “是”路徑)，斷言額外的結(jié)果位和否定位K至未校正數(shù)字結(jié)果的最高有效位，并且執(zhí)行逐次逼近來確定未校正的數(shù)字結(jié)果來確定位K-I至0 ；以及如果比較器的得到的輸出是第二電壓例如(如果高，取從255、256、257、259開始的“否”路徑)，則否定額外的結(jié)果位并且執(zhí)行逐次逼近來確定未校正數(shù)字結(jié)果的位J-I至 O063.如陳述62或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括校正未校正的數(shù)字結(jié)果來產(chǎn)生校正結(jié)果，其中，校正的步驟沒有減小模擬輸入信號(hào)的預(yù)定范圍。64.如陳述62或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，提供額外的結(jié)果位的步驟包括執(zhí)行額外的逼近步驟，當(dāng)在校正后執(zhí)行具有減小的輸入范圍的J位模數(shù)轉(zhuǎn)換時(shí)，不需要所述額外的逼近步驟。65.如陳述62或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中將額外的電容元件設(shè)置在J位模數(shù)轉(zhuǎn)換器中影響在校正后可以被恢復(fù)的可恢復(fù)輸入范圍的量。66.如陳述62或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，J位模數(shù)轉(zhuǎn)換器中的額外電容元件的電容大致等于J位模數(shù)轉(zhuǎn)換器中的多個(gè)電容元件的第一電容元件的電容，并且其中多個(gè)電容元件的第一電容元件對(duì)應(yīng)于J位模數(shù)轉(zhuǎn)換器的位K。67.如陳述62或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中J位模數(shù)轉(zhuǎn)換器中的額外電容元件的電容大致等于終端電容元件例如(圖10中的210)的電容加上對(duì)應(yīng)于位 0至位K-I例如(211-216)的多個(gè)電容元件的所有電容元件的電容之和。68.如陳述62或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，設(shè)置在比較器的第二輸入處的電壓階躍例如(VREFH-VREFL)包括第一電壓基準(zhǔn)例如(VREFH)和第二電壓基準(zhǔn)例如(VREFL)之間的差。69.如陳述62或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，用于確定額外的結(jié)果位的值的電壓階躍例如(VREFH-VREFL)大致等于標(biāo)準(zhǔn)電壓階躍的兩倍，并且其中所述標(biāo)準(zhǔn)電壓階躍用于確定未校正數(shù)字結(jié)果的位J-I的值。70.如陳述62或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括在模數(shù)轉(zhuǎn)換器中提供差分偏置電容元件例如(圖10中的208)。71. 一種方法例如(圖11的271)，所述方法包括提供模數(shù)轉(zhuǎn)換器例如(12)，所述模數(shù)轉(zhuǎn)換器接收模擬輸入信號(hào)并產(chǎn)生對(duì)應(yīng)的J位校正數(shù)字結(jié)果值，所述J位校正數(shù)字結(jié)果值具有作為最低有效位的位0，具有作為最高有效位的位J-1，并且具有位0和位J-I之間的位K，其中J和K是整數(shù)；執(zhí)行一個(gè)或多個(gè)逐次逼近，以產(chǎn)生J+1位未校正數(shù)字結(jié)果值例如(圖11中的257) 的位J-I至K例如(位15至11)；執(zhí)行一個(gè)或多個(gè)逐次逼近，以產(chǎn)生J+1位未校正數(shù)字結(jié)果值例如(圖11中的259) 的位K-I至0例如(位10至0)；執(zhí)行額外的比較，以產(chǎn)生未校正數(shù)字結(jié)果值的額外的位J+1，其中額外的位J+1比位J例如(圖11中的254-256、258)更有效；以及校正J+1位未校正數(shù)字結(jié)果值，以產(chǎn)生J位校正數(shù)字結(jié)果值例如(圖11中的249)。
72.如陳述71或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中? 校正的步驟沒有減小模擬輸入信號(hào)的預(yù)定范圍。73.如陳述71或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，?zhí)行額外的比較以產(chǎn)生未校正數(shù)字結(jié)果值的額外的位J+1的步驟包括在比較器例如(圖3中的60 ；圖14中的260 ；圖18中的460)的輸入處提供電壓， 其中所述電壓包括第一基準(zhǔn)電壓例如(VREFH)和第二基準(zhǔn)電壓例如(VREFL)之間的差。74.如陳述73或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，第一基?zhǔn)電壓是高基準(zhǔn)電壓并且第二基準(zhǔn)電壓是低基準(zhǔn)電壓，并且其中在比較器的輸入處提供電壓的步驟以多個(gè)遞增的電壓階躍例如(高達(dá)S個(gè)階躍，其中，S個(gè)階躍中的各階躍是大致1/S乘以 VREra和VREFL之間的差的電壓階躍)提供第一基準(zhǔn)電壓例如(VREFH)和第二基準(zhǔn)電壓例如(VREFL)之間的差。75.如陳述71或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，提供模?shù)轉(zhuǎn)換器的步驟包括提供多個(gè)二進(jìn)制加權(quán)電容元件例如(圖10中的210-219)。76.如陳述75或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，提供模?shù)轉(zhuǎn)換器的步驟還包括提供額外的電容元件例如(圖10中的209)，其中，額外的電容元件的電容大致等于多個(gè)二進(jìn)制加權(quán)電容元件的第一個(gè)電容元件的電容，并且其中多個(gè)二進(jìn)制加權(quán)電容元件的第一個(gè)電容元件對(duì)應(yīng)于模數(shù)轉(zhuǎn)換器的位K。77.如陳述76或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，K的值影響在校正之后可以恢復(fù)的可恢復(fù)輸入范圍的量。78.如陳述76或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，J等于16并且K 等于11。79. 一種方法例如(圖11的271)，所述方法包括提供具有多個(gè)電容器例如(209-219)并且具有比較器例如(圖3的60)的J位模數(shù)轉(zhuǎn)換器，所述比較器具有第一輸入、第二輸入和輸出；通過將與位J至位K相關(guān)的多個(gè)電容器的全部都耦合到高基準(zhǔn)電壓，在比較器的第一輸入處提供等于高基準(zhǔn)電壓減低基準(zhǔn)電壓例如(VREFH-VREFL)的第一電壓，并且在比較器的第二輸入處提供第二電壓例如(圖11的252、253、254)；響應(yīng)于在比較器的第一輸入處提供第一電壓的所述步驟，從J位模數(shù)轉(zhuǎn)換器提供 J+1位初始轉(zhuǎn)換結(jié)果，其中，J+1位初始轉(zhuǎn)換結(jié)果包括額外的結(jié)果位例如(位16)例如(圖 11 中的 259)；響應(yīng)于在比較器的第一輸入處提供第一電壓的所述步驟，如果比較器輸出是第一值例如(低)，斷言額外的結(jié)果位例如(設(shè)置)并且否定初始轉(zhuǎn)換結(jié)果的第二最高有效位至位K例如(清除)，則與位J至位K相關(guān)的多個(gè)電容器的全部都保持耦合到高基準(zhǔn)電壓，并且下一逼近從位K-I繼續(xù)開始例如(圖11中的258、259)；以及響應(yīng)于在比較器的第一輸入處提供第一電壓的所述步驟，如果比較器輸出是第二值例如(高)，則與位J至位K相關(guān)的多個(gè)電容器的全部都被切換回低基準(zhǔn)電壓，否定額外的結(jié)果位例如(清除)并且標(biāo)準(zhǔn)SAR序列開始于第二最高有效位例如(位15)，其中J和K 是整數(shù)，并且其中額外的結(jié)果位是J+1位初始轉(zhuǎn)換結(jié)果的最高有效位例如(圖U中的256、257,259)。 80.如陳述79或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ€包括校正J+1位初始轉(zhuǎn)換結(jié)果，以產(chǎn)生J位校正轉(zhuǎn)換結(jié)果例如(圖11中的249)。81.如陳述80或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，校正的步驟沒有減小模擬輸入信號(hào)的預(yù)定范圍。82. 一種數(shù)據(jù)轉(zhuǎn)換器例如(圖1中的12 ；也參見圖5和圖6)，所述數(shù)據(jù)轉(zhuǎn)換器包括轉(zhuǎn)換電路例如(圖3的62、60、76 ；圖14的280、282、260、261、276)，所述轉(zhuǎn)換電路用于接收輸入并且提供未校正轉(zhuǎn)換結(jié)果例如(圖3的84 ；圖4的284、285)；校正存儲(chǔ)電路例如(圖3的68或72 ；圖14的270的一部分)，所述校正存儲(chǔ)電路存儲(chǔ)校正值，其中，校正值由數(shù)據(jù)轉(zhuǎn)換器例如(12)來產(chǎn)生；以及結(jié)果調(diào)整電路例如(圖3的70 ；圖14的270)，所述結(jié)果調(diào)整電路耦合到轉(zhuǎn)換電路和校正存儲(chǔ)電路例如(圖3的68)，所述結(jié)果調(diào)整電路使用校正值來數(shù)字調(diào)整未校正的轉(zhuǎn)換結(jié)果例如(圖3的84 ；圖14的284、285)以產(chǎn)生校正的轉(zhuǎn)換結(jié)果例如(圖3的86 ；圖14 的 286)，其中，校正的轉(zhuǎn)換結(jié)果對(duì)應(yīng)于輸入。83.如陳述82或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，所述轉(zhuǎn)換電路包括電荷重新分配陣列例如(圖3的62 ；圖14的280、282)、比較器例如(圖3的60 ；圖14 的260或261)和SAR電路例如(圖3的76 ；圖14的276)。84.如陳述83或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，所述比較器是差分比較器例如(圖3的60)。85.如陳述83或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，電荷重新分配陣列例?圖3的62 ；圖14的280、282)包括多個(gè)電容器例如(圖4的110-119 ；圖10的 210-219)。86.如陳述85或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，電荷分配陣列中的多個(gè)電容器的大小被設(shè)計(jì)成使得轉(zhuǎn)換位之間的誤差一直是正的。87.如陳述85或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，電荷分配陣列中的多個(gè)電容器的大小被設(shè)計(jì)成使得在轉(zhuǎn)換后未校正的轉(zhuǎn)換結(jié)果中不呈現(xiàn)非單調(diào)性。88.如陳述82或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，結(jié)果調(diào)整電路包括累加器例如(圖3的72)。89.如陳述82或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，結(jié)果調(diào)整電路包括用于執(zhí)行算術(shù)運(yùn)算的電路例如(圖3中的72、74 ；圖14中的274)，并且其中，所述算術(shù)運(yùn)算等價(jià)于從未校正結(jié)果中減去校正值以產(chǎn)生校正結(jié)果。90.如陳述82或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，?shù)據(jù)轉(zhuǎn)換器包括模數(shù)轉(zhuǎn)換器。91.如陳述82或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括校正控制電路例如(圖3的66)；以及復(fù)用器例如(圖3的64)，所述復(fù)用器具有耦合到校正控制電路例如(66)的第一數(shù)據(jù)輸入，具有耦合到轉(zhuǎn)換電路例如(76)的第二數(shù)據(jù)輸入，具有耦合到校正控制電路例如 (66)的控制輸入并且具有耦合到轉(zhuǎn)換電路例如(62)的輸出，其中，復(fù)用器例如(64)在自校正過程中將數(shù)據(jù)從第一數(shù)據(jù)輸入提供到轉(zhuǎn)換電路例如(62)，以及

其中，復(fù)用器例如(64)在轉(zhuǎn)換過程中將數(shù)據(jù)從第二數(shù)據(jù)輸入提供到轉(zhuǎn)換電路例如(62)。92.如陳述82或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，還包括誤差確定電路例如(圖3的78)，所述誤差確定電路耦合到轉(zhuǎn)換電路例如(76)和校正存儲(chǔ)電路例如(68)。93. 一種用于提供校正值(存儲(chǔ)在圖3的校正存儲(chǔ)電路68或累加器72中)的自校正方法例如(圖5的150)，所述方法包括在采樣階段例如(142)期間，在多個(gè)電容器例如(圖4的110-119)中所選擇的電容器上采樣第一電壓例如(VREFH 88)，在多個(gè)電容器例如(圖4的110-119)中其它所選擇的電容器上采樣第二電壓例如(VREFL 90)，并且將比較器的輸入充電至共模電壓例如 (VCM 94)；釋放例如(143)比較器的輸入；在比較階段例如(144)期間，對(duì)多個(gè)電容器例如(圖4的110-119)中所選擇的電容器上的第二電壓例如(VREFL 90)的第二電壓采樣，對(duì)多個(gè)電容器例如(圖4的110-119) 中其它所選擇的電容器上的第一電壓例如(VREFH 88)采樣；對(duì)所選擇的位執(zhí)行逐次逼近；以及存儲(chǔ)例如(146)逐次逼近的結(jié)果作為與多個(gè)電容器中的第一個(gè)電容器對(duì)應(yīng)的第
一校正值。94.如陳述93或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，所述方法重?fù)例如(147)，以產(chǎn)生與多個(gè)電容器中的第二個(gè)電容器對(duì)應(yīng)的第二校正值。95.如陳述94或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，所述第一校正值添加到誤差值例如(來自圖3的誤差確定電路78)以產(chǎn)生第二校正值例如(如果使用累加器 72) ο96. 一種方法例如(圖5的150 ；圖6的170)，所述方法包括通過在數(shù)據(jù)轉(zhuǎn)換器的采樣階段中執(zhí)行步驟[a]、[b]和[c]，在數(shù)據(jù)轉(zhuǎn)換器中執(zhí)行自校正序列的第一部分例如(142)[a]將電容元件的第一端子充電至第一電壓例如(VREFL 90)；[b]將各較低有效位電容元件的第一端子充電至第二電壓例如(VREFH 88)；以及[c]將比較器的輸入充電至第三電壓例如(VCM 94)；釋放比較器的輸入例如(143)；通過在數(shù)據(jù)轉(zhuǎn)換器的比較階段中執(zhí)行步驟[g]和[h]，在數(shù)據(jù)轉(zhuǎn)換器中執(zhí)行自校正序列的第二部分例如(144)；[g]將電容元件的第一端子切換至第二電壓例如(VREFH 88)；[h]將各較低有效電容元件的第一端子切換至第一電壓例如(VREFL 90)；對(duì)數(shù)據(jù)轉(zhuǎn)換器的一個(gè)或多個(gè)位執(zhí)行逐次逼近例如(145)；
將校正值存儲(chǔ)在校正存儲(chǔ)電路例如(146 ；圖3的68)；接收將被數(shù)據(jù)轉(zhuǎn)換器轉(zhuǎn)換的接收的輸入例如(VIN 92)；對(duì)接收的輸入執(zhí)行轉(zhuǎn)換序列，以產(chǎn)生未校正結(jié)果例如(162、163、164、165)；以及將未校正結(jié)果和校正值算術(shù)組合，以產(chǎn)生與接收的輸入(166、167)對(duì)應(yīng)的校正結(jié)97.如陳述96或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲械谝浑妷菏堑谝换鶞?zhǔn)電壓，其中第二電壓是第二基準(zhǔn)電壓，并且其中第一基準(zhǔn)電壓低于第二基準(zhǔn)電壓。98.如陳述96或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，在?duì)接收的輸入執(zhí)行轉(zhuǎn)換序列的所述步驟之前，在數(shù)據(jù)轉(zhuǎn)換器例如(147)中對(duì)第二電容元件重復(fù)執(zhí)行自校正序列的第一部分的步驟和自校正序列的第二部分的步驟。99.如陳述96或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，?zhí)行轉(zhuǎn)換序列的步驟包括對(duì)數(shù)據(jù)轉(zhuǎn)換器中的DAC中的并非所有電容元件上的輸入電壓采樣。100.如陳述96或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒?，其中，?zhí)行轉(zhuǎn)換序列的步驟包括執(zhí)行至預(yù)定精確度水平的逐次逼近，并且其中預(yù)定精確度水平小于數(shù)據(jù)轉(zhuǎn)換器的最大精確度水平。101.如陳述96或本文的任何其它適當(dāng)?shù)钠渌愂龅姆椒ǎ渲?，將未校正結(jié)果和校正值算術(shù)組合以產(chǎn)生與接收的輸入對(duì)應(yīng)的校正結(jié)果的步驟包括基于在轉(zhuǎn)換序列期間保持耦合到第二電壓的DAC電容元件，數(shù)字調(diào)整未校正結(jié)果。
權(quán)利要求
1.一種數(shù)據(jù)轉(zhuǎn)換器，包括第一 DAC陣列；第一比較器，所述第一比較器被耦合用于接收來自所述第一 DAC陣列的輸入，所述第一比較器提供輸出；逐次逼近電路，所述逐次逼近電路被耦合到所述第一比較器的輸出，所述逐次逼近電路提供實(shí)際測試結(jié)果值；自測試電路，所述自測試電路生成并且提供預(yù)期測試結(jié)果值；第二比較器，所述第二比較器被耦合到所述逐次逼近電路以接收所述實(shí)際測試結(jié)果值，并且被耦合到所述自測試電路以接收所述預(yù)期測試結(jié)果值；以及耦合到所述第二比較器的一個(gè)或多個(gè)導(dǎo)體，提供一個(gè)或多個(gè)信號(hào)，用于指示所述實(shí)際測試結(jié)果值與所述預(yù)期測試結(jié)果值相比是否在預(yù)定范圍內(nèi)，其中，對(duì)于第一情形，所述實(shí)際測試結(jié)果值不同于所述預(yù)期測試結(jié)果值，但是所述一個(gè)或多個(gè)信號(hào)指示所述實(shí)際測試結(jié)果值仍然在所述預(yù)定范圍內(nèi)，并且其中，對(duì)于第二情形，所述實(shí)際測試結(jié)果值不同于所述預(yù)期測試結(jié)果值，并且所述一個(gè)或多個(gè)信號(hào)指示所述實(shí)際測試結(jié)果不在所述預(yù)定范圍內(nèi)。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)轉(zhuǎn)換器，其中，所述一個(gè)或多個(gè)信號(hào)指示所述實(shí)際測試結(jié)果值是否精確地匹配所述預(yù)期測試結(jié)果值。
3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)轉(zhuǎn)換器，還包括第一復(fù)用器，所述第一復(fù)用器具有被耦合以接收所述實(shí)際測試結(jié)果值的第一輸入，具有被耦合以接收來自所述自測試電路的第一提供測試值的第二輸入，具有耦合到所述自測試電路的控制輸入，并且具有耦合到所述第一 DAC陣列的輸出。
4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)轉(zhuǎn)換器，還包括第二 DAC陣列，所述第二 DAC陣列被耦合所述第一比較器。
5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)轉(zhuǎn)換器，還包括第二復(fù)用器，所述第二復(fù)用器具有被耦合以接收所述實(shí)際測試結(jié)果值的第一輸入，具有被耦合以接收來自所述自測試電路的第二提供測試值的第二輸入，具有耦合到所述自測試電路的控制輸入，并且具有耦合到所述第二 DAC陣列的輸出。
6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)轉(zhuǎn)換器，其中，所述第一DAC陣列包括多個(gè)二進(jìn)制加權(quán)元件；以及控制電路，所述控制電路用于控制多個(gè)電壓中的哪一個(gè)被耦合到所述多個(gè)二進(jìn)制加權(quán)元件中的每一個(gè)。
7.根據(jù)權(quán)利要求1所述的數(shù)據(jù)轉(zhuǎn)換器，其中，所述第一DAC陣列被充電至預(yù)定偏移電壓，以便于生成所述預(yù)期測試結(jié)果值，其中，所述預(yù)定偏移電壓非零。
8.根據(jù)權(quán)利要求6所述的數(shù)據(jù)轉(zhuǎn)換器，其中，所述控制電路在采樣階段、保持階段和比較階段中的每一個(gè)期間提供對(duì)所述多個(gè)二進(jìn)制加權(quán)元件的每一個(gè)元件的單獨(dú)控制。
9.根據(jù)權(quán)利要求6所述的數(shù)據(jù)轉(zhuǎn)換器，其中，所述逐次逼近電路和所述自測試電路都被耦合以控制所述第一 DAC陣列中的所述控制電路。
10.根據(jù)權(quán)利要求1所述的數(shù)據(jù)轉(zhuǎn)換器，還包括結(jié)果調(diào)整電路，所述結(jié)果調(diào)整電路被耦合以接收所述實(shí)際測試結(jié)果值，所述結(jié)果調(diào)整電路產(chǎn)生校正測試結(jié)果值。
11.根據(jù)權(quán)利要求1所述的數(shù)據(jù)轉(zhuǎn)換器，其中，逐次逼近用于測量參數(shù)誤差。
12.一種用于測試數(shù)據(jù)轉(zhuǎn)換器的方法，包括 在采樣階段期間，當(dāng)所述數(shù)據(jù)轉(zhuǎn)換器是差分的時(shí)，將第一基準(zhǔn)電壓耦合到小于被測試的第一電路元件 [CUT]的所有電路元件，并且將第二基準(zhǔn)電壓耦合到電路元件的剩余部分，當(dāng)所述數(shù)據(jù)轉(zhuǎn)換器是差分的并且所述數(shù)據(jù)轉(zhuǎn)換器的正側(cè)被測試時(shí)，將所述數(shù)據(jù)轉(zhuǎn)換器的負(fù)側(cè)中的第一預(yù)定數(shù)目的電路元件耦合到所述第一基準(zhǔn)電壓，當(dāng)所述數(shù)據(jù)轉(zhuǎn)換器是差分的并且所述數(shù)據(jù)轉(zhuǎn)換器的負(fù)側(cè)被測試時(shí)，將所述數(shù)據(jù)轉(zhuǎn)換器的正側(cè)中的第二預(yù)定數(shù)目的電路元件耦合到所述第一基準(zhǔn)電壓，當(dāng)所述數(shù)據(jù)轉(zhuǎn)換器是單端的并且所述第一 CUT大于預(yù)定大小時(shí)，將所述第一基準(zhǔn)電壓耦合到小于所述第一 CUT的所述電路元件的第一部分，將所述第二基準(zhǔn)電壓耦合到小于所述第一 CUT的所述電路元件的第二部分，并且將所述第二基準(zhǔn)電壓耦合到所述第一 CUT和比所述第一⑶T大的所有電路元件，當(dāng)所述數(shù)據(jù)轉(zhuǎn)換器是單端的并且所述第一 CUT小于預(yù)定大小時(shí)，將所述第一基準(zhǔn)電壓耦合到小于所述第一 CUT的所述電路元件的第一部分，將所述第二基準(zhǔn)電壓耦合到小于所述第一 CUT的所述電路元件的第二部分，將所述第一基準(zhǔn)電壓耦合到大于所述第一 CUT的所述電路元件的第三部分，并且將所述第二基準(zhǔn)電壓耦合到所述第一 CUT并且耦合到大于所述第一 CUT的所述電路元件的第四部分；在保持階段期間，強(qiáng)制使所述被測試的第一電路元件為所述第一電壓基準(zhǔn)，并且強(qiáng)制使所述電路元件的剩余部分為所述第二基準(zhǔn)電壓；以及在比較階段期間，通過執(zhí)行逐次逼近來確定得到的誤差電壓。
13.根據(jù)權(quán)利要求12所述的方法，其中，所述第一基準(zhǔn)電壓高于所述第二基準(zhǔn)電壓。
14.根據(jù)權(quán)利要求12所述的方法，還包括將所述得到的誤差電壓與預(yù)期誤差值作比較，以產(chǎn)生比較結(jié)果，其中，所述預(yù)期誤差值非零；以及使用所述比較結(jié)果來確定所述數(shù)據(jù)轉(zhuǎn)換器是否通過所述測試。
15.根據(jù)權(quán)利要求12所述的方法，其中，所述數(shù)據(jù)轉(zhuǎn)換器是差分?jǐn)?shù)據(jù)轉(zhuǎn)換器，所述差分?jǐn)?shù)據(jù)轉(zhuǎn)換器具有第一差分側(cè)和第二差分側(cè)，其中，所述被測試的第一電路元件位于所述第一差分側(cè)，并且其中，通過所述第二差分側(cè)來執(zhí)行所述被測試的第一電路元件的逐次逼近。
16.根據(jù)權(quán)利要求15所述的方法，其中，在沒有差分信號(hào)的情況下執(zhí)行對(duì)所述第二差分側(cè)執(zhí)行的所述逐次逼近，就好像所述第二差分側(cè)是單端的一樣。
17.根據(jù)權(quán)利要求15所述的方法，還包括選擇被測試的第二電路元件，其中，所述被測試的第二電路元件位于所述第二差分側(cè)；以及使用所述被測試的第二電路元件替代所述被測試的第一元件來重復(fù)權(quán)利要求12的每個(gè)步驟，其中，通過所述第一差分側(cè)來執(zhí)行所述被測試的第二電路元件的逐次逼近。
18.根據(jù)權(quán)利要求17所述的方法，其中，所述被測試的第一電路元件包括電容元件。
19.一種用于測試數(shù)據(jù)轉(zhuǎn)換器的方法，包括在數(shù)據(jù)轉(zhuǎn)換器中提供多個(gè)電容元件；在所述數(shù)據(jù)轉(zhuǎn)換器中提供電路，用于將所述多個(gè)電容元件中的每一個(gè)單獨(dú)耦合到多個(gè)電壓中的一個(gè)電壓；選擇所述多個(gè)電容元件的第一個(gè)電容元件作為被測試的電容元件； 在第一測試時(shí)段期間，將所述多個(gè)電壓中的第一個(gè)電壓耦合到小于所述被測試的電容元件的所述多個(gè)電容元件的第一部分，并且將所述多個(gè)電壓中的第二個(gè)電壓耦合到大小與所述被測試的電容元件相同或者更大的所述多個(gè)電容元件的第二部分，并且將所述多個(gè)電壓中選擇的一個(gè)電壓耦合到所述多個(gè)電容元件的第三部分；在第二測試時(shí)段期間，將所述被測試的電容元件耦合到所述多個(gè)電壓中的第一個(gè)電壓，將所述多個(gè)電容元件的第二部分耦合到所述多個(gè)電壓中的第二個(gè)電壓，并且將所述多個(gè)電容元件的第三部分耦合到所述多個(gè)電壓中不同的所選擇電壓，以生成偏移電壓；以及在第三測試時(shí)段期間，通過使用所述數(shù)據(jù)轉(zhuǎn)換器執(zhí)行逐次逼近來確定得到的誤差電壓。
20.根據(jù)權(quán)利要求19所述的方法，其中，所述多個(gè)電壓包括高基準(zhǔn)電壓、低基準(zhǔn)電壓和輸入電壓，并且其中，在所述第一時(shí)段、所述第二時(shí)段和所述第三時(shí)段期間，在不將所述輸入電壓耦合到所述多個(gè)電容元件中的任何一個(gè)的情況下，測試所述被測試的電容元件。
全文摘要
提供了一種數(shù)據(jù)轉(zhuǎn)換器(12)，該數(shù)據(jù)轉(zhuǎn)換器(12)用于將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)或者用于將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。在一個(gè)實(shí)施例中，提供產(chǎn)品自測試(圖19的520；圖20的570)。在一個(gè)實(shí)施例中，提供了用于數(shù)據(jù)轉(zhuǎn)換器的高速低分辨率的方法或模式(圖22的620)。在一個(gè)實(shí)施例中，提供了具有更穩(wěn)定的比較器共模電壓的一種數(shù)據(jù)轉(zhuǎn)換器(圖15的320)。在一個(gè)實(shí)施例中，提供和保持?jǐn)?shù)字校正的數(shù)據(jù)轉(zhuǎn)換器的輸入范圍，使得沒有由于校正而導(dǎo)致的輸入范圍損失(參見圖11的271)。在一個(gè)實(shí)施例中，提供了使用先前存儲(chǔ)的校正值對(duì)未校正的結(jié)果進(jìn)行數(shù)字后處理(圖5的150；圖6的170)。
文檔編號(hào)H03M1/12GK102171931SQ200980138708
公開日2011年8月31日 申請(qǐng)日期2009年8月5日 優(yōu)先權(quán)日2008年9月30日
發(fā)明者詹姆斯·R·費(fèi)德勒, 邁克爾·T·貝倫斯 申請(qǐng)人:飛思卡爾半導(dǎo)體公司