技術(shù)總結(jié)
本發(fā)明涉及多核調(diào)度的高速并行低密度奇偶校驗(yàn)譯碼器及其譯碼方法，屬于無(wú)線通信技術(shù)領(lǐng)域。該譯碼器包括依次相連的數(shù)據(jù)緩存模塊、多核調(diào)度模塊，以及由多個(gè)譯碼核組成的LDPC并行譯碼核；該方法為待譯碼字流由多核調(diào)度模塊根據(jù)后端并行譯碼核的工作狀況，將單個(gè)碼字長(zhǎng)度的待譯碼字分配給完成譯碼的處于空閑狀態(tài)的譯碼核，由多核調(diào)度模塊檢驗(yàn)該譯碼核是否已經(jīng)譯碼完成，若符合譯碼結(jié)果校驗(yàn)，則輸出譯碼結(jié)果至多核調(diào)度模塊，譯碼結(jié)束后多核調(diào)度模塊根據(jù)碼字分配順序，并按照相同順序?qū)⒏髯g碼核的譯碼結(jié)果統(tǒng)一輸出至數(shù)據(jù)緩存模塊，數(shù)據(jù)緩存模塊將譯碼數(shù)據(jù)輸出。本發(fā)明通過(guò)增加新型多核調(diào)度模塊，有效提升譯碼器的運(yùn)算效率和譯碼速率。

技術(shù)研發(fā)人員：殷柳國(guó);張遠(yuǎn)東;葛廣君
受保護(hù)的技術(shù)使用者：清華大學(xué)
文檔號(hào)碼：201710031380
技術(shù)研發(fā)日：2017.01.17
技術(shù)公布日：2017.06.30