本實用新型涉及信號處理技術(shù)領(lǐng)域，具體的說，是一種采用前后地隔離設(shè)置的定時器電路。
背景技術(shù)：
信號處理(signal processing) 是對各種類型的電信號，按各種預(yù)期的目的及要求進行加工過程的統(tǒng)稱。對模擬信號的處理稱為模擬信號處理，對數(shù)字信號的處理稱為數(shù)字信號處理。所謂"信號處理"，就是要把記錄在某種媒體上的信號進行處理，以便抽取出有用信息的過程，它是對信號進行提取、變換、分析、綜合等處理過程的統(tǒng)稱。
人們?yōu)榱死眯盘?，就要對它進行處理。例如，電信號弱小時，需要對它進行放大；混有噪聲時，需要對它進行濾波；當(dāng)頻率不適應(yīng)于傳輸時，需要進行調(diào)制以及解調(diào)；信號遇到失真畸變時，需要對它均衡；當(dāng)信號類型很多時，需要進行識別等等。
與信號有關(guān)的理化或數(shù)學(xué)過程有：信號的發(fā)生、信號的傳送、信號的接收、信號的分析（即了解某種信號的特征）、信號的處理（即把某一個信號變?yōu)榕c其相關(guān)的另一個信號，例如濾除噪聲或干擾，把信號變換成容易分析與識別的形式）、信號的存儲、信號的檢測與控制等。也可以把這些與信號有關(guān)的過程統(tǒng)稱為信號處理。
在事件變化過程中抽取特征信號，經(jīng)去干擾、分析、綜合、變換和運算等處理，從而得到反映事件變化本質(zhì)或處理者感興趣的的信息的過程。分模擬信號處理和數(shù)字信號處理。
信號處理最基本的內(nèi)容有變換、濾波、調(diào)制、解調(diào)、檢測以及譜分析和估計等。變換諸如類型的傅里葉變換、正弦變換、余弦變換、沃爾什變換等；濾波包括髙通濾波、低通濾波、帶通濾波、維納濾波、卡爾曼濾波、線性濾波、非線性濾波以及自適應(yīng)濾波等；譜分析方面包括確知信號的分析和隨機信號的分析，通常研究最普遍的是隨機信號的分析，也稱統(tǒng)計信號分析或估計，它通常又分線性譜估計與非線性譜估計；譜估計有周期圖估計、最大熵譜估計等；隨著信號類型的復(fù)雜化，在要求分析的信號不能滿足高斯分布、非最小相位等條件時，又有髙階譜分析的方法。高階譜分析可以提供信號的相位信息、非高斯類信息以及非線性信息；自適應(yīng)濾波與均衡也是應(yīng)用研究的一大領(lǐng)域。自適應(yīng)濾波包括橫向LMS自適應(yīng)濾波、格型自適應(yīng)濾波，自適應(yīng)對消濾波，以及自適應(yīng)均衡等。此外，對于陣列信號還有陣列信號處理等等。
信號處理是電信的基礎(chǔ)理論與技術(shù)。它的數(shù)學(xué)理論有方程論、函數(shù)論、數(shù)論、隨機過程論、最小二乘方法以及最優(yōu)化理論等，它的技術(shù)支柱是電路分析、合成以及電子計算機技術(shù)。信號處理與當(dāng)代模式識別、人工智能、神經(jīng)網(wǎng)計算以及多媒體信息處理等有著密切的關(guān)系，它把基礎(chǔ)理論與工程應(yīng)用緊密聯(lián)系起來。因此信號處理是一門既有復(fù)雜數(shù)理分析背景，又有廣闊實用工程前景的學(xué)科。
555定時器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。一般用雙極型（TTL）工藝制作的稱為555，用 互補金屬氧化物（CMOS ）工藝制作的稱為7555，除單定時器外，還有對應(yīng)的雙定時器 556/7556。555定時器的電源電壓范圍寬，可在4.5V~16V工作，7555可在3~18V工作，輸出驅(qū)動電流約為200mA，因而其輸出可與TTL、CMOS或者模擬電路電平兼容。
現(xiàn)有技術(shù)在進行定時電路設(shè)計時，往往將輸入電路和輸出電路的接地端公用，從而造成定時不穩(wěn)定，定時準(zhǔn)確性差的情況發(fā)生，使得應(yīng)用到該類定時電路的結(jié)構(gòu)電路工作性能明顯的降低。
技術(shù)實現(xiàn)要素：
本實用新型的目的在于提供一種采用前后地隔離設(shè)置的定時器電路，將觸發(fā)端（輸入）的地與輸出端的地分隔，避免前后端共用地時，影響定時效果，能夠在現(xiàn)有定時效果的基礎(chǔ)上就定時準(zhǔn)確性效果提升百分之二十以上，極大的解決現(xiàn)有技術(shù)定時偏差嚴(yán)重的情況。
本實用新型通過下述技術(shù)方案實現(xiàn)：一種采用前后地隔離設(shè)置的定時器電路，設(shè)置有輸入電路、定時器芯片U1及輸出電路，所述輸入電路連接在定時器芯片U1上，且輸出電路亦連接在定時器芯片U1上，所述輸入電路的接地端與輸出電路的接地端不相連，且定時器芯片U1的接地腳連接在輸入電路的接地端上。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：在所述輸入電路內(nèi)設(shè)置有觸發(fā)接入端Ui、電阻器R1、二極管D1、電阻器R3、電阻器R2、電容器C2，電阻器R1與二極管D1、電阻器R3相互并聯(lián)且并聯(lián)在定時器芯片U1的2腳和4腳之間，所述電阻R2連接在定時器芯片U1的2腳和輸入電路的接地端之間，所述電容器C2連接在定時器芯片U1的5腳和輸入電路的接地端之間。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：在所述定時器芯片U1的2腳上還設(shè)置有電容器C1，電容器C1的第一端連接在觸發(fā)輸入端Ui的一個連接端上，且電容器C1的第二端連接在定時器芯片U1的2腳上；電容器C1連接在電阻器R1和二極管D1與定時器芯片U1的2腳相連接的并接端之間。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：所述觸發(fā)輸入端Ui的一個輸入端與定時器芯片U1的2腳相連接，觸發(fā)輸入端Ui的另一個輸入端與輸入電路的接地端相連接。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：在所述輸出電路上設(shè)置有電位器W1、電阻器R4及電容器C3，所述電位器W1通過電阻器R4連接在定時器芯片U1的6腳上，所述定時器芯片U1的6腳與7腳連接且通過電容器C3與輸出電路的接地端相連接。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：在所述定時器芯片U1的3腳和輸出電路的接地端之間還設(shè)置有輸出端Uo。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：在所述定時器芯片U1上還設(shè)置有電容器C4，所述電容器C4的一端與定時器芯片U1的4腳相連接，且電容器C4的另一端與輸入電路的接地端相連接。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：在所述定時器芯片U1上還連接有電源VCC，且電源VCC分別與定時器芯片U1的8腳和電位器W1的第一端相連接，電位器W1的第二端與電阻器R4相連接。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：所述定時器芯片U1的4腳和8腳互連。
進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：所述定時器芯片U1采用NE555定時器。
本實用新型與現(xiàn)有技術(shù)相比，具有以下優(yōu)點及有益效果：
本實用新型將觸發(fā)端（輸入）的地與輸出端的地分隔，避免前后端共用地時，影響定時效果，能夠在現(xiàn)有定時效果的基礎(chǔ)上就定時準(zhǔn)確性效果提升百分之二十以上，極大的解決現(xiàn)有技術(shù)定時偏差嚴(yán)重的情況。
本實用新型采用NE555作為定時器芯片，其簡單的電路構(gòu)造，低廉的成本，使得整個定時電路兼具準(zhǔn)確性和低成本的特性。
附圖說明
圖1為本實用新型的電路原理圖。
具體實施方式
下面結(jié)合實施例對本實用新型作進一步地詳細(xì)說明，但本實用新型的實施方式不限于此。
實施例1：
一種采用前后地隔離設(shè)置的定時器電路，將觸發(fā)端（輸入）的地與輸出端的地分隔，避免前后端共用地時，影響定時效果，能夠在現(xiàn)有定時效果的基礎(chǔ)上就定時準(zhǔn)確性效果提升百分之二十以上，極大的解決現(xiàn)有技術(shù)定時偏差嚴(yán)重的情況，如圖1所示，特別設(shè)置成下述結(jié)構(gòu)：設(shè)置有輸入電路、定時器芯片U1及輸出電路，所述輸入電路連接在定時器芯片U1上，且輸出電路亦連接在定時器芯片U1上，所述輸入電路的接地端（GND1）與輸出電路的接地端（GND2）不相連，且定時器芯片U1的接地腳連接在輸入電路的接地端上。
實施例2：
本實施例是在上述實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，如圖1所示，特別采用下述設(shè)置結(jié)構(gòu)：在所述輸入電路內(nèi)設(shè)置有觸發(fā)接入端Ui、電阻器R1、二極管D1、電阻器R3、電阻器R2、電容器C2，電阻器R1與二極管D1、電阻器R3相互并聯(lián)且并聯(lián)在定時器芯片U1的2腳和4腳之間，所述電阻R2連接在定時器芯片U1的2腳和輸入電路的接地端之間，所述電容器C2連接在定時器芯片U1的5腳和輸入電路的接地端之間，將二極管D1的正極連接在定時器芯片U1的2腳上，二極管D1的負(fù)極連接在定時器芯片U1的4腳上。
實施例3：
本實施例是在上述任一實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，如圖1所示，特別采用下述設(shè)置結(jié)構(gòu)：在所述定時器芯片U1的2腳上還設(shè)置有電容器C1，電容器C1的第一端連接在觸發(fā)輸入端Ui的一個連接端上，且電容器C1的第二端連接在定時器芯片U1的2腳上；電容器C1連接在電阻器R1和二極管D1與定時器芯片U1的2腳相連接的并接端之間。
實施例4：
本實施例是在上述任一實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，如圖1所示，特別采用下述設(shè)置結(jié)構(gòu)：所述觸發(fā)輸入端Ui的一個輸入端與定時器芯片U1的2腳相連接，觸發(fā)輸入端Ui的另一個輸入端與輸入電路的接地端相連接。
實施例5：
本實施例是在上述任一實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，如圖1所示，特別采用下述設(shè)置結(jié)構(gòu)：在所述輸出電路上設(shè)置有電位器W1、電阻器R4及電容器C3，所述電位器W1通過電阻器R4連接在定時器芯片U1的6腳上，所述定時器芯片U1的6腳與7腳連接且通過電容器C3與輸出電路的接地端相連接；定時器芯片U1的2腳的電壓低于電源（VCC）電壓1/3，觸發(fā)器就被觸發(fā)。定時時間由電容器C3和電阻器R4和電位器W1決定，即T=C3 (R4+Wl)。電容器C3優(yōu)選選用漏電流小的電解電容，電位器W1優(yōu)選選用阻值為1M或更高阻值的電位器，并可根據(jù)實際需要進行阻值調(diào)節(jié)從而得到所需的定時時間。
實施例6：
本實施例是在上述任一實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，如圖1所示，特別采用下述設(shè)置結(jié)構(gòu)：在所述定時器芯片U1的3腳和輸出電路的接地端之間還設(shè)置有輸出端Uo。
實施例7：
本實施例是在上述任一實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，如圖1所示，特別采用下述設(shè)置結(jié)構(gòu)：在所述定時器芯片U1上還設(shè)置有電容器C4，所述電容器C4的一端與定時器芯片U1的4腳相連接，且電容器C4的另一端與輸入電路的接地端相連接，優(yōu)選的電容器C4采用電解電容，且電容器C4的正極端連接在定時器芯片U1的4腳和8腳上。
實施例8：
本實施例是在上述任一實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，如圖1所示，特別采用下述設(shè)置結(jié)構(gòu)：在所述定時器芯片U1上還連接有電源VCC，且電源VCC分別與定時器芯片U1的8腳和電位器W1的第一端相連接，電位器W1的第二端與電阻器R4相連接，優(yōu)選的電源VCC采用+5~15v。
實施例9：
本實施例是在上述任一實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，特別采用下述設(shè)置結(jié)構(gòu)：所述定時器芯片U1的4腳和8腳互連。
實施例10：
本實施例是在上述任一實施例的基礎(chǔ)上進一步優(yōu)化，進一步的為更好的實現(xiàn)本實用新型，如圖1所示，特別采用下述設(shè)置結(jié)構(gòu)：所述定時器芯片U1采用NE555定時器。
NE555定時器的各個引腳功能如下：
1腳：外接電源負(fù)端VSS或接地，一般情況下接地。
2腳：低觸發(fā)端TR。
3腳：輸出端Vo。
4腳：是直接清零端。當(dāng)此端接低電平，則時基電路不工作，此時不論TR、TH處于何電平，時基電路輸出為“0”，該端不用時應(yīng)接高電平。
5腳：VC為控制電壓端。若此端外接電壓，則可改變內(nèi)部兩個比較器的基準(zhǔn)電壓，當(dāng)該端不用時，應(yīng)將該端串入一只0.01μF電容接地，以防引入干擾。
6腳：高觸發(fā)端TH。
7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。
8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 ~ 16V，CMOS型時基電路VCC的范圍為3 ~ 18V。一般用5V。
以上所述，僅是本實用新型的較佳實施例，并非對本實用新型做任何形式上的限制，凡是依據(jù)本實用新型的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化，均落入本實用新型的保護范圍之內(nèi)。