本發(fā)明涉及電源開關(guān)技術(shù)領(lǐng)域,具體涉及基于微型變壓器的自適應(yīng)開關(guān)電路。
背景技術(shù):
目前,一般地,采用隔離器來用于保護電源,現(xiàn)有技術(shù)采用電容電感濾波,雖然對隔離器產(chǎn)生的抖動有所消除,但是引入電容電感的同時會引入EMI噪聲,如果頻率接近,會進一步使得隔離器輸出發(fā)生一定的畸變,從而引入系統(tǒng)噪聲,這一抖動主要是通過隔離器后波形尾部的畸變;對于還未通過隔離器時,由于寄生電容和非線性元件的使用,造成電源輸入端的波形頭部有諧波失真,通過隔離器后會進一步放大,降低整個電源的輸出質(zhì)量;在高頻時鐘掃描情況下,使用光耦器件將嚴(yán)重限制檢測電路的額定工作頻率,隨之是其通用性;US6927662提出了多種在同一芯片上集成的變壓器結(jié)構(gòu),但這些結(jié)構(gòu)要么需要單獨的芯片面積來實現(xiàn),從而提高了成本,要么金屬線圈厚度小電阻大,從而降低了性能。US6927662還提出了一種兩線圈分別在兩芯片上的微型變壓器結(jié)構(gòu),但該結(jié)構(gòu)的線圈同樣具有要么需要單獨的芯片面積來實現(xiàn),要么金屬線圈厚度小電阻大的缺點;該結(jié)構(gòu)線圈之間除了隔離材料外還有一層半導(dǎo)體襯底,間距較大,從而耦合因子較低,從而降低了性能。US 2012/0068301A1提出了一種在同一芯片上集成的微型變壓器結(jié)構(gòu),但該結(jié)構(gòu)很難實現(xiàn)高的隔離能力。
技術(shù)實現(xiàn)要素:
針對上述現(xiàn)有技術(shù),本發(fā)明目的在于提供基于微型變壓器的自適應(yīng)開關(guān)電路,其旨在解決現(xiàn)有技術(shù)存在諧波失真,電磁噪聲,其隔離器件成本高、集成困難,其電源輸出波形抖動、畸變且額定工作頻率范圍受限制等技術(shù)問題。
為達(dá)到上述目的,本發(fā)明采用的技術(shù)方案如下:
基于微型變壓器的自適應(yīng)開關(guān)電路,包括第一電源,還包括第一掃描脈沖發(fā)生器;場效應(yīng)管及其寄生電容補償電路,場效應(yīng)管連接第一電源,第一掃描脈沖發(fā)生器控制場效應(yīng)管的工作狀態(tài);第二掃描脈沖發(fā)生器;自適應(yīng)斬波電路,第二掃描脈沖發(fā)生器控制自適應(yīng)斬波電路的工作狀態(tài),自適應(yīng)斬波電路輸出端連接有施密特觸發(fā)器,施密特觸發(fā)器的輸出信號作為低噪電源;變壓器,其一次繞組連 接第一電源和場效應(yīng)管且其二次繞組連接自適應(yīng)斬波電路。
上述方案中,所述的場效應(yīng)管及其寄生電容補償電路,場效應(yīng)管,其柵極連接第一掃描脈沖發(fā)生器的輸出端且源極通過第一電阻接地;第一二極管,其低電端連接場效應(yīng)管的漏極且高電端接地;第二電容,其一端連接場效應(yīng)管的漏極且另一端接地;第二二極管,其低電端連接場效應(yīng)管的源極且高電端接地;第一二極管、第二電容和第二二極管構(gòu)成寄生電容補償電路。
上述方案中,所述的自適應(yīng)斬波電路,包括第一三極管,其集電極連接變壓器的二次繞組;第二三極管,其集電極連接變壓器的二次繞組;第三三極管,其集電極連接第二三極管的發(fā)射極;第四三極管,其發(fā)射極連接第一三極管的發(fā)射極且集電極連接第三三極管的發(fā)射極;第三三極管的集電極和第四三極管的發(fā)射極連接至施密特觸發(fā)器UST的輸入端;第二電阻,其一端連接變壓器T1的二次繞組且另一端連接第三三極管的發(fā)射極;第三電阻,其一端連接變壓器的二次繞組且另一端連接第三三極管的發(fā)射極;脈沖自適應(yīng)電路,連接第一三極管、第二三極管、第三三極管和第四三極管。
上述方案中,所述的脈沖自適應(yīng)電路,包括第二電源;第四電阻、第五電阻構(gòu)成第一分壓器;第五三極管,其基極連接第二掃描脈沖發(fā)生器、集電極連接第二電源且發(fā)射極連接第一分壓器;第六電阻、第七電阻構(gòu)成第二分壓器,第二分壓器串聯(lián)第一分壓器并接地;第一比較器,其輸入端連接第一分壓器和施密特觸發(fā)器的輸入端;第二比較器,其輸入端連接第二分壓器和施密特觸發(fā)器的輸入端;RS觸發(fā)器,其S端連接第一比較器的輸出端且R端連接第二比較器的輸出端;單穩(wěn)態(tài)觸發(fā)器,其輸入端連接RS觸發(fā)器的輸出端;第一分壓器連接第三三極管的發(fā)射極和第四三極管的集電極;單穩(wěn)態(tài)觸發(fā)器的高電輸出端Q連接第一三極管的基極和第二三極管的基極且其低電輸出端~Q連接第三三極管的基極和第四三極管的基極。
上述方案中,所述的脈沖自適應(yīng)電路,還包括反相器,第五三極管通過反相器連接第二掃描脈沖發(fā)生器。
上述方案中,所述的反相器,包括輸入端、輸出端、PMOS晶體管以及NMOS晶體管,其中,所述PMOS晶體管的源極連接電源,所述NMOS晶體管的源極接地,所述NMOS晶體管的柵極連接到所述輸入端,所述PMOS晶體管的漏極和所述NMOS 晶體管的漏極均連接到所述輸出端;還包括升壓元件,所述升壓元件連接在所述輸入端和所述PMOS晶體管的柵極之間。
上述方案中,所述的變壓器,包括在上層芯片的下方設(shè)置有一次繞組,下層芯片的上方設(shè)置有二次繞組,一次繞組和二次繞組位置相對,兩層芯片上的金屬線圈之間為隔離層;一次繞組設(shè)置于上層芯片的下表面,一次繞組和上層芯片襯底之間為絕緣層;二次繞組設(shè)置于下層芯片的上表面,二次繞組和下層芯片襯底之間為絕緣層。
與現(xiàn)有技術(shù)相比,本發(fā)明的有益效果:減小電源輸入端的諧波失真;提供了無電容電感的電源開關(guān)濾波,顯著降低了電源輸出端的噪聲,提供高可靠性和通用性;電源開關(guān)工作頻率范圍顯著擴大;不需要單獨的芯片面積,從而降低成本;采用嵌入式線圈還可以實現(xiàn)小電阻,從而提高性能;兩芯片背靠背三維疊置鍵合使得兩個線圈之間僅有一層隔離層,可以很好的實現(xiàn)線圈之間的耦合,從而提高性能。
附圖說明
圖1為本發(fā)明的具體電路圖;
圖2為本發(fā)明的變壓器結(jié)構(gòu)。
具體實施方式
本說明書中公開的所有特征,或公開的所有方法或過程中的步驟,除了互相排斥的特征和/或步驟以外,均可以以任何方式組合。
下面結(jié)合附圖對本發(fā)明做進一步說明:
實施例1
所述的三極管Q4、三極管Q5、三極管Q6、三極管Q7作為自適應(yīng)脈沖開關(guān),通過其中的自適應(yīng)電路完成脈沖尾部畸變斬波,其時間窗口由變壓器T1輸出脈沖自身長度決定;考慮到本發(fā)明高頻工作特性,所述三極管,包括殼體和半導(dǎo)體三極管管芯、發(fā)射極、基極和集電極,所述基極串接一個設(shè)于殼體內(nèi)的熱敏電阻芯片,該熱敏電阻貼粘在殼體的內(nèi)端,所述的殼體外端設(shè)置有由散熱面和散熱貼面組成的所述散熱片,所述散熱面錯位疊置在散熱貼面上方,所述散熱面上安裝所述殼體,殼體通過螺釘與散熱面相連,所述的殼體與銅質(zhì)散熱面之間設(shè)有絕緣導(dǎo)熱硅膠墊片,所述的散熱貼面端面呈均勻分布的波浪狀;半導(dǎo)體芯片所產(chǎn)生的 熱量經(jīng)絕緣導(dǎo)熱硅膠墊片傳入散熱面中,由散熱面散發(fā)熱量,由于散熱貼面的端面呈波浪狀,其實際面積比一般平面的面積要大許多,可進一步的提供散熱,保證三極管功能的穩(wěn)定性,讓其作為開關(guān)穩(wěn)定性高。
實施例2
基于實施例1,所述的脈沖自適應(yīng)電路,包括第二電源VCC;第四電阻R9、第五電阻R10構(gòu)成第一分壓器;第五三極管U2A,其基極連接第二掃描脈沖發(fā)生器、集電極連接第二電源VCC且發(fā)射極連接第一分壓器;第六電阻R11、第七電阻R12構(gòu)成第二分壓器,第二分壓器串聯(lián)第一分壓器并接地;第一比較器U3,其輸入端連接第一分壓器和施密特觸發(fā)器UST的輸入端;第二比較器U4,其輸入端連接第二分壓器和施密特觸發(fā)器UST的輸入端;RS觸發(fā)器U8,其S端連接第一比較器U3的輸出端且R端連接第二比較器U4的輸出端;單穩(wěn)態(tài)觸發(fā)器U6,其輸入端連接RS觸發(fā)器U8的輸出端;第一分壓器連接第三三極管Q6的發(fā)射極和第四三極管Q7的集電極;單穩(wěn)態(tài)觸發(fā)器U6的高電輸出端Q連接第一三極管Q4的基極和第二三極管Q5的基極且其低電輸出端~Q連接第三三極管Q6的基極和第四三極管Q7的基極。
實施例3
所述的變壓器1,在上層芯片的下方設(shè)置有一次繞組(12),下層芯片的上方設(shè)置有二次繞組(22),一次繞組(12)和二次繞組(22)位置相對,兩層芯片上的金屬線圈之間為隔離層(30)。一次繞組(12)設(shè)置于上層芯片的下表面,一次繞組(12)和上層芯片襯底(10)之間為絕緣層;二次繞組(22)設(shè)置于下層芯片的上表面,二次繞組(22)和下層芯片襯底(20)之間為絕緣層。一次繞組(12)嵌入設(shè)置于上層芯片襯底(10),一次繞組(12)和上層芯片襯底(10)之間為絕緣層;二次繞組(22)嵌入設(shè)置于下層芯片襯底(20),二次繞組(22)和下層芯片襯底(20)之間為絕緣層。一次繞組(12)設(shè)置于上層芯片的下表面,一次繞組(12)和上層芯片襯底(10)之間為絕緣層;二次繞組(22)嵌入設(shè)置于下層芯片襯底(20),二次繞組(22)和下層芯片襯底(20)之間為絕緣層。一次繞組(12)嵌入設(shè)置于上層芯片襯底(10),一次繞組(12)和上層芯片襯底(10)之間為絕緣層;二次繞組(22)設(shè)置于下層芯片的上表面,二次繞組(22)和下層芯片襯底(20)之間為絕緣層;第一掃描脈沖發(fā)生器、場效應(yīng)管Q3和寄生電容補償電路集成于上層芯片。
硬件出現(xiàn)未知的異變,技術(shù)的進步只是選用標(biāo)準(zhǔn)的參考。但是出于改劣發(fā)明,或者成本考量,僅僅從實用性的技術(shù)方案選擇。
以上所述,僅為本發(fā)明的具體實施方式,但本發(fā)明的保護范圍并不局限于此,任何屬于本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi),可輕易想到的變化或替換,都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。