本發(fā)明涉及一種放大器模塊，尤其是一種3G射頻功率放大器模塊，具體地說是3G WCDMA、CDMA單頻段的功率放大器模塊，屬于射頻功率放大器的技術領域。
背景技術：
現有的3G WCDMA和CDMA單頻段3cm*3cm功率放大器模塊的典型設計：一顆砷化鎵芯片提供功率放大器所需要的射頻功率；一顆CMOS芯片提供給砷化鎵芯片穩(wěn)定的工作電壓值，以保證砷化鎵晶體管的工作狀態(tài)不受外界電壓源波動的影響；封裝廠把砷化鎵芯片、CMOS芯片、SMD電容電感貼在基板上，然后通過打金線或者銅線的方式把他們連接在一起，最后通過塑封料把他們封裝在一個組件(module)上做成最后的成品。
一般地，上述典型設計中，需要用到0201或者01005的SMD電容電感。SMD電容電感的作用是射頻匹配、電容濾波和射頻隔直：射頻匹配包括輸入匹配、級間匹配和輸出匹配；電容濾波主要是對電源上的低頻進行濾波以保證射頻功率放大器工作在穩(wěn)定的狀態(tài)下；射頻隔直電容保證射頻信號能夠通過該通路而直流不能通過。通常射頻功率放大器中所用到的SMD電容電感是日本的murata生產，如遇到像日本地震和海嘯等自然災害會影響SMD的供應從而導致整個射頻功率放大器模塊的缺貨；另外也經常會遇到封裝廠產能緊張而導致整個射頻功率放大器模塊的缺貨。
因此，如何有效提高封裝產能，以及降低成本，是現有功率放大器封裝設計急需解決的問題。
技術實現要素：
本發(fā)明的目的是克服現有技術中存在的不足，提供一種3G射頻功率放大器模塊，其結構緊湊，能有效提高封裝產能，降低封裝成本，適應性好，安全可靠。
按照本發(fā)明提供的技術方案，所述3G射頻功率放大器模塊，包括用于接收輸入信號的第一級放大結構以及用于將放大后信號輸出的第二級放大結構，第一級放大結構通過級間匹配電路與第二級放大結構連接；
第一級放大結構包括射頻放大管T1、與所述射頻放大管T1適配的輸入匹配電路以及與所述射頻放大管T1適配的放大管T1偏置電路；
第二級放大結構包括射頻放大管T2、與所述射頻放大管T2適配的輸出匹配電路以及與所述射頻放大管T2適配的放大管T2偏置電路；
所述輸入匹配電路包括與射頻放大管T1基極端連接的電阻R1，電阻R1的另一端與芯片電容C1的一端連接，芯片電容C1的另一端通過基板繞線電感L1接地，且芯片電容C1的另一端與基板繞線電感L1的一端相互連接后形成輸入端IN；
級間匹配電路包括芯片電容C4、基板繞線電感L2、芯片電容C3以及基板繞線電感RFC1，芯片電容C4的一端與射頻放大管T2的基極端連接，芯片電容C4的另一端與基板繞線電感L2的一端以及芯片電容C3的一端連接，基板繞線電感L2的另一端接地，芯片電容C3的另一端與射頻放大管T1的集電極端以及基板繞線電感RFC1的一端連接，基板繞線電感RFC1的另一端與電源VCC2連接；
輸出匹配電路包括芯片電容C5、芯片電容C8、基板繞線電感RFC2以及基板繞線電感L3，射頻放大管T2的集電極端與基板繞線電感RFC2的一端、基板繞線電感L3的一端連接，基板繞線電感RFC2的另一端與電源VCC2連接，基板繞線電感L3的另一端與芯片電容C8的一端以及芯片電容C5的一端連接，芯片電容C8的另一端接地，芯片電容C5的另一端形成放大輸出端OUT。
所述放大管T1偏置電路包括偏置放大管T3、偏置放大管T4以及偏置放大管T5，偏置放大管T3的發(fā)射極與電阻R1的另一端、電容C1的一端連接以及電阻R4的一端連接，電阻R4的另一端與電容C2的一端連接，電容C2的另一端與射頻放大管T1的集電極連接；
偏置放大管T3的集電極端與電壓Vreg連接，偏置放大管T3的基極端與電容C6的一端、偏置放大管T5的集電極端、偏置放大管T5的基極端以及電阻R2的一端連接，電容C6的另一端與偏置放大管T4的發(fā)射極端連接后接地，偏置放大管T4的基極端與偏置放大管T4的集電極端以及偏置放大管T5的發(fā)射極端連接，電阻R2的另一端與電壓Vreg連接。
所述放大管T2偏置電路包括偏置放大管T6、偏置放大管T7以及偏置放大管T8，偏置放大管T6的發(fā)射極端與射頻放大管T2的基極端連接，偏置放大管T6的基極端與電容C7的一端、偏置放大管T8的基極端、偏置放大管T8的集電極端以及電阻R3的一端連接，電阻R3的另一端以及偏置放大管T6的集電極段均與電壓Vreg連接，電容C7的另一端與偏置放大管T7的發(fā)射極端連接后接地，偏置放大管T7的基極端與偏置放大管T7的集電極端以及偏置放大管T8的發(fā)射極端連接。
本發(fā)明的優(yōu)點：第一級放大結構通過級間匹配電路與第二級放大結構連接，第一級放大結構的輸入匹配電路、第二級放大結構的輸出匹配電路以及所述級間匹配電路均不采用SMD電容以及SMD電感，能有效提高封裝產能，降低封裝成本，提高封裝的適應性，安全可靠。
附圖說明
圖1為本發(fā)明的電路原理圖。
具體實施方式
下面結合具體附圖和實施例對本發(fā)明作進一步說明。
如圖1所示：為了能有效提高封裝產能，降低封裝成本，本發(fā)明包括用于接收輸入信號的第一級放大結構以及用于將放大后信號輸出的第二級放大結構，第一級放大結構通過級間匹配電路與第二級放大結構連接；
第一級放大結構包括射頻放大管T1、與所述射頻放大管T1適配的輸入匹配電路以及與所述射頻放大管T1適配的放大管T1偏置電路；
第二級放大結構包括射頻放大管T2、與所述射頻放大管T2適配的輸出匹配電路以及與所述射頻放大管T2適配的放大管T2偏置電路；
所述輸入匹配電路包括與射頻放大管T1基極端連接的電阻R1，電阻R1的另一端與芯片電容C1的一端連接，芯片電容C1的另一端通過基板繞線電感L1接地，且芯片電容C1的另一端與基板繞線電感L1的一端相互連接后形成輸入端IN；
級間匹配電路包括芯片電容C4、基板繞線電感L2、芯片電容C3以及基板繞線電感RFC1，芯片電容C4的一端與射頻放大管T2的基極端連接，芯片電容C4的另一端與基板繞線電感L2的一端以及芯片電容C3的一端連接，基板繞線電感L2的另一端接地，芯片電容C3的另一端與射頻放大管T1的集電極端以及基板繞線電感RFC1的一端連接，基板繞線電感RFC1的另一端與電源VCC2連接；
輸出匹配電路包括芯片電容C5、芯片電容C8、基板繞線電感RFC2以及基板繞線電感L3，射頻放大管T2的集電極端與基板繞線電感RFC2的一端、基板繞線電感L3的一端連接，基板繞線電感RFC2的另一端與電源VCC2連接，基板繞線電感L3的另一端與芯片電容C8的一端以及芯片電容C5的一端連接，芯片電容C8的另一端接地，芯片電容C5的另一端形成放大輸出端OUT。
具體地，電阻R1、芯片電容C1以及基板繞線電感L1組成輸入匹配電路，相比現有需要采用SMD電容和SMD電感的匹配形式，本發(fā)明利用芯片電容C1以及基板繞線電感L1與電阻R1配合，同樣能實現輸入匹配的目的，在不采用SMD電容電感時，可以降低封裝成本。具體實施時，得到并使用芯片電容以及基板繞線電感的過程為本技術領域人員所熟知，此處不再贅述。
進一步地，芯片電容C3、芯片電容C4、基板繞線電感L2以及基板繞線電感RFC1組成級間匹配電路，相比現有采用一級匹配和片外SMD濾波電容實現的級間匹配形式，本發(fā)明利用芯片電容C3、芯片電容C4、基板繞線電感L2以及基板繞線電感RFC1同樣能實現級間匹配的目的，在不采用SMD電容時，可以降低封裝成本。
此外，芯片電容C5、芯片電容C8、基板繞線電感L3以及基板繞線電感RFC2組成輸出匹配電路，利用芯片電容C8能實現芯片匹配，利用芯片電容C5還能實現直流隔直的效果。相比現有需要采用SMD電容和電感形成的輸出匹配形式，本發(fā)明利用芯片電容C5、芯片電容C8、基板繞線電感L3以及基板繞線電感RFC2同樣能夠實現輸出匹配目的，在不采用SMD電容以及SMD電感時，可以有效降低封裝成本，提高封裝產能。
進一步地，所述放大管T1偏置電路包括偏置放大管T3、偏置放大管T4以及偏置放大管T5，偏置放大管T3的發(fā)射極與電阻R1的另一端、電容C1的一端連接以及電阻R4的一端連接，電阻R4的另一端與電容C2的一端連接，電容C2的另一端與射頻放大管T1的集電極連接；
偏置放大管T3的集電極端與電壓Vreg連接，偏置放大管T3的基極端與電容C6的一端、偏置放大管T5的集電極端、偏置放大管T5的基極端以及電阻R2的一端連接，電容C6的另一端與偏置放大管T4的發(fā)射極端連接后接地，偏置放大管T4的基極端與偏置放大管T4的集電極端以及偏置放大管T5的發(fā)射極端連接，電阻R2的另一端與電壓Vreg連接。
本發(fā)明實施例中，電阻R4以及電容C2組成反饋電路。偏置放大管T3、偏置放大管T4以及偏置放大管T5均可采用NPN三極管，當然，也可以采用其他形式的放大管，具體可以根據需要進行選擇，具體選擇為本技術領域人員所熟知，此處不再贅述。
所述放大管T2偏置電路包括偏置放大管T6、偏置放大管T7以及偏置放大管T8，偏置放大管T6的發(fā)射極端與射頻放大管T2的基極端連接，偏置放大管T6的基極端與電容C7的一端、偏置放大管T8的基極端、偏置放大管T8的集電極端以及電阻R3的一端連接，電阻R3的另一端以及偏置放大管T6的集電極段均與電壓Vreg連接，電容C7的另一端與偏置放大管T7的發(fā)射極端連接后接地，偏置放大管T7的基極端與偏置放大管T7的集電極端以及偏置放大管T8的發(fā)射極端連接。
本發(fā)明實施例中，偏置放大管T6、偏置放大管T7以及偏置放大管T8均可采用NPN三極管，當然，也可以采用形式的放大管，具體類型可以根據需要進行選擇，具體為本技術領域人員所熟知，此處不再贅述。