本發(fā)明實(shí)施例大體上涉及一種使用升壓電路的電平移位器電路。所述升壓電路經(jīng)配置以在例如跨越所述電平移位器電路的電壓域的高電壓相差較大時(shí)改進(jìn)所述電平移位器電路的操作。

背景技術(shù)：

電平移位器電路是可用于將信號(hào)從一個(gè)邏輯電平轉(zhuǎn)換成另一邏輯電平的電路。舉例來說，電平移位器電路可用于使用不同電壓電平(例如，針對(duì)高電壓的不同值)的兩個(gè)電路之間。電平移位器電路可放置于這兩個(gè)電路之間，以將一種電壓轉(zhuǎn)換成另一種電壓，使得兩個(gè)電路中的每一者都能夠基于對(duì)應(yīng)高電壓值檢測(例如)高信號(hào)。電平移位器電路用于各種電路中，例如(但不限于)靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)及雙軌sram電路，其中與連接到較低電壓的sram外圍電路的剩余部分不同，sram單元是連接到較高電壓。電平移位器電路用于上移進(jìn)入sram單元的信號(hào)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種電路設(shè)備，其包括：核心電平移位器電路，其經(jīng)配置以將輸入信號(hào)的第一電壓改變成輸出信號(hào)的第二電壓；第一升壓電路，其耦合到所述核心電平移位器電路并經(jīng)配置以在所述輸入信號(hào)從低值轉(zhuǎn)變成高值時(shí)產(chǎn)生施加于所述核心電平移位器電路的第一瞬變電壓；及第二升壓電路，其耦合到所述核心電平移位器電路并經(jīng)配置以在所述輸入信號(hào)從高值轉(zhuǎn)變成低值時(shí)產(chǎn)生施加于所述核心電平移位器電路的第二瞬變電壓。

附圖說明

在結(jié)合附圖閱讀時(shí)，從以下詳細(xì)描述最佳理解本發(fā)明實(shí)施例的方面。應(yīng)注意，根據(jù)行業(yè)中的標(biāo)準(zhǔn)慣例，各種特征件并非按比例繪制。事實(shí)上，為使論述清楚，可隨意增加或減小各種特征件的尺寸。

圖1說明根據(jù)一些實(shí)施例的具有升壓電路的電平移位器電路。

圖2說明根據(jù)一些實(shí)施例的具有升壓電路的電平移位器電路。

圖3說明根據(jù)一些實(shí)施例的電平移位器電路的不同節(jié)點(diǎn)處的電壓波形。

圖4說明根據(jù)一些實(shí)施例的具有升壓電路的電平移位器電路。

現(xiàn)將參考附圖描述本發(fā)明實(shí)施例。在圖中，一般來說，相似的元件符號(hào)指示相同或功能類似的元件。另外，一般來說，元件符號(hào)的最左數(shù)字識(shí)別其中元件符號(hào)第一次出現(xiàn)的圖。

具體實(shí)施方式

以下揭示內(nèi)容提供用于實(shí)施所提供的標(biāo)的物的不同特征的許多不同實(shí)施例或?qū)嵗?。下文描述組件及布置的特定實(shí)例以簡化本揭示。當(dāng)然，這些僅為實(shí)例且不希望具限制性。舉例來說，在以下描述中第一特征形成于第二特征上方或第一特征形成于第二特征上可包含其中第一及第二特征是直接接觸而形成的實(shí)施例，且也包含其中額外特征可形成于第一特征與第二特征之間使得第一特征與第二特征可不直接接觸的實(shí)施例。另外，本揭示可在各種實(shí)例中重復(fù)元件符號(hào)及/或字母。此重復(fù)是出于簡單及明確目的，且其本身并不指示所論述的各種實(shí)施例及/或配置之間的關(guān)系。

跨越電平移位器電路的電壓域的高電壓之間的較大差值可影響電平移位器電路的操作。例如設(shè)定大小、多閾值等等的解決方案已用于解決電平移位器電路的這個(gè)問題。然而，這些解決方案引入顯著的面積及/或電力額外開銷而具有有限的益處。如下文詳細(xì)論述，本發(fā)明的各種實(shí)施例將升壓電路加入到核心電平移位器電路以在內(nèi)部提升較低電壓，以便有效地使兩個(gè)高電壓之間的差值更小。

圖1說明根據(jù)一些實(shí)施例的具有升壓電路的電平移位器電路。電平移位器電路100包含核心電平移位器電路101及一或多個(gè)升壓電路125及127。

核心電平移位器電路101包含晶體管111及113，其可為(但不限于)n型場效應(yīng)晶體管(fet)，例如n型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(mosfet)。在一個(gè)實(shí)例中，晶體管111及113操作為下拉裝置。核心電平移位器電路101還包含晶體管103、105、107、及109，其可為(但不限于)p型fet，例如p型mosfet。在一個(gè)實(shí)例中，晶體管103、105、107、及109操作為上拉裝置。在此實(shí)例中，晶體管103及105操作為有源負(fù)載，其具有到核心電平移位器電路101的輸出端子的交叉耦合連接。

如圖1中所說明，晶體管103的源極連接到電力供應(yīng)器vddh。晶體管103的漏極連接到晶體管107的源極。晶體管107的漏極連接到晶體管111的漏極。晶體管107的漏極與晶體管111的漏極之間的連接點(diǎn)被認(rèn)為是輸出123，輸出123具有相對(duì)于輸出端子121處的輸出信號(hào)的反相值。晶體管111的源極連接到接地。晶體管103的柵極連接到晶體管109的漏極、晶體管111的漏極及輸出端子121。晶體管107的柵極連接到升壓電路125。晶體管111的柵極連接到輸入端子117及反相元件及/或邏輯115的輸入端子。

類似地，晶體管105的源極連接到電壓供應(yīng)器vddh，且晶體管105的柵極連接到晶體管107的漏極、晶體管111的漏極及輸出123。晶體管105的漏極連接到晶體管109的源極。晶體管109的柵極連接到升壓電壓127，且晶體管109的漏極連接到晶體管113的漏極及輸出端子121。晶體管113的源極連接到接地，且晶體管113的柵極連接到反相元件/邏輯115的輸出端子。反相元件/邏輯115還連接到電壓供應(yīng)器vddl。在一個(gè)實(shí)例中，反相元件/邏輯115是經(jīng)配置以執(zhí)行邏輯非的電路、邏輯門及/或邏輯。

電平移位器電路100經(jīng)配置以將輸入端子117上的輸入信號(hào)的高電壓電平從vddl改變成vddh。換句話來說，當(dāng)信號(hào)在輸入端子117處輸入到電平移位器電路100時(shí)(其中邏輯信號(hào)1具有電壓vddl)，電平移位器電路100經(jīng)配置以將電壓vddl改變成vddh，使得下一電路(耦合到電平移位器100(未展示))將能夠?qū)⑿盘?hào)識(shí)別為邏輯1。電平移位器電路100經(jīng)配置以在內(nèi)部提升較低電壓(例如，vddl)以減小兩個(gè)電壓(例如，vddl與vddh)之間的差值。

根據(jù)一個(gè)示范性操作，當(dāng)?shù)捷斎攵俗?17的輸入in是邏輯0(例如，0伏特)時(shí)，節(jié)點(diǎn)119將因?yàn)?例如)反相元件/邏輯(例如，反相器)115而處于邏輯1(例如，vddl伏特)。在此情況中，晶體管113將為接通，從而導(dǎo)致輸出端子121電連接到接地，且因此輸出端子121的輸出也將為邏輯0。換句話來說，端子117處的輸入信號(hào)邏輯0將轉(zhuǎn)換成輸出端子121處的輸出信號(hào)邏輯0。因?yàn)榫w管103的柵極連接到輸出端子121且具有邏輯0，所以晶體管103將接通。晶體管107的柵極連接到升壓電路125。在此情況中，晶體管107的柵極將連接到具有邏輯0(例如，0伏特)的信號(hào)，從而使晶體管107接通。因?yàn)榫w管103及107兩者都接通且晶體管111為斷開(晶體管111的柵極具有邏輯0)，所以節(jié)點(diǎn)123將電連接到vddh。繼續(xù)此實(shí)例，晶體管105的柵極也將電連接到vddh，從而致使晶體管105將斷開。晶體管109的柵極連接到升壓電路127，且在此實(shí)例中，晶體管109的柵極將連接到具有邏輯1(例如，電壓vddl)的信號(hào)。因此，晶體管109也斷開。

當(dāng)?shù)捷斎攵俗?17的輸入信號(hào)in是邏輯1(例如，vddl伏特)時(shí)，晶體管111接通且因此節(jié)點(diǎn)123電連接到為0伏特的接地。當(dāng)節(jié)點(diǎn)123處于0伏特時(shí)，晶體管105接通。晶體管109的柵極連接到升壓電路127，且在此實(shí)例中，晶體管109的柵極將連接到邏輯信號(hào)0，從而導(dǎo)致晶體管109將接通。因此，輸出端子121將電連接到電壓供應(yīng)器vddh，這是因?yàn)榫w管105及晶體管109兩者都接通且晶體管113斷開(晶體管113的柵極具有邏輯0)。換句話來說，端子117處的輸入信號(hào)邏輯1(例如，vddl伏特)將轉(zhuǎn)換成輸出端子121處的輸出信號(hào)邏輯1(例如，vddh伏特)。繼續(xù)此實(shí)例，晶體管103的柵極連接到輸出端子121(在此實(shí)例中，其處于vddh伏特)，且因此晶體管103將斷開。晶體管107的柵極連接到升壓電路125，且在此情況中，晶體管107的柵極將連接到信號(hào)邏輯1(例如，vddl伏特)，使得晶體管107斷開。

在另一方法的電平移位器電路中，晶體管107的柵極連接到輸入端子117且晶體管109的柵極連接到晶體管113的柵極及節(jié)點(diǎn)119而非連接到升壓電路125及127(不存在升壓電路)。在另一方法的此電平移位器電路中，在(例如)輸入信號(hào)in從低(例如，0電壓)轉(zhuǎn)變成高(例如，vddl)之前，晶體管103及107接通且晶體管111的源極處的電壓處于vddh。在另一方法的此電平移位器電路中，當(dāng)輸入信號(hào)in(例如)從低(例如，0電壓)轉(zhuǎn)變成高(例如，vddl)時(shí)，如果vddl與vddh之間的差值為高及/或vddl接近或低于晶體管111的閾值電壓，那么vddl將不會(huì)高到足以接通晶體管111及/或斷開晶體管107。換句話來說，晶體管111與晶體管107之間的電壓(節(jié)點(diǎn)123處的電壓，其在輸入信號(hào)邏輯0處處于vddh)不能變得足夠低。因此，交叉耦合晶體管103、105、107及109之間的反饋不能閉鎖，且另一方法的此電平移位器電路將不能將輸出從邏輯0切換到1。除vddl與vddh之間的差值外，如果p型晶體管(例如，晶體管103、105、107及/或109)因?yàn)槿只蚓植窟^程變化、溫度效應(yīng)等等而太“強(qiáng)”，那么可發(fā)生使用另一方法的此電平移位器電路不能將輸出從邏輯0切換到1的問題。另外或替代地，如果vddl接近或低于晶體管111及113的閾值電壓，那么可發(fā)生使用另一方法的此電平移位器電路不能將輸出從邏輯0切換到1的問題。當(dāng)輸入信號(hào)相對(duì)于晶體管105、109及113從高轉(zhuǎn)變到低時(shí)，可發(fā)生不能將輸出從邏輯1切換到0的類似問題。

電平移位器電路100使用升壓電路125及127提升施加于晶體管107及109的柵極的內(nèi)部電壓，以便減小較低電壓域的高值(例如，vddl)與較高電壓域的高值(例如，vddh)之間的差值。換句話來說，升壓電路125及127通過提升施加于p型晶體管107的柵極的內(nèi)部/局部電壓使得p型晶體管107可“更強(qiáng)”地?cái)嚅_而致使p型晶體管107“更弱”。對(duì)所述問題的另一解決方案包含使n型晶體管111“更強(qiáng)”。

在本文中，“較弱”及“較強(qiáng)”術(shù)語是指晶體管可引導(dǎo)的電流量。舉例來說，“較強(qiáng)”指示具有較高的驅(qū)動(dòng)強(qiáng)度及/或其可引導(dǎo)較大電流的晶體管。驅(qū)動(dòng)強(qiáng)度及/或晶體管可引導(dǎo)多弱或多強(qiáng)的電流可確定其間的電壓。舉例來說，針對(duì)較強(qiáng)的下拉電路(例如，晶體管111)，下拉電路引導(dǎo)較大的電流，且因此下拉電路與上拉電路(例如，晶體管103及107)之間的中間點(diǎn)(例如，節(jié)點(diǎn)123)處的電壓被拉低到接近0伏特，這有助于核心電平移位器電路100切換到下一狀態(tài)。

圖2說明根據(jù)一些實(shí)施例的具有升壓電路的另一電平移位器電路。電平移位器電路200包含核心電平移位器電路201及一或多個(gè)升壓電路(例如，電荷泵電路)203及205。在一個(gè)實(shí)施例中，圖2的核心電平移位器電路201類似于圖1的核心電平移位器電路101。然而，也可使用核心電平移位器電路的其它實(shí)例。圖2的升壓電路203及205是圖1的升壓電路125及127的示范性實(shí)施例。然而，也可使用升壓電路的其它實(shí)例。

根據(jù)此示范性實(shí)施例，升壓電路203包含反相元件及/或邏輯(例如，反相器)211。反相器211的輸入端子連接到節(jié)點(diǎn)119，節(jié)點(diǎn)119是反相器115的輸出。反相器211連接到電壓供應(yīng)器vddl。反相器211的輸出端子連接到電容性元件215的一個(gè)端子。在一個(gè)實(shí)例中，電容性元件215包含電容器。電容性元件(例如，電容器)215的另一端子連接到節(jié)點(diǎn)219，所述節(jié)點(diǎn)219連接到晶體管217。在一個(gè)實(shí)例中，晶體管217可為p型fet(例如，p型mosfet)。晶體管217在其源極處連接到電壓供應(yīng)器vddl，且晶體管217的柵極經(jīng)配置以接收與在輸入端子117(例如，晶體管217的柵極連接到輸入端子117)處所接收到的輸入信號(hào)相同的輸入信號(hào)。升壓電路203進(jìn)一步包含反相元件及/或邏輯(例如，反相器)213。反相器213的輸入端子連接到節(jié)點(diǎn)119，所述節(jié)點(diǎn)119連接到反相器115的輸出以便接收信號(hào)“inb”，其是在輸入端子117處所接收到的輸入信號(hào)的相反邏輯電平。反相器213的輸出端子連接到核心電平移位器電路201中的晶體管107的柵極。反相器213進(jìn)一步連接到節(jié)點(diǎn)219以接收其電力供應(yīng)。換句話來說，反相器213具有由連接到節(jié)點(diǎn)219的電容器215的端子所提供的電壓供應(yīng)器。

繼續(xù)此示范性實(shí)施例，升壓電路205包含反相元件及/或邏輯(例如，反相器)221。反相器221的輸入端子連接到反相器211的輸出端子。反相器211及221連接到用于其相應(yīng)電力供應(yīng)的電壓供應(yīng)器vddl。反相器221的輸出端子連接到電容性元件225的一個(gè)端子。在一個(gè)實(shí)例中，電容性元件225包含電容器。電容性元件(例如，電容器)225的另一端子連接到節(jié)點(diǎn)229，所述節(jié)點(diǎn)229連接到晶體管227。在一個(gè)實(shí)例中，晶體管227可為p型fet(例如，p型mosfet)。晶體管227在其源極處連接到電壓供應(yīng)器vddl，且晶體管227的柵極連接到節(jié)點(diǎn)119以便接收信號(hào)inb，其是在輸入端子117處接收到的輸入信號(hào)的相反邏輯電平。升壓電路205進(jìn)一步包含反相元件及/或邏輯(例如，反相器)223。反相器223的輸入端子連接到輸入端子117以便接收輸入信號(hào)，且反相器223的輸出端子連接到核心電平移位器電路201中的晶體管109的柵極。反相器223進(jìn)一步連接到節(jié)點(diǎn)229以接收其電力供應(yīng)。換句話來說，反相器223具有由連接到節(jié)點(diǎn)229的電容器225的端子所提供的電壓供應(yīng)器。

在示范性實(shí)施例中，升壓電路203及205經(jīng)配置以分別對(duì)電容器215及225進(jìn)行充電，且接著在瞬變模式期間使用其電荷以提升晶體管107及109的柵極處的局部電壓。換句話來說，晶體管107及109處提升的內(nèi)部/局部電壓使這些晶體管能夠更完全地?cái)嚅_，使得在此瞬變階段期間由這些晶體管傳導(dǎo)的電流變得更弱(更小)。此效應(yīng)有助于晶體管111及113克服電平移位器電路200的兩個(gè)側(cè)之間的反饋(例如，輸出端子121到晶體管101與從節(jié)點(diǎn)123到晶體管105之間的反饋)并基于輸入端子117上的輸入信號(hào)in切換輸出端子121上的電平移位器電路200的輸出。換句話來說，升壓電路203及205經(jīng)配置以在輸入端子117上的輸入信號(hào)in從低切換到高(或反之亦然)時(shí)有助于核心電平移位器電路201將輸出端子121上的輸出信號(hào)從低切換到高(或反之亦然)。

當(dāng)輸入信號(hào)in為低(例如，當(dāng)(例如)到輸入端子117的輸入處于0伏特時(shí)為邏輯0)時(shí)，反相器211的輸出也為低。因此，連接到反相器211的電容器的端子也處于0伏特。另一方面，因?yàn)檩斎胄盘?hào)in為低，所以晶體管217接通，且因此，節(jié)點(diǎn)219(電容器215的另一端子連接到節(jié)點(diǎn)219)為高(例如，1或vddl伏特，這是因?yàn)楣?jié)點(diǎn)219電連接到vddl)。因此，電容器215被充電，且準(zhǔn)備用于在下一瞬變階段期間進(jìn)行升壓。換句話來說，當(dāng)輸入信號(hào)in為低時(shí)，電容器215被充電，使得其兩個(gè)端子之間的電壓差是vddl。

當(dāng)輸入信號(hào)從低轉(zhuǎn)變成高(例如，從0伏特轉(zhuǎn)變到vddl)時(shí)，升壓電路203的晶體管217斷開，且因此，節(jié)點(diǎn)219浮動(dòng)。在反相器115及211的兩個(gè)反相器延遲之后，較高的輸入信號(hào)致使電容器215的左端子231被拉高(例如，vddl伏特)。因?yàn)殡娙萜?15的性質(zhì)，跨越其的電壓不會(huì)瞬時(shí)改變。因此，當(dāng)電容器215的端子231達(dá)到vddl伏特時(shí)，電容器215的端子219試圖達(dá)到2xvddl伏特以試圖跨越電容器215的端子保持相同的電壓差(vddl伏特)。此產(chǎn)生升壓效應(yīng)。在一個(gè)實(shí)例中，節(jié)點(diǎn)219處的電壓將從vddl伏特增加到小于或等于2xvddl伏特的電壓。節(jié)點(diǎn)219的提升的電壓可取決于(例如)電容器215的大小、節(jié)點(diǎn)219的電容比、連接到節(jié)點(diǎn)219的負(fù)載(例如，反相器213及晶體管107)等等。根據(jù)一個(gè)實(shí)例，核心電平移位器201的電路(或其任何區(qū)段)及/或電平移位器電路200的任何區(qū)段可經(jīng)設(shè)計(jì)以優(yōu)化節(jié)點(diǎn)219可增加到的最大電壓。此優(yōu)化可基于晶體管107的柵極處所需的升壓程度。舉例來說，針對(duì)未連接到反相器213及晶體管107的理想電容器215，節(jié)點(diǎn)219處的電壓可達(dá)到2xvddl伏特。然而，如果電容器215是不理想的，且電容器215連接到反相器213及晶體管107，那么節(jié)點(diǎn)219處的電壓將增加(例如)到vddl伏特與2xvddl伏特之間的電壓。在一個(gè)實(shí)例中，電路設(shè)計(jì)者可確定用于節(jié)點(diǎn)219的電壓值，且電路設(shè)計(jì)者將設(shè)計(jì)電容器215的大小、反相器213的特性、晶體管107的特征等等，以達(dá)到用于節(jié)點(diǎn)219的確定的電壓值。在此轉(zhuǎn)變期間，到反相器213的輸入“inb”為低(例如，邏輯0，這是因?yàn)檩斎胄盘?hào)in為高(例如，1))。因此，反相器213的輸出為高，其具有由節(jié)點(diǎn)219所提供的電力供應(yīng)所確定的電壓電平。在此情況中，反相器213的輸出的高值等于節(jié)點(diǎn)219的電壓，其歸因于升壓效應(yīng)而大于vddl(例如，大約為2xvddl伏特)。因此，節(jié)點(diǎn)219的電壓被傳輸?shù)胶诵碾娖揭莆黄麟娐?01的晶體管107的柵極。換句話來說，當(dāng)輸入信號(hào)in從0伏特轉(zhuǎn)變成vddl伏特時(shí)，晶體管107的柵極從0伏特轉(zhuǎn)變成大于vddl伏特的電壓，以有助于更完全地?cái)嚅_晶體管107以有助于核心電平移位器電路201的上拉區(qū)段與下拉區(qū)段之間的競爭。

應(yīng)注意，盡管將升壓電路203及205論述為圖2中所說明的，但也可使用增加到晶體管107及109的柵極的電壓的任何其它升壓電路。舉例來說，可使用對(duì)電容性元件(例如，電容器)進(jìn)行充電并釋放所述電荷以提升到晶體管107及109的柵極的電壓的任何其它升壓電路。

升壓電路125及127或203及205的一個(gè)用途是在輸入信號(hào)的轉(zhuǎn)變期間產(chǎn)生大于vddl的瞬變電壓，并將其施加于晶體管107及/或109的柵極，以便更完全地?cái)嚅_晶體管107及/或109。

繼續(xù)此實(shí)例，當(dāng)輸入信號(hào)in為高(例如，處于vddl伏特)時(shí)，反相器221的輸出為低(例如，邏輯0，處于0伏特)。因此，連接到反相器221的電容器225的端子241也處于0伏特。另一方面，因?yàn)檩斎胄盘?hào)in為高，信號(hào)“inb”為低，使得晶體管227接通，且因此節(jié)點(diǎn)229(電容器225的另一端子連接到節(jié)點(diǎn)229)處于邏輯1(例如，vddl伏特-節(jié)點(diǎn)229電連接到vddl)。因此，電容器225被充電，且準(zhǔn)備用于在下一瞬變階段期間進(jìn)行升壓。換句話來說，當(dāng)輸入信號(hào)in為高時(shí)，電容器225被充電，使得其兩個(gè)端子之間的電壓差是vddl。

當(dāng)輸入信號(hào)in從高轉(zhuǎn)變到低(例如，從vddl伏特轉(zhuǎn)變到0伏特)時(shí)，升壓電路205的晶體管227斷開。因此，節(jié)點(diǎn)229將浮動(dòng)。在反相器115及221的兩個(gè)反相器延遲之后，電容器225的左端子241將被拉高(例如，vddl伏特)。因?yàn)殡娙萜?25的性質(zhì)，跨越其的電壓并不瞬時(shí)改變。因此，當(dāng)電容器的端子241達(dá)到vddl伏特時(shí)，電容器225的端子229試圖在一段時(shí)間內(nèi)達(dá)到2xvddl伏特以試圖跨越電容器225保持相同電壓差(vddl伏特)。此將產(chǎn)生升壓效應(yīng)。在一個(gè)實(shí)例中，節(jié)點(diǎn)229處的電壓將從vddl伏特增加到小于或等于2xvddl伏特的電壓。節(jié)點(diǎn)229的提升的電壓可取決于(例如)電容225的大小、節(jié)點(diǎn)229的電容比、連接到節(jié)點(diǎn)229的負(fù)載(例如，反相器223及晶體管109)等等。根據(jù)一個(gè)實(shí)例，核心電平移位器201的電路(或其任何區(qū)段)及/或電平移位器電路200的任何區(qū)段可經(jīng)設(shè)計(jì)以優(yōu)化節(jié)點(diǎn)229可增加到的最大電壓。此優(yōu)化可基于晶體管109的柵極處所需的升壓程度。舉例來說，針對(duì)未連接到反相器213及晶體管109的理想電容器225，節(jié)點(diǎn)229處的電壓可達(dá)到2xvddl伏特。然而，如果電容器225是不理想的，且電容器225連接到反相器223及晶體管109，那么節(jié)點(diǎn)229處的電壓將增加(例如)到vddl伏特與2xvddl伏特之間的電壓。在一個(gè)實(shí)例中，電路設(shè)計(jì)者可確定用于節(jié)點(diǎn)229的電壓值，且電路設(shè)計(jì)者將設(shè)計(jì)電容器225的大小、反相器223的特性、晶體管109的特征等等，以達(dá)到用于節(jié)點(diǎn)229的確定的電壓值。在此轉(zhuǎn)變期間，到反相器223的輸入為低(例如，邏輯0，這是因?yàn)檩斎胄盘?hào)in為低(例如，邏輯0))。因此，反相器223的輸出將為高。在此情況中，反相器223的輸出的高值等于節(jié)點(diǎn)229的電壓，其大于vddl。因此，節(jié)點(diǎn)229的電壓被傳輸?shù)胶诵碾娖揭莆黄麟娐?01的晶體管109的柵極。換句話來說，當(dāng)輸入信號(hào)in從vddl伏特轉(zhuǎn)變到0伏特時(shí)，晶體管109的柵極從0伏特轉(zhuǎn)變到大于vddl伏特的電壓以更完全地?cái)嚅_晶體管109，且因此有助于核心電平移位器電路201的上拉區(qū)段與下拉區(qū)段之間的競爭。

總之，當(dāng)輸入信號(hào)in為低時(shí)，電容器215被充電。在輸入信號(hào)從低轉(zhuǎn)變到高期間，升壓電路203(通過充電電容器215)有助于提升施加于晶體管107的柵極的電壓。另一方面，當(dāng)輸入信號(hào)為高時(shí)，電容器225被充電。在輸入信號(hào)從高轉(zhuǎn)變到低期間，升壓電路205(通過充電電容器225)有助于提升施加于晶體管109的柵極的電壓。

舉例來說，在圖3中說明用于電平移位器200的升壓電路的操作。參考圖3，輸入信號(hào)301(例如(舉例來說)圖2的端子117上的輸入信號(hào)in)在2納秒(ns)與3ns之間為低。在此時(shí)間間隔期間，作為與輸入信號(hào)邏輯電平相反的信號(hào)307(信號(hào)“inb”-輸入信號(hào)301通過反相器115的反相)為高。在此實(shí)例中，信號(hào)301及307的高值是大約0.4伏特的vddl伏特。當(dāng)輸入信號(hào)301為低時(shí)，輸出信號(hào)303(例如，圖2的輸出端子121上的輸出信號(hào))也為低，且節(jié)點(diǎn)123處的信號(hào)305(與輸出信號(hào)303邏輯電平相反的信號(hào))為高。在此實(shí)例中，信號(hào)303及305的高值是大約0.8伏特的vddh伏特。

波形309及311分別說明晶體管107及109的柵極處的電壓。波形313及315分別說明節(jié)點(diǎn)219及229處的電壓。當(dāng)輸入信號(hào)301為低時(shí)，節(jié)點(diǎn)219處的電壓(波形313)是大約0.4伏特，且晶體管107的柵極處的電壓(波形309)是大約零，且因此，晶體管107接通。同時(shí)，節(jié)點(diǎn)229處的電壓(波形315)是大約0.6伏特，且晶體管109的柵極處的電壓(波形311)是大約0.6伏特，且因此，晶體管109斷開。此實(shí)例說明晶體管109的柵極處的電壓從vddl＝0.4伏特提升到大約0.6伏特，這有助于更完全地?cái)嚅_晶體管109。

當(dāng)輸入信號(hào)301在大約3ns處從低轉(zhuǎn)變到高(在此實(shí)例中，vddl＝0.4伏特)時(shí)，節(jié)點(diǎn)219處的電壓(波形313)從約0.4伏特轉(zhuǎn)變成約0.6伏特。如上文所論述，此轉(zhuǎn)變可因?yàn)?例如)兩個(gè)反相器115及211而延遲。差不多同時(shí)，晶體管107的柵極處的電壓(波形309)從約零伏特轉(zhuǎn)變成約0.6伏特(從vddl＝0.4伏特提升)，這有助于更完全地?cái)嚅_晶體管107。類似地，在此轉(zhuǎn)變期間，節(jié)點(diǎn)229處的電壓(波形315)從約0.6伏特轉(zhuǎn)變成約0.4伏特。如上文所論述，此轉(zhuǎn)變可因?yàn)?例如)反相器115、211及221而延遲。差不多同時(shí)，晶體管109的柵極處的電壓(波形311)從約0.6伏特轉(zhuǎn)變成約0伏特，這將晶體管109接通。在此轉(zhuǎn)變期間，輸出信號(hào)303從約0伏特轉(zhuǎn)變(歸因于(例如)反相器而具有一些延遲)成約vddh＝0.8伏特。

當(dāng)輸入信號(hào)301在大約4ns處從高轉(zhuǎn)變到低時(shí)，節(jié)點(diǎn)219處的電壓(波形313)從約0.6伏特轉(zhuǎn)變成約0.4伏特。如上文所論述，此轉(zhuǎn)變可因?yàn)?例如)兩個(gè)反相器115及211而延遲。差不多同時(shí)，晶體管107的柵極處的電壓(波形309)從約0.6伏特轉(zhuǎn)變成約0伏特，這將晶體管107接通。類似地，在此轉(zhuǎn)變期間，節(jié)點(diǎn)229處的電壓(波形315)從約0.4伏特轉(zhuǎn)變成約0.6伏特。如上文所論述，此轉(zhuǎn)變可因?yàn)?例如)反相器115、211及221而延遲。差不多同時(shí)，晶體管109的柵極處的電壓(波形311)從約0伏特轉(zhuǎn)變成約0.6伏特(從vddl＝0.4伏特提升)，這有助于更完全地?cái)嚅_接通晶體管109。在此轉(zhuǎn)變期間，輸出信號(hào)303從約vddh＝0.8伏特轉(zhuǎn)變(歸因于(例如)反相器而具有一些延遲)成約0伏特。

根據(jù)一個(gè)實(shí)例，使用經(jīng)連接為電容器的晶體管實(shí)施電容性元件215及225。然而，本發(fā)明的實(shí)施例不限于這些實(shí)例，且電容性元件215及225可為在工藝技術(shù)中可用的任何其它類型的電容器，例如(但不限于)金屬絕緣體金屬(mim)電容器、金屬氧化物金屬(mom)電容器等等。另外或替代地，可使用寄生金屬接線電容來建立電容器215及225，其中某些類型的金屬可以某些模式布線以從金屬接線建立寄生電容器。

根據(jù)一個(gè)實(shí)例，vddl低到大約300毫伏特(mv)，且vddh是大約1伏特。然而，應(yīng)注意，vddl及vddh可包含其它值。在另一方法的電平移位器設(shè)計(jì)中，vddh與vddl之間的400mv或更大的差值可導(dǎo)致不能使用另一方法的此電平移位器電路以那些電平移位器的操作在邏輯0到1之間切換輸出的問題。

根據(jù)一個(gè)實(shí)施例，升壓電路203及205可在兩個(gè)或兩個(gè)以上核心電平移位器電路201之間共享。換句話來說，在多個(gè)核心電平移位器電路將多個(gè)輸入信號(hào)轉(zhuǎn)換成多個(gè)輸出信號(hào)時(shí)，多個(gè)電平移位器電路可共享升壓電路203及205(或電容器215及225)。在此實(shí)例中，當(dāng)?shù)较鄳?yīng)的核心電平移位器電路的輸入信號(hào)改變時(shí)，升壓電路203及205可提升所述相應(yīng)的核心電平移位器電路的內(nèi)部電壓(例如，針對(duì)核心電平移位器電路中的每一者的到圖1、2及4的晶體管107及109的柵極的電壓)，如上文所論述。

在此實(shí)例中，一個(gè)實(shí)施方案包含事件驅(qū)動(dòng)邏輯/電路，其用于檢測輸入信號(hào)中的每一者的轉(zhuǎn)變以建立用于與已經(jīng)轉(zhuǎn)變的輸入信號(hào)相關(guān)聯(lián)的核心電平移位器電路的提升的電壓。舉例來說，“或”電路用于組合全部輸入信號(hào)(到全部相應(yīng)的核心電平移位器電路)。另一實(shí)例包含使用邊緣檢測器檢測輸入信號(hào)的轉(zhuǎn)變。另外或替代地，時(shí)鐘被輸入到升壓電路203及205，使得在每一循環(huán)處建立升壓信號(hào)，且提升的電壓被輸入到在那個(gè)時(shí)間循環(huán)處需要升壓的適當(dāng)?shù)暮诵碾娖揭莆黄麟娐贰?/p>

圖4說明根據(jù)一些實(shí)施例的具有升壓電路的另一電平移位器電路。電平移位器電路400包含核心電平移位器電路401及一或多個(gè)升壓電路(例如，電荷泵電路)403及405。在一個(gè)實(shí)施例中，圖4的核心電平移位器電路401類似于圖1的核心電平移位器電路101及/或圖2的核心電平移位器電路201。然而，也可使用核心電平移位器電路的其它實(shí)例。在一個(gè)實(shí)例中，圖4的升壓電路403及405是圖1的升壓電路125及127的示范性實(shí)施例。然而，也可使用升壓電路的其它實(shí)例。

根據(jù)此實(shí)例，以負(fù)“與”(nand)電路/門407及409取代圖2的反相器211及221，且引入啟用輸入端子411及413。在此實(shí)例中，升壓電路403及405將在啟用信號(hào)為高時(shí)進(jìn)行操作，但將在啟用信號(hào)為低時(shí)不進(jìn)行操作。因此，如果vddl與vddh之間的差值足夠低使得核心電平移位器電路401可進(jìn)行操作而無需升壓(例如(但不限于)低于400mv)，那么到端口/輸入端子411及413的啟用信號(hào)為低(例如，0)使得升壓電路403及405將不進(jìn)行操作以便節(jié)省電力。如果vddl與vddh之間的差值為高(例如(但不限于)高于400mv)，那么到端口/輸入端子411及413的啟用信號(hào)可為高(例如，1)使得核心電平移位器電路401可使用來自升壓電路403及405的升壓電壓，升壓電路403及405將以類似于升壓電路203及205的方式進(jìn)行操作。然而，本發(fā)明的實(shí)施例不限于這些實(shí)例，且其它升壓電路在本揭示的范圍內(nèi)。

根據(jù)一個(gè)實(shí)例，用戶可基于vddl與vddh的差值設(shè)置啟用信號(hào)。另外或替代地，電平移位器電路400可包含及/或連接到邏輯(例如，控制器)，所述邏輯可接收vddl及vddh(及/或這些電壓的值)，可確定vddl與vddh之間的差值且可比較所述差值與閾值以產(chǎn)生啟用信號(hào)。此啟用信號(hào)可為可跨越全部電平移位器電路共享的域電平、芯片電平及/或分區(qū)電平信號(hào)。

本發(fā)明的實(shí)施例提供了使用升壓電路的電平移位器電路。所述升壓電路經(jīng)配置以在跨越所述電平移位器電路的電壓域的高電壓相差較大時(shí)改進(jìn)所述電平移位器電路的操作。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，電路設(shè)備包含核心電平移位器電路，其經(jīng)配置以將輸入信號(hào)的第一電壓改變成輸出信號(hào)的第二電壓。所述電路設(shè)備進(jìn)一步包含第一升壓電路，其耦合到所述核心電平移位器電路，其中所述第一升壓電路經(jīng)配置以在所述輸入信號(hào)從低值轉(zhuǎn)變成高值時(shí)產(chǎn)生到所述核心電平移位器的第一瞬變電壓。所述電路設(shè)備還包含第二升壓電路，其耦合到所述核心電平移位器電路，其中所述第二升壓電路經(jīng)配置以在所述輸入信號(hào)從高值轉(zhuǎn)變成低值時(shí)產(chǎn)生到所述核心電平移位器的第二瞬變電壓。

根據(jù)本發(fā)明的另一實(shí)施例，電路設(shè)備包含核心電平移位器電路，其經(jīng)配置以將輸入信號(hào)的第一電壓改變成輸出信號(hào)的第二電壓。所述電路設(shè)備還包含第一升壓電路。所述第一升壓電路包含第一電容性元件，所述第一電容性元件的第一端子耦合到所述核心電平移位器，所述第一電容性元件的第二端子連接到第一p型場效應(yīng)晶體管(pfet)。所述第一pfet的柵極耦合到輸入信號(hào)，且所述第一pfet也耦合到第一電力供應(yīng)器。所述第一升壓電路進(jìn)一步包含第一反相器，所述第一反相器的輸入端子耦合到反相輸入信號(hào)，且第一反相器的輸出端子耦合到所述核心電平移位器電路，所述第一反相器耦合到所述第一電容性元件的第二端子。所述電路設(shè)備還包含第二升壓電路。所述第二升壓電路包含第二電容性元件，所述第二電容性元件的第一端子耦合到所述核心電平移位器電路，所述第二電容性元件的第二端子連接到第二p型場效應(yīng)晶體管(pfet)。所述第二pfet的柵極耦合到反相輸入信號(hào)，且所述第二pfet也耦合到所述第一電力供應(yīng)器。所述第二升壓電路進(jìn)一步包含第二反相器，所述第二反相器的輸入端子耦合到所述輸入信號(hào)，且所述第二反相器的輸出端子耦合到所述核心電平移位器電路，所述第二反相器耦合到所述第二電容性元件的第二端子。

前述揭示內(nèi)容概述數(shù)個(gè)實(shí)施例的特征，使得所屬領(lǐng)域的技術(shù)人員可更好地理解本揭示的方面。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，其可容易地使用本揭示作為設(shè)計(jì)或修改用于執(zhí)行相同目的及/或?qū)崿F(xiàn)本文中所介紹的實(shí)施例的相同優(yōu)點(diǎn)的其它過程及結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員也應(yīng)意識(shí)到，此類等效構(gòu)造并不背離本揭示的精神及范圍，且其可在不背離本揭示的精神及范圍的情況下，在本文中做出各種改變、替代及更改。