本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體涉及一種可調(diào)節(jié)信號且可編程的增益放大器。

背景技術(shù)：

可編程增益放大器簡稱PGA，是一種將輸入模擬電壓信號放大設(shè)定倍數(shù)后輸出的模擬放大器電路，其放大倍數(shù)由采樣電容與反饋電容比值決定。由開關(guān)電容方式實現(xiàn)的PGA電路完全兼容于現(xiàn)在標(biāo)準(zhǔn)的CMOS工藝技術(shù)，因而廣泛應(yīng)用于現(xiàn)在的標(biāo)準(zhǔn)CMOS芯片中，用于放大模擬電壓信號。

圖1為一個典型的PGA電路示意圖，模擬電壓信號經(jīng)PGA電路后放大設(shè)定的倍數(shù)后，輸出給模擬數(shù)字轉(zhuǎn)換ADC電路，經(jīng)ADC電路轉(zhuǎn)換成數(shù)字信號后輸出給數(shù)字信號處理模塊DSP，進行一系列的數(shù)字信號處理。一個比較典型的實例為CMOS圖像傳感器芯片，由像元感光單元(Pixel)將接受到的光信號轉(zhuǎn)換成模擬電壓信號，輸出至PGA，經(jīng)PGA放大后至ADC轉(zhuǎn)換成數(shù)字信號后輸出至DSP處理輸出至芯片外部，由此實現(xiàn)圖像感應(yīng)。

由于PGA后續(xù)所接的ADC電路的模擬輸入信號一般有幅度限制，即ADC模擬輸入信號低于其輸入信號幅度最低值或超出輸入信號幅度最高值時，ADC電路不能正確的轉(zhuǎn)換成相對應(yīng)的數(shù)字碼。而現(xiàn)在的一些芯片系統(tǒng)中，如CMOS圖像傳感器系統(tǒng)中，PGA的輸入模擬電壓信號，即像素單元pixel的輸出電壓信號中除包含所需的光感應(yīng)信號外，還含有暗電流導(dǎo)致的無用的信號，該信號疊加在正常的光感應(yīng)信號中，經(jīng)PGA放大后輸出至ADC，會占掉一部分的ADC輸入信號幅度，使得ADC所能轉(zhuǎn)換的正常的光感應(yīng)信號范圍變小了。例如ADC的輸入信號幅度為1V，而暗電流導(dǎo)致的無用信號最大幅度為0.1V，則ADC所能轉(zhuǎn)換出的正常的光感應(yīng)信號最大幅度為1V-0.1V＝0.9V。這樣便導(dǎo)致了芯片系統(tǒng)所能感應(yīng)到的最大信號幅度變小了，相應(yīng)的導(dǎo)致芯片系統(tǒng)動態(tài)范圍減小。為了解決這個問題，一種做法即為在PGA處加入信號調(diào)節(jié)功能，即在PGA處將輸入信號中包含的0.1V的無用信號減去，使的PGA輸入為0.1V～1.1V時輸出0～1V，這樣ADC的輸入信號范圍沒有被浪費在無用信號上，提升了整個系統(tǒng)的動態(tài)范圍。由此，帶信號調(diào)節(jié)功能的PGA電路有了實際的應(yīng)用需求。

然而，由于現(xiàn)在的傳感器等芯片廣泛應(yīng)用在便攜式移動設(shè)備中，因而芯片的面積與功耗成為了芯片很重要的性能指標(biāo)，很大程度地影響芯片的競爭力。前面提及的PGA電路應(yīng)用在這類芯片中，需要考慮其面積和功耗，特別是現(xiàn)在廣泛采用的開關(guān)電容PGA，電容的使用會占去芯片相當(dāng)可觀的面積，同時也需要可觀的電流以驅(qū)動所用到的電容。所以，前面提到的帶信號調(diào)節(jié)功能的PGA電路被期望不要使用過多的電容以節(jié)省寶貴的面積和功耗。

圖2所示為一種傳統(tǒng)的只能實現(xiàn)輸入信號按設(shè)定倍數(shù)放大的PGA電路結(jié)構(gòu)，其信號放大倍數(shù)為Cs/Cf，實際中Cs或Cf電容會做成可調(diào)電容以實現(xiàn)增益可變的功能，此處沒有標(biāo)明。該PGA電路環(huán)路的反饋系數(shù)β＝Cf/(Cs+Cf)；圖2中的電路的輸出端的信號的放大倍數(shù)只能由Cs/Cf比例確定，而Cs/Cf的比例在制備時時固定的，因為不能實現(xiàn)靈活的調(diào)節(jié)。

圖3為一種傳統(tǒng)的帶信號調(diào)節(jié)功能的PGA電路結(jié)構(gòu)，其通過增加電容Cos和兩個參考電壓信號Vos1、Vos2，配合響應(yīng)的開關(guān)信號時序，以實現(xiàn)輸入信號的放大和調(diào)節(jié)，其中S1和S1B為互補信號。其工作時序如圖4所示，SW、S1為高，相應(yīng)開關(guān)導(dǎo)通，PGA處于復(fù)位狀態(tài)，輸出VOUT為VCM，V2點電壓為Vos1，輸出VIN端電壓為Vin1，然后SW由高變?yōu)榈?，隨后S1由高變?yōu)榈停碨1B由低變高，V2點由Vos1變?yōu)閂os2，輸出VOUT由VCM變?yōu)閂CM+ΔVin+ΔVos，其中ΔVin＝(Vin2-Vin1)*Cs/Cf,ΔVos＝(Vos2-Vos1)*Cos/Cf。該PGA環(huán)路反饋系數(shù)為β＝Cf/(Cs+Cf+Cos)。

圖3所示電路可以實現(xiàn)信號放大和調(diào)節(jié)功能，但其有幾個明顯的缺點：1、較傳統(tǒng)的PGA增加了一個電容Cos，增大了面積；2、新增了兩個參考電壓Vos1、Vos2，增加了電路的復(fù)雜度，同時也引入了Vos1、Vos2兩個噪聲源、面積；3、PGA環(huán)路反饋系數(shù)β＝Cf/(Cs+Cf+Cos)小于傳統(tǒng)PGA的β＝Cf/(Cs+Cf)，反饋系數(shù)的減小導(dǎo)致運放的設(shè)計難度增加，功耗增加。

技術(shù)實現(xiàn)要素：

為了克服以上問題，本發(fā)明旨在提供工藝中可調(diào)節(jié)信號且可編程的增益放大器。

為了達到上述目的，本發(fā)明提供了一種可調(diào)節(jié)信號且可編程的增益放大器，采用PGA電路，所述PGA電路具體包括：運算放大電路(OTA)、輸入端(VIN)、輸出端(VOUT)、采樣電容(Cs)、第一反饋電容(Cf1)、第二反饋電容(Cf2)、總開關(guān)(SW)、第一開關(guān)(S1)、第二開關(guān)(S1B)，其中，第一反饋電容(Cf1)的一端與采樣電容(Cs)連接，另一端與輸出端(VOUT)連接；第二反饋電容(Cf2)的一端與采樣電容(Cs)連接，另一端與第一開關(guān)(S1)的一端、第二開關(guān)(S1B)的一端相連接，第一開關(guān)(S1)的另一端連接輸出端(VOUT)，第二開關(guān)(S1B)的另一端連接參考電壓(Vos)；總開關(guān)(SW)的一端連接采樣電容(Cs)，另一端連接輸出端(VOUT)；運算放大電路(OTA)的反向輸入端(VN)連接采樣電容(Cs)，正向輸入端連接共模電壓(VCM)，另一端連接輸出端(VOUT)。

優(yōu)選地，所述運算放大電路(OTA)采用五管運算放大器。

優(yōu)選地，所述五管運算放大器具體包括：第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管、尾電流NMOS管；第四PMOS管的源極和第三PMOS管的源極均接電源；第四PMOS管的柵極和第三PMOS管的柵極相連且共同與第三PMOS管的漏極和第一NMOS管的漏極相連接；第四PMOS管的漏極與第二NMOS管的漏極相連且共同連接至輸出端(VOUT)；第二NMOS管的源極和第一NMOS管的源極相連接且共同連接至尾電流NMOS管的漏極；第二NMOS管的柵極接反向輸入端(BN)；輸入端第一NMOS管的柵極接共模電壓(VCM)；尾電流NMOS管的柵極連接偏置電壓(VB)，尾電流NMOS管的源極接地。

優(yōu)選地，所述PGA電路的反饋系數(shù)為：β＝Cf/(Cs+Cf1+Cf2)＝Cf/(Cs+Cf)，其中，β為反饋系數(shù)，Cf為第一反饋電容(Cf1)與第二反饋電容(Cf2)之和。

優(yōu)選地，所述第二開關(guān)(S1B)信號開始下降的時間比采樣開關(guān)(SW)信號開始下降的時間晚，所述第一開關(guān)(S1)信號開始上升的時間比第二開關(guān)(S1B)開始下降的時間晚，輸入端(VIN)的信號發(fā)生變化的時間比第一開關(guān)(S1)信號開始上升的時間晚，從而得到所述PGA電路的輸出端(VOUT)＝VCM+ΔVin+ΔVos；ΔVin為PGA電路對輸入信號放大后得到的輸出項，放大倍數(shù)由采樣電容(Cs)與第一反饋電容(Cf1)與第二反饋電容(Cf2)之和的比值決定，ΔVos為對輸出信號的調(diào)節(jié)項，其大小由第二反饋電容(Cf2)與第一反饋電容(Cf1)、第二反饋電容(Cf2)之和的比值以及參考電壓(Vos)與共模電壓(VCM)的電壓差值決定。

優(yōu)選地，所述第一開關(guān)(S1)和所述第二開關(guān)(S1B)由單向?qū)ňw管來實現(xiàn)。

優(yōu)選地，所述第一開關(guān)(S1)和所述第二開關(guān)(S1B)為單刀開關(guān)。

本發(fā)明所提出的一種可調(diào)節(jié)信號且可編程增益放大器的優(yōu)點包括：減少了電容的使用數(shù)量，節(jié)省了面積；減少了參考電壓數(shù)量，簡化電路設(shè)計，同時減小面積、功耗和噪聲；增大了PGA電路的反饋系數(shù)，減輕了運放的設(shè)計難度，同時減小了功耗；可配置成傳統(tǒng)的只有放大功能的PGA電路，更加靈活。

附圖說明

圖1為一個典型的PGA電路示意圖

圖2為一種傳統(tǒng)的只能實現(xiàn)輸入信號按設(shè)定倍數(shù)放大的PGA電路示意圖

圖3為一種傳統(tǒng)的帶信號調(diào)節(jié)功能的PGA電路示意圖

圖4是圖3所示的PGA電路在正常工作時的開關(guān)時序示意圖

圖5為本發(fā)明的一個較佳實施例的PGA電路示意圖

圖6為本發(fā)明的一個較佳實施例的PGA電路在正常工作時的開關(guān)時序示意圖

圖7為本發(fā)明的一個較佳實施例的PGA電路的示意圖

具體實施方式

為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當(dāng)然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。

以下結(jié)合附圖5-7和具體實施例對本發(fā)明作進一步詳細說明。需說明的是，附圖均采用非常簡化的形式、使用非精準(zhǔn)的比例，且僅用以方便、清晰地達到輔助說明本實施例的目的。

本實施例中，可調(diào)節(jié)信號且可編程的增益放大器，采用PGA電路，包括：運算放大電路、輸入端、輸出端、第一反饋電容、第二反饋電容、第一開關(guān)和第二開關(guān)；其中，第一反饋電容跨接在輸出端和運算放大電路的反向輸入端之間，第二反饋電容的一端連接運算放大器的反向輸入端，另一端通過第一開關(guān)和第二開關(guān)分別連接輸出端和參考電壓。兩個開關(guān)還可以連接開關(guān)時序器，開關(guān)時序器控制輸出端所輸出的信號按照所設(shè)定的值上升或下降。

請參閱圖5，PGA電路具體包括：運算放大電路OTA、輸入端VIN、輸出端VOUT、采樣電容Cs、第一反饋電容Cf1、第二反饋電容Cf2、總開關(guān)SW、第一開關(guān)S1、第二開關(guān)S1B，其中，第一反饋電容Cf1的一端與采樣電容Cs連接，另一端與輸出端VOUT連接；第二反饋電容Cf2的一端與采樣電容Cs連接，另一端與第一開關(guān)S1的一端、第二開關(guān)S1B的一端相連接，第一開關(guān)S1的另一端連接輸出端VOUT，第二開關(guān)S1B的另一端連接參考電壓Vos；總開關(guān)SW的一端連接采樣電容Cs，另一端連接輸出端VOUT；運算放大電路OTA的反向輸入端VN連接采樣電容Cs，正向輸入端連接共模電壓VCM，另一端連接輸出端VOUT。本實施例中，第一開關(guān)S1和第二開關(guān)S1B由單向?qū)ňw管實現(xiàn)。簡言之，圖5中所示的PGA電路將傳統(tǒng)PGA電路中的反饋電容Cf分成了兩個反饋電容Cf1和Cf2，其中第一反饋電容Cf1按傳統(tǒng)方式跨接在輸出端VOUT和反向輸入端VN，第二反饋電容Cf2一端接運算放大電路OTA的反向輸入端VN，另一端通過第一開關(guān)S1、第二開關(guān)S1B分別接輸出端VOUT與參考電壓Vos。采樣電容Cs為傳統(tǒng)的PGA電路的采樣電容，其接在信號收入端VIN和運算放大電路OTA的反向輸入端VN之間。開關(guān)SW為傳統(tǒng)的跨接在輸出端VOUT和運算放大電路OTA的反向輸入端VN開關(guān)，該開關(guān)SW導(dǎo)通時實現(xiàn)PGA電路的復(fù)位，此時輸出端VOUT所輸出的電壓約等于共模電壓VCM，開關(guān)SW斷開時PGA電路的輸出端VOUT所輸出的電壓產(chǎn)生增益，從而實現(xiàn)放大功能。此外，由圖5所示電路結(jié)構(gòu)可以看到，由于Cf1+Cf2＝Cf，相較于不帶信號調(diào)節(jié)功能的PGA電路，其電容面積沒有增加，相較于傳統(tǒng)的帶信號調(diào)節(jié)功能的PGA電路，省去了電容Cos，減小了總的電路面積。由于只增加了一個參考電壓Vos，相較于傳統(tǒng)帶信號調(diào)節(jié)功能的PGA新增的兩個參考電壓Vos1、Vos2，因此，本實施例提出的結(jié)構(gòu)簡化了電路設(shè)計，節(jié)省了由參考電壓帶來的功耗和面積，也減少了一個參考電壓貢獻的噪聲。另外，本實施例提出的結(jié)構(gòu)環(huán)路反饋系數(shù)為β＝Cf/(Cs+Cf1+Cf2)＝Cf/(Cs+Cf)，小于傳統(tǒng)帶信號調(diào)節(jié)功能的PGA的反饋系數(shù)β＝Cf/(Cs+Cf+Cos)。因而可以減小運放設(shè)計難度，從而進一步節(jié)省功耗和面積。

請參閱圖7，這里，運算放大電路OTA采用五管運算放大器。五管運算放大器具體包括：第一NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4、尾電流NMOS管M0；第四PMOS管M4的源極和第三PMOS管M3的源極均接電源；第四PMOS管M4的柵極和第三PMOS管M3的柵極相連且共同與第三PMOS管M3的漏極和第一NMOS管M1的漏極相連接；第四PMOS管M4的漏極與第二NMOS管M2的漏極相連且共同連接至輸出端VOUT；第二NMOS管M2的源極和第一NMOS管M1的源極相連接且共同連接至尾電流NMOS管M0的漏極；第二NMOS管M2的柵極接反向輸入端BN；輸入端第一NMOS管M1的柵極接共模電壓VCM；尾電流NMOS管M0的柵極連接偏置電壓VB，尾電流NMOS管M0的源極接地。簡言之，圖7中的運算放大電路將圖5中的運算放大電路(OTA)用簡單的五管運放實現(xiàn)，其中尾電流NMOS管M0將所加的偏置電壓VB轉(zhuǎn)換成電流以使M1～M4管工作在飽和區(qū)，M1管、M2管為NMOS實現(xiàn)的運放輸入對管，M1管的柵極為運放正向輸入端，接VCM電壓，M2管的柵極為運放反向輸入端，接VN節(jié)點，M3管、M4管為PMOS實現(xiàn)的有源電流鏡負載，M3管的柵極和漏極短接，M4管的柵極與M3管的柵極短接，M4的漏極與M2的漏極短接，連接輸出端VOUT。

請參閱圖6，第二開關(guān)S1B信號開始下降的時間比采樣開關(guān)SW信號開始下降的時間晚，第一開關(guān)S1信號開始上升的時間比第二開關(guān)S1B開始下降的時間晚，輸入端VIN的信號發(fā)生變化的時間比第一開關(guān)S1信號開始上升的時間晚。本實施例中，PGA電路的反饋系數(shù)為：β＝Cf/(Cs+Cf1+Cf2)＝Cf/(Cs+Cf)，其中，β為反饋系數(shù)，Cf為第一反饋電容(Cf1)與第二反饋電容(Cf2)之和。此外，PGA電路的輸出端(VOUT)＝VCM+ΔVin+ΔVos；ΔVin為PGA電路對輸入信號放大后得到的輸出項，放大倍數(shù)由采樣電容Cs與第一反饋電容Cf1與第二反饋電容Cf2之和的比值決定，ΔVos為對輸出信號的調(diào)節(jié)項，其大小由第二反饋電容Cf2與第一反饋電容Cf1、第二反饋電容Cf2之和的比值以及參考電壓Vos與共模電壓VCM的電壓差值決定。

請繼續(xù)參閱圖6，具體的，PGA電路正常工作時，開關(guān)SW信號變?yōu)楦撸琍GA電路處于復(fù)位狀態(tài)，不考慮OTA的非理想因素，VOUT端輸出為VCM，此時第二開關(guān)S1B信號為高電平，即第二開關(guān)S1B導(dǎo)通，V2點電壓為參考電壓Vos，第一開關(guān)S1為低電平，從輸入端VIN輸入信號，此時輸入電壓設(shè)為Vin1。PGA電路復(fù)位結(jié)束時，開關(guān)SW由高變?yōu)榈?，隨后第二開關(guān)S1B也由高變?yōu)榈?，第一開關(guān)S1由低變?yōu)楦撸缓筝斎攵薞IN的輸入電壓由Vin1變?yōu)閂in2，VN節(jié)點由于運放的虛短特性仍保持為VCM電壓，V2節(jié)點由于第一開關(guān)S1導(dǎo)通而與輸出端VOUT短接，此時PGA電路的反饋電容為Cf1+Cf2，然后電荷從采樣電容Cs轉(zhuǎn)移至第一反饋電容Cf1和第二反饋電容Cf2后，PGA電路的輸出段VOUT輸出穩(wěn)定后的電壓將為VCM+ΔVin+ΔVos，其中ΔVin＝(Vin2-Vin1)*Cs/(Cf1+Cf2)，ΔVos＝(Vos-VCM)*Cf2/(Cf1+Cf2)。由此，PGA電路完成輸入信號放大以及信號調(diào)節(jié)過程，輸出端VOUT所輸出的最終電壓為VCM+ΔVin+ΔVos中，ΔVin項即為PGA電路對輸入信號放大后得到的輸出項，放大倍數(shù)由Cs與Cf1+Cf2的比值決定，ΔVos即為對輸出信號的調(diào)節(jié)項，其大小由Cf2與Cf1+Cf2的比值以及Vos與VCM的電壓差值的決定。為避免可能出現(xiàn)的電荷泄露問題，圖7所示的開關(guān)時序中第二開關(guān)S1B的下降沿較開關(guān)SW的下降沿晚，即td1>0，第一開關(guān)S1的上升沿較第二開關(guān)S1B的下降沿晚，即td2>0，輸入端VIN的輸入信號從Vin1開始變化的時間較第一開關(guān)S1上升沿晚，即td3>0。需要說明的是，本實施例所提出的信號時序較適宜所提出的帶信號調(diào)節(jié)功能的可編程增益放大器電路結(jié)構(gòu)，在實現(xiàn)信號放大與調(diào)節(jié)功能的同時可以避免一些非理想因素對電路性能帶來的不利影響。

此外，將圖5所示的控制第一開關(guān)S1一直為高，第二開關(guān)S1B一直為低，即第一開關(guān)S1一直導(dǎo)通而第二開關(guān)S1B一直斷開，則電路配置成一個傳統(tǒng)的不帶信號調(diào)節(jié)功能的可編程增益放大器，完全等同與一個傳統(tǒng)的可編程增益放大器電路，并不會帶來任何不利影響。

雖然本發(fā)明已以較佳實施例揭示如上，然實施例僅為了便于說明而舉例而已，并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動與潤飾，本發(fā)明所主張的保護范圍應(yīng)以權(quán)利要求書為準(zhǔn)。