本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種互聯(lián)裝置、現(xiàn)場可編程門陣列器件及其信號傳輸控制方法。

背景技術(shù)：

FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列，它是在PAL(Programmable Array Logic)、GAL(Generic Array Logic)、CPLD(Complex Programmable Logic Device)等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(Application Specific Integrated Circuit，ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基本的FPGA由如下幾個部分組成：可配置接口(IO)模塊、可配置邏輯單元、可配置互聯(lián)結(jié)構(gòu)以及其他的特殊單元，如存儲結(jié)構(gòu)，運算單元。后者往往用來豐富FPGA的功能，適應(yīng)市場的多種需求。前面三個部分，構(gòu)成FPGA的基本結(jié)構(gòu)，其中可配置接口模塊的作用是連接外部信號與FPGA，實現(xiàn)FPGA與外部進行通信，根據(jù)需要，可以實現(xiàn)各種電平標準；可配置邏輯單元是FPGA實現(xiàn)各種邏輯的基礎(chǔ)，通常使用LUT(Look-Up-Table)與Flip_Flop資源實現(xiàn)各種組合邏輯與時序邏輯；最后一部分，可配置互聯(lián)結(jié)構(gòu)，其作用是用來連接FPGA中各個資源，形成一個滿足需求的設(shè)計。

因為可配置互聯(lián)結(jié)構(gòu)是連接FPGA中所有資源，起到橋接作用，所以好的互聯(lián)結(jié)構(gòu)，既能夠使客戶充分利用FPGA現(xiàn)有的資源的同時，保證設(shè)計的性能，最終又可以保證互聯(lián)資源占用的面積不至于太大。

一般的，互聯(lián)結(jié)構(gòu)由兩層組成，如圖1所示，包括外層1和底層2，外層1包括兩個子層11和12，其中11、12以及底層中的21都是由數(shù)據(jù)選擇器MUX構(gòu)成，當然為了保證信號的強度，MUX內(nèi)部可以設(shè)置buffer以加強信號強度。11子層內(nèi)的數(shù)據(jù)選擇器輸入來源信號是來自其他互聯(lián)結(jié)構(gòu)的輸出,或來自FPGA的接口單元等，11子層內(nèi)的數(shù)據(jù)選擇器的輸出可以連接到其他互聯(lián)結(jié)構(gòu)內(nèi)，也可以通過子層12這個中間的數(shù)據(jù)選擇器然后輸入到21這一層次中的數(shù)據(jù)選擇器中，最后通過21層中的數(shù)據(jù)選擇器輸入到可編程邏輯資源單元或者接口中。根據(jù)上述闡述可知，互聯(lián)結(jié)構(gòu)外部的信號傳輸?shù)娇删幊踢壿嬞Y源單元或者接口時，其傳輸路徑path是先經(jīng)過11,然后到12，之后再到21，最后到達可編程邏輯資源單元或者接口。整個傳輸時延Tsum＝T11+T12+T21。傳輸時延較大，且多層結(jié)構(gòu)的設(shè)置也會導(dǎo)致互聯(lián)結(jié)構(gòu)占用面積大，不利于芯片高度集成發(fā)展。

技術(shù)實現(xiàn)要素：

本發(fā)明要解決的主要技術(shù)問題是，提供一種互聯(lián)裝置、現(xiàn)場可編程門陣列器件及其信號傳輸控制方法，解決現(xiàn)有互聯(lián)結(jié)構(gòu)信號傳輸時延大，占用面積大，不利于芯片高度集成發(fā)展。

為解決上述技術(shù)問題，本發(fā)明提供一種互聯(lián)裝置，適用于現(xiàn)場可編程門陣列器件，包括互聯(lián)結(jié)構(gòu)層以及連接線；

所述互聯(lián)結(jié)構(gòu)層包括底層連接子層，所述底層連接子層包括至少一個數(shù)據(jù)選擇器；

所述底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過所述連接線與外部信號直接連接，輸出端與所述現(xiàn)場可編程門陣列器件的可編程邏輯單元或接口單元的輸入端連接。

在本發(fā)明的一種實施例中，所述互聯(lián)結(jié)構(gòu)層還包括中間連接子層，所述中間連接子層包括至少一個數(shù)據(jù)選擇器；

所述中間連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過所述連接線與外部信號直接連接，輸出端與所述底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端連接。

在本發(fā)明的一種實施例中，所述互聯(lián)結(jié)構(gòu)層還包括外層連接子層，所述外層連接子層包括至少一個數(shù)據(jù)選擇器；

所述外層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過所述連接線與外部信號連接，輸出端與所述中間連接子層中的至少一個數(shù)據(jù)選擇器的輸入端連接。

在本發(fā)明的一種實施例中，所述互聯(lián)結(jié)構(gòu)層還包括外層連接子層，所述外層連接子層包括至少一個數(shù)據(jù)選擇器；

所述外層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過所述連接線與外部信號連接，輸出端與所述底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端連接。

在本發(fā)明的一種實施例中，所述連接線包括單線連接線、雙線連接線、四線連接線、斜線連接線以及長線連接線中的至少一種；

所述單線連接線連接相鄰可編程邏輯資源的信號；

所述雙線連接線用于跨一個可編程邏輯資源連接信號；

所述四線連接線用于跨三個可編程邏輯資源連接信號；

所述斜線連接線用于連接對角線上的兩個可編程邏輯資源之間的信號；

所述長線連接線用于跨n個可編程邏輯資源連接信號，同時與跨越的第m可編程邏輯資源連接；所述n大于等于4，所述m大于等于1，小于等于n，所述可編程邏輯資源包括顯示查找表、存儲器、運算單元中的至少一種。

在本發(fā)明的一種實施例中，所述外部信號包括由所述現(xiàn)場可編程門陣列器件的至少一個接口單元的輸出端輸出的信號。

為了解決上述問題，本發(fā)明還提供了一種現(xiàn)場可編程門陣列器件，包括可配置邏輯裝置、可配置接口裝置以及如上所述的互聯(lián)裝置；所述可配置邏輯裝置包括至少一個可編程邏輯單元，所述可配置接口裝置包括至少一個接口單元；

所述底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過所述連接線與外部信號直接連接，輸出端與至少一個所述可編程邏輯單元或接口單元的輸入端連接。

在本發(fā)明的一種實施例中，還包括與所述可配置邏輯裝置和/或可配置接口裝置連接的存儲裝置和運算裝置中的至少一個。

為了解決上述問題，本發(fā)明還提供了一種現(xiàn)場可編程門陣列器件信號傳輸控制方法，其特征在于，所述現(xiàn)場可編程門陣列器件包括互聯(lián)結(jié)構(gòu)層以及連接線，所述互聯(lián)結(jié)構(gòu)層包括底層連接子層，所述底層連接子層包括至少一個數(shù)據(jù)選擇器；所述底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過所述連接線與外部信號直接連接，輸出端與所述現(xiàn)場可編程門陣列器件的可編程邏輯單元或接口單元的輸入端連接；

所述外部信號直接傳輸至所述底層連接子層的所述數(shù)據(jù)選擇器，經(jīng)所述數(shù)據(jù)選擇器傳遞至所述可編程邏輯單元或接口單元的輸入端。

在本發(fā)明的一種實施例中，所述互聯(lián)結(jié)構(gòu)層還包括中間連接子層，所述中間連接子層包括至少一個數(shù)據(jù)選擇器，所述中間連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過所述連接線與外部信號直接連接，輸出端與所述底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端連接；

所述外部信號直接經(jīng)所述中間連接子層的數(shù)據(jù)選擇器傳遞至所述底層連接子層的所述數(shù)據(jù)選擇器，并經(jīng)該底層連接子層的所述數(shù)據(jù)選擇器傳遞至所述可編程邏輯單元或接口單元的輸入端。

本發(fā)明的有益效果是：

本發(fā)明提供的互聯(lián)裝置、現(xiàn)場可編程門陣列器件及其信號傳輸控制方法，在現(xiàn)場可編程門陣列器件中可以設(shè)置互聯(lián)結(jié)構(gòu)，該互聯(lián)結(jié)構(gòu)包括互聯(lián)結(jié)構(gòu)層以及連接線；互聯(lián)結(jié)構(gòu)層包括底層連接子層，該底層連接子層包括至少一個數(shù)據(jù)選擇器，且該底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過連接線與外部信號直接連接，輸出端與現(xiàn)場可編程門陣列器件的可編程邏輯單元或接口單元的輸入端連接。也即本發(fā)明中的互聯(lián)裝置可以通過底層連接子層中的數(shù)據(jù)選擇器直接將外部信號輸入到可編程邏輯單元或接口單元，相對現(xiàn)有三個子層的傳輸方式，可以減少兩個子層的傳輸時延，同時通過一個子層就可以實現(xiàn)信號可靠傳輸，相對現(xiàn)有三個子層設(shè)置方式，同時可以減少占用面積，更利于現(xiàn)場可編程門陣列器件高度集成發(fā)展。

附圖說明

圖1為現(xiàn)有互聯(lián)結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例一提供的現(xiàn)場可編程門陣列器件結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例一提供的互聯(lián)裝置結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例二提供的互聯(lián)裝置結(jié)構(gòu)示意圖；

圖5為本發(fā)明實施例三提供的互聯(lián)裝置結(jié)構(gòu)示意圖；

圖6為本發(fā)明實施例三提供的另一互聯(lián)裝置結(jié)構(gòu)示意圖；

圖7為本發(fā)明實施例四提供的連線類型示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例只是本發(fā)明中一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

實施例一：

本實施例提供了一種現(xiàn)場可編程門陣列器件，參見圖2所示，可配置接口裝置2、互聯(lián)裝置3以及可配置邏輯裝置4；其中：可配置接口裝置2包括至少一個接口單元，用戶可以配置輸入輸出接口單元與外界進行通信，并保證輸入輸出電壓與電流標準；可配置邏輯裝置4包括至少一個可編程邏輯單元，用戶可以通過配置可編程邏輯單元來實現(xiàn)各種設(shè)計和功能；通過互聯(lián)裝置3可以將輸入輸出接口單元與可編程邏輯單元連接。

本實施例中的現(xiàn)場可編程門陣列器件還可根據(jù)具體應(yīng)用場景需求而增加豐富功能的各種裝置，例如，本實施例中的現(xiàn)場可編程門陣列器件還可包括存儲裝置和運算裝置中的至少一個，且存儲裝置和運算裝置可以與可配置邏輯裝置4和可配置接口裝置2中的至少一個連接；根據(jù)需求可以同時包含存儲裝置和運算裝置，也可以僅包含存儲裝置和運算裝置中的一個。

由于互聯(lián)裝置3是橋接接口單元與可編程邏輯單元的，因此其靈活性和完善性在很大程度上決定了整個系統(tǒng)能否高效完備的完成用戶定制的設(shè)計。可配置互聯(lián)裝置3如果夠豐富，那么用戶做設(shè)計時，設(shè)計中的輸出可以通過互聯(lián)裝置3靈活的選擇接到各個接口單元或可編程邏輯單元中。同時如果互聯(lián)裝置3做得好的話，互聯(lián)裝置3的面積不應(yīng)太大，這樣整個芯片的成本也比較小。因此，本實施例中設(shè)置互聯(lián)裝置3包括互聯(lián)結(jié)構(gòu)層以及連接線；互聯(lián)結(jié)構(gòu)層包括底層連接子層，底層連接子層包括至少一個數(shù)據(jù)選擇器；本實施例中底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過連接線與外部信號直接連接，輸出端與現(xiàn)場可編程門陣列器件的可編程邏輯單元或接口單元的輸入端連接。本實施例中的外部信號是指互聯(lián)裝置3之外的各種信號。也即本實施例中的互聯(lián)裝置3可以通過底層連接子層中的數(shù)據(jù)選擇器直接將外部信號輸入到可編程邏輯單元或接口單元，相對現(xiàn)有三個子層的傳輸方式，可以減少兩個子層的傳輸時延，同時通過一個子層就可以實現(xiàn)信號可靠傳輸，相對現(xiàn)有三個子層設(shè)置方式，同時可以減少占用面積，更利于現(xiàn)場可編程門陣列器件高度集成發(fā)展。

為了更好的理解本發(fā)明，下面以一種互聯(lián)裝置3的結(jié)構(gòu)示例進行示例說明，但應(yīng)當理解的是并不限于這種示例結(jié)構(gòu)。參見圖3所示，互聯(lián)裝置3的底層連接子層31由多個數(shù)據(jù)選擇器MUX組成，數(shù)據(jù)選擇器MUX的具體類型、具體個數(shù)以及具體排列方式等都可以根據(jù)具體需求靈活選擇設(shè)置。參見圖3所示，底層連接子層31中的數(shù)據(jù)選擇器可以直接連接到外部信號，該外部信號可以是經(jīng)由現(xiàn)場可編程門陣列器件的接口單元輸入的，也即外部信號包括由現(xiàn)場可編程門陣列器件的至少一個接口單元的輸出端輸出的信號。因此底層連接子層31中的數(shù)據(jù)選擇器可以直接與用于進行外部信號輸入的接口單元連接，當然外部信號通過其他方式輸入時，底層連接子層31中的數(shù)據(jù)選擇器也可以通過其他方式外部信號輸入源連接。底層連接子層31中的數(shù)據(jù)選擇器可以直接與對應(yīng)的可編程邏輯單元或接口單元的輸入端連接，以輸入對應(yīng)的信號。當然，底層連接子層31中的數(shù)據(jù)選擇器可以直接與可編程邏輯單元或接口單元的輸入端連接，也可以通過底層連接子層31內(nèi)的其他數(shù)據(jù)選擇器間接與可編程邏輯單元或接口單元連接。

可見本實施例中提供的現(xiàn)場可編程門陣列器件，外部信號可以直接通過互聯(lián)裝置的底層連接子層中的數(shù)據(jù)選擇器傳輸至可編程邏輯單元或接口單元的輸入端。也即該外部信號傳輸?shù)臅r延就只有T31這一層，相對現(xiàn)有的傳輸時延Tsum＝T11+T12+T21，可以減少T11+T12，因此能提升信號傳輸效率，同時僅僅利用底層連接子層31這一子層中的數(shù)據(jù)選擇器就能實現(xiàn)外部信號的可靠傳輸，相對現(xiàn)有三個子層結(jié)構(gòu)的互聯(lián)裝置，可以大大的減少占用面積，提升芯片集成度，以利于減小芯片體積。

實施例二：

本實施例在實施例一的基礎(chǔ)上，對本發(fā)明中的互聯(lián)裝置結(jié)構(gòu)進行進一步示例說明。

本實施例中，互聯(lián)裝置3結(jié)構(gòu)還可進一步包括中間連接子層，該中間連接子層也包括至少一個數(shù)據(jù)選擇器；該中間連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過連接線與外部信號直接連接，輸出端與底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端連接。這樣本發(fā)明在實施例一的基礎(chǔ)上可以提供更多的數(shù)據(jù)選擇器，從而可以提供更多的連接組合方式，提供更豐富的連接方式實現(xiàn)更多信號的傳輸。

為了更好的理解，本實施例仍以一種具體示例進行示意說明，但應(yīng)當理解的是并不限于這種示例結(jié)構(gòu)。

參見圖4所示，本實施例中的互聯(lián)裝置3的互聯(lián)結(jié)構(gòu)層除了包括底層連接子層31外，還可以進一步包括中間連接子層32，其中底層連接子層31和中間連接子層32都可以由多個數(shù)據(jù)選擇器組成，且數(shù)據(jù)選擇器MUX的具體類型、具體個數(shù)以及具體排列方式等都可以根據(jù)具體需求靈活選擇設(shè)置。參見圖4所示，底層連接子層31中的數(shù)據(jù)選擇器可以直接連接到外部信號，該外部信號可以是經(jīng)由現(xiàn)場可編程門陣列器件的接口單元輸入的，也可以通過其他方式輸入。同時，參見圖4所示，本實施例中中間連接子層32中的數(shù)據(jù)選擇器也可以直接連接到外部信號，該數(shù)據(jù)選擇器的輸出端則可以與底層連接子層31中的數(shù)據(jù)選擇器的輸入端連接，進而實現(xiàn)不同的信號傳輸組合方式。

應(yīng)當理解的是，在本實施例中，可以同時使用底層連接子層31和中間連接子層32中的數(shù)據(jù)選擇器外部信號連接，且連接的外部信號可以各不相同，也可以相同。也可以采用底層連接子層31和中間連接子層32中的一個子層與外部信號連接。

本實施例在實施例一的基礎(chǔ)上，進一步提供一層中間連接子層，相對現(xiàn)有三層子層的互聯(lián)結(jié)構(gòu)，在減少信號傳輸時延以及減少占用面積的同時，還可以進一步豐富信號傳輸效率，為用戶的設(shè)計提供更多的信號傳輸方式以供選擇。

實施例三：

本實施例在上述實施例基礎(chǔ)上，對本發(fā)明中的互聯(lián)裝置結(jié)構(gòu)進行進一步示例說明。

本實施例中，互聯(lián)裝置3結(jié)構(gòu)還可進一步包括外層連接子層，該外層連接子層也包括至少一個數(shù)據(jù)選擇器；該外層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端通過連接線與外部信號直接連接，輸出端與底層連接子層中的至少一個數(shù)據(jù)選擇器的輸入端連接，也可以選擇與中間連接子層中的至少一個數(shù)據(jù)選擇器的輸入端連接。這樣本發(fā)明在上述實施例的基礎(chǔ)上可以進一步提供更多的數(shù)據(jù)傳輸組合方式，更利于用戶設(shè)計時的靈活選擇。下面對可提供的幾種具體連接方式進行示例說明。

參見圖5所示，本實施例中的互聯(lián)裝置3的互聯(lián)結(jié)構(gòu)層除了包括底層連接子層31和中間連接子層32外，還可以進一步包括外層連接子層33，其中底層連接子層31、中間連接子層32以及外層連接子層33都可以由多個數(shù)據(jù)選擇器組成，且數(shù)據(jù)選擇器MUX的具體類型、具體個數(shù)以及具體排列方式等都可以根據(jù)具體需求靈活選擇設(shè)置。參見圖5所示，底層連接子層31和中間連接子層32中的數(shù)據(jù)選擇器可以直接連接到外部信號，該外部信號可以是經(jīng)由現(xiàn)場可編程門陣列器件的接口單元輸入的，也可以通過其他方式輸入。同時，參見圖5所示，本實施例中外層連接子層33中的數(shù)據(jù)選擇器也可以直接連接到外部信號，該數(shù)據(jù)選擇器的輸出端則可以與中間連接子層32中的數(shù)據(jù)選擇器的輸入端連接，通過該中間連接子層32中的數(shù)據(jù)選擇器連接至底層連接子層33內(nèi)的數(shù)據(jù)選擇器，從而通過底層連接子層33內(nèi)的數(shù)據(jù)選擇器與對應(yīng)的可編程邏輯單元或接口單元的輸入端連接。

參見圖6所示，該圖所示方案與圖5相比，區(qū)別在于在圖5所示基礎(chǔ)上，本實施例中外層連接子層33中的數(shù)據(jù)選擇器直接連接到外部信號，且該數(shù)據(jù)選擇器的輸出端還可以直接與底層連接子層31中的數(shù)據(jù)選擇器的輸入端連接，從而通過底層連接子層33內(nèi)的數(shù)據(jù)選擇器與對應(yīng)的可編程邏輯單元或接口單元的輸入端連接。

可見，本實施例在上述實施例基礎(chǔ)上，進一步提供了更全面的信號傳輸方式，用戶設(shè)計時可以靈活選擇當前需要的信號傳輸方式進行信號傳輸。也即用戶可以靈活選擇傳輸時延最短的傳輸方式進行連接，也可以根據(jù)實際設(shè)計需求選擇傳輸時延相對較長但能更合理實現(xiàn)設(shè)計方案的信號傳輸方式。

實施例四：

本實施例中對上述各實施例中進行連接時所用到的連接線進行示例說明。本實施例提供的連接線包括以下類型中的至少一種：

單線連接線，single wire；

雙線連接線，double wire；

四線連接線，quad wire；

斜線連接線，diagonal wire；

長線連接線，long wire。

其中，單線連接線用于連接相鄰可編程邏輯資源的信號；

雙線連接線用于跨一個可編程邏輯資源連接信號；

四線連接線用于跨三個可編程邏輯資源連接信號；

斜線連接線用于連接對角線上的兩個可編程邏輯資源之間的信號；

長線連接線用于跨n個可編程邏輯資源連接信號，同時與跨越的第m可編程邏輯資源連接；n大于等于4，大于等于1，m小于等于n，可編程邏輯資源包括顯示查找表、存儲器、運算單元中的至少一種。本實施例中的可編程邏輯資源包括顯示查找表、存儲器、運算單元。下面以n等于15，m等于7進行示例說明，參見圖7所示。

為了簡便清晰，只列出水平方向部分的線。單線連接線7a的作用是連接相鄰可編程邏輯資源的信號；雙線連接線7b是當信號需要跨一個可編程邏輯資源的連接；四線連接線7c是當信號需要跨三個可編程邏輯資源的連接；斜線連接線7d主要是保證對角線上兩個可編程邏輯資源之間的通信連接；長線連接線7e是長距離的通信，跨15個可編程邏輯資源，同時當跨第7個單元時中間也會引出輸出。本實施例提供了多種類型豐富的數(shù)據(jù)選擇器的連線類型保證通信的靈活的同時，保證了性能。但應(yīng)當理解的是，本實施例中并不限于上述五種類型的連接線，具體可以根據(jù)具體應(yīng)用場景靈活定義更多的類型的連線，從而進一步保證互聯(lián)資源之間的豐富和靈活的連接。

以上內(nèi)容是結(jié)合具體的實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域3普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當視為屬于本發(fā)明的保護范圍。