1.一種無源混頻器，其特征在于：包括跨導(dǎo)放大級電路(1)、開關(guān)混頻級電路(2)和跨阻放大級電路(3)；
所述跨導(dǎo)放大級電路(1)，用于增大跨導(dǎo)值，接入射頻電壓信號，通過電流復(fù)用將射頻電壓信號轉(zhuǎn)化為射頻電流信號；
所述開關(guān)混頻級電路(2)，與所述跨導(dǎo)放大級電路(1)連接，用于接入本振信號，將射頻電流信號與本振信號進(jìn)行調(diào)制混頻，并對混頻后的信號進(jìn)行濾波，輸出中頻電流信號；
所述跨阻放大級電路(3)，與所述開關(guān)混頻級電路(2)連接，用于通過輔助運放單元BP和輔助運放單元BN降低輸入阻抗、增大等效跨導(dǎo)值和增益，將中頻電流信號轉(zhuǎn)換成中頻電壓信號輸出。
2.根據(jù)權(quán)利要求1所述一種無源混頻器，其特征在于：所述跨導(dǎo)放大級電路(1)包括輸入跨導(dǎo)模塊(4)、共模反饋模塊(5)和偏置模塊(6)，所述共模反饋模塊(5)和偏置模塊(6)均與所述輸入跨導(dǎo)模塊(4)連接；所述共模反饋模塊(5)用于向所述輸入跨導(dǎo)模塊(4)輸出穩(wěn)定靜態(tài)電壓；所述偏置模塊(6)用于接入外部電壓，向所述輸入跨導(dǎo)模塊(4)輸出偏置電流；所述輸入跨導(dǎo)模塊(4)用于根據(jù)偏置電流和穩(wěn)定靜態(tài)電壓穩(wěn)定運行，接入射頻電壓信號，將射頻電壓信號轉(zhuǎn)化為射頻電流信號。
3.根據(jù)權(quán)利要求2所述一種無源混頻器，其特征在于：所述輸入跨導(dǎo)模塊(4)包括NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、電容C1～C4和電阻R1～R4，所述NMOS管M1的柵極經(jīng)電容C1與信號輸入正極端Vin1連接，還經(jīng)電阻R1接入偏置電壓vb03；所述NMOS管M1的漏極與PMOS管M3的漏極連接；所述NMOS管M1的源極與所述偏置模塊(6)連接；所述NMOS管M2的柵極經(jīng)電容C2與信號輸入負(fù)極端Vin2連接，還經(jīng)電阻R2接入偏置電壓vb03；所述NMOS管M2的漏極與PMOS管M4的漏極連接，還與所述開關(guān)混頻級電路(2)連接；所述NMOS管M2的源極與所述偏置模塊(6)連接；所述PMOS管M3的柵極經(jīng)電容C3與信號輸入正極端Vin1連接，還經(jīng)電阻R3接入偏置電壓vb02；所述PMOS管M3的漏極與所述開關(guān)混頻級電路(2)連接；所述PMOS管M4的源極與所述偏置模塊(6)連接；所述PMOS管M4的柵極經(jīng)電容C4與信號輸入負(fù)極端Vin2連接，還經(jīng)電阻R4接入偏置電壓vb02；所述PMOS管M3的源極與所述偏置模塊(6)連接；所述PMOS管M7的柵極接入偏置電壓vb01，所述PMOS管M7的源極接入電壓VDD。
4.根據(jù)權(quán)利要求3所述一種無源混頻器，其特征在于：所述共模反饋模塊(5)包括NMOS管M8、NMOS管M9、NMOS管M10，PMOS管M11、PMOS管M12、電阻R5和電阻R6，所述NMOS管M8的柵極經(jīng)電阻R5分別與所述NMOS管M1和PMOS管M3的漏極連接，所述NMOS管M8的柵極還經(jīng)電阻R6分別與所述NMOS管M2和PMOS管M4的漏極連接，其漏極與所述PMOS管M11的漏極連接，其源極與所述NMOS管M10的漏極連接；所述NMOS管M9的柵極接入偏置電壓vcm，其源極與所述NMOS管M10的漏極連接，其漏極分別與PMOS管M12的漏極和偏置模塊(6)連接；所述NMOS管M10的柵極接入偏置電壓vb05，其源極接地；所述PMOS管M11的柵極與所述PMOS管M12的柵極連接，所述PMOS管M11的柵極還與其漏極連接，所述PMOS管M12的柵極還與其漏極連接，所述PMOS管M11和PMOS管M12的源極均接入電壓VDD。
5.根據(jù)權(quán)利要求4所述一種無源混頻器，其特征在于：所述偏置模塊(6)包括NMOS管M5、NMOS管M6和PMOS管M7，所述NMOS管M5的漏極分別與所述NMOS管M1的源極和NMOS管M2的源極連接，所述NMOS管M5的柵極與所述NMOS管M9的漏極連接，所述NMOS管M5和NMOS管M6的源極均接地，所述NMOS管M6的柵極接入偏置電壓vb04，所述NMOS管M6的漏極分別與所述NMOS管M1的源極和NMOS管M2的源極連接。
6.根據(jù)權(quán)利要求5所述一種無源混頻器，其特征在于：所述開關(guān)混頻級電路(2)包括NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、電容C5、電容C6和電容C7，所述NMOS管M13的源極經(jīng)電容C5與所述PMOS管M3的漏極連接，還與所述NMOS管M14的源極連接；所述NMOS管M13的柵極與本振信號輸入正端LO+連接，所述NMOS管M13的漏極與所述跨阻放大級電路(3)連接；所述NMOS管M14的柵極和NMOS管M15的柵極均與本振信號輸入負(fù)端LO-連接；所述NMOS管M14的漏極與所述NMOS管M16的漏極連接；所述NMOS管M15的源極經(jīng)電容C6與所述NMOS管M2的漏極連接，還與所述NMOS管M16的源極連接；所述NMOS管M15的漏極與所述NMOS管M15的漏極連接；所述NMOS管M16的柵極與所述本振信號輸入正端LO+連接，所述NMOS管M16的漏極與所述跨阻放大級電路(3)連接；所述電容C7的一端與所述NMOS管M13的漏極連接，另一端與所述NMOS管M16的漏極連接。
7.根據(jù)權(quán)利要求6所述一種無源混頻器，其特征在于：所述跨阻放大級電路(3)包括NMOS管M17、NMOS管M18、NMOS管M19、NMOS管M20、PMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、電阻R7、電阻R8、輔助運放單元BP、輔助運放單元BN和共模反饋運放單元A1；所述NMOS管M17的漏極分別與所述NMOS管M19的源極和輔助運放單元BP的輸入端連接，所述NMOS管M17的柵極和所述NMOS管M18的柵極均接入偏置電壓vb00，所述NMOS管M17的源極和NMOS管M18的源極均接地；所述NMOS管M18的漏極分別與所述所述NMOS管M20的源極和輔助運放單元BP的輸入端連接；所述NMOS管M19的源極與所述NMOS管M13的漏極連接，所述NMOS管M19的柵極與所述輔助運放單元BP的輸出端連接，所述NMOS管M19的漏極與所述PMOS管M21的漏極連接，所述NMOS管M20的源極與所述NMOS管M16的漏極連接，所述NMOS管M20的柵極與所述輔助運放單元BP的輸出端連接，所述NMOS管M20的漏極與所述PMOS管M22的漏極連接；所述PMOS管M21的漏極與信號輸出端Vout1連接，其源極與PMOS管M23的漏極連接；其柵極與所述輔助運放單元BN的輸出端連接；所述所述PMOS管M22的漏極與信號輸出端Vout2連接，其源極與PMOS管M24的漏極連接，其柵極與所述輔助運放單元BN的輸出端連接；所述輔助運放單元BN的輸入端分別與所述PMOS管M23和PMOS管M24的漏極連接；所述PMOS管M23的柵極和PMOS管M24的柵極相連，所述PMOS管M23的源極和PMOS管M24的源極均接入電壓VDD；所述共模反饋運放單元A1輸入正端通過電阻R7與所述NMOS管M19的漏極連接，還通過電阻R8與所述NMOS管M20的漏極連接；所述共模反饋運放單元A1的輸入負(fù)端接入電壓VCM；所述共模反饋運放單元A1的輸出端分別與所述PMOS管M23的柵極和PMOS管M24的柵極連接。
8.根據(jù)權(quán)利要求7所述一種無源混頻器，其特征在于：所述輔助運放單元BP包括PMOS管BPM0、PMOS管BPM1、PMOS管BPM2、NMOS管BPM3、NMOS管BPM4、NMOS管BPM5、NMOS管BPM6、PMOS管BPM7PMOS管BPM8、PMOS管BPM9、PMOS管BPM10、PMOS管BPM11和PMOS管BPM12；
所述NMOS管BPM3的漏極與所述NMOS管M19的柵極連接，所述PMOS管BPM4的漏極與所述NMOS管M20的柵極連接，所述NMOS管BPM3的柵極和NMOS管BPM4的柵極均接入偏置電壓vb1，所述NMOS管BPM3的源極分別與PMOS管BPM1的漏極和NMOS管BPM5的漏極連接；所述NMOS管BPM4的源極分別與PMOS管BPM2的漏極和NMOS管BPM6的漏極連接；所述NMOS管BPM5的柵極和NMOS管BPM6的柵極均接入偏置電壓vb0，所述NMOS管BPM5的源極和NMOS管BPM6的源極均接地；
所述PMOS管BPM1的柵極與所述NMOS管M17的漏極連接，所述PMOS管BPM2的柵極與所述NMOS管M18的漏極連接，所述PMOS管BPM1的源極和PMOS管BPM1的源極均與所述PMOS管BPM0的漏極連接，所述PMOS管BPM0的柵極接入偏置電壓vb2，所述PMOS管BPM0的源極分別與所述PMOS管BPM11的漏極和PMOS管BPM12的漏極連接，所述PMOS管BPM11的柵極與所述PMOS管BPM8的漏極連接，所述PMOS管BPM12的柵極與所述PMOS管BPM7的漏極連接，所述PMOS管BPM11和PMOS管BPM12的源極均接入電壓VDD；
所述PMOS管BPM7的漏極與所述NMOS管M19的柵極連接，所述PMOS管BPM8的漏極與所述NMOS管M20的柵極連接，所述PMOS管BPM8的柵極和PMOS管BPM7的柵極均接入偏置電壓vb2，所述PMOS管BPM7的源極與所述PMOS管BPM9的漏極連接，所述PMOS管BPM8的源極與所述PMOS管BPM10的漏極連接，所述PMOS管BPM9的柵極和PMOS管BPM10的柵極均接入偏置電壓vb2，所述PMOS管BPM9的源極和PMOS管BPM10的源極均接入電壓VDD。
9.根據(jù)權(quán)利要求7或8所述一種無源混頻器，其特征在于：所述輔助運放單元BN包括NMOS管BNM0、NMOS管BNM1、NMOS管BNM2、PMOS管BNM3、PMOS管BNM4、PMOS管BNM5、PMOS管BNM6，NMOS管BNM7、NMOS管BNM8、NMOS管BNM9、NMOS管BNM10、NMOS管BNM11和NMOS管BNM12；
所述NMOS管BNM1的源極和NMOS管BNM2的源極均與所述NMOS管BNM0的漏極連接，所述NMOS管BNM1的柵極與所述NMOS管M21的源極連接，所述NMOS管BNM2的柵極與所述NMOS管M22的源極連接，所述NMOS管BNM1的柵極的漏極與所述PMOS管BNM3的源極連接，所述NMOS管BNM2的柵極的漏極與所述PMOS管BNM4的源極連接；
所述NMOS管BNM0的柵極接入偏置電壓vb2，所述NMOS管BNM0的源極分別與所述NMOS管BNM11的漏極和NMOS管BNM12的漏極連接，所述NMOS管BNM11的柵極與所述PMOS管BNM4的漏極連接，所述NMOS管BNM12的柵極與所述PMOS管BNM3的漏極連接，所述NMOS管BNM11的源極和NMOS管BNM12的源極均接地；
所述PMOS管BNM3的源極與所述PMOS管BNM5的漏極連接，所述PMOS管BNM4的源極與所述PMOS管BNM6的漏極連接，所述PMOS管BNM5的柵極和PMOS管BNM6的柵極均接入偏置電壓vb3，所述PMOS管BNM5的源極和PMOS管BNM6的源極均接入電壓VDD，所述PMOS管BNM3的柵極和PMOS管BNM4的柵極均接入偏置電壓vb2，所述PMOS管BNM3的漏極與所述NMOS管M21的柵極連接，所述PMOS管BNM4的漏極與所述NMOS管M22的柵極連接；
所述NMOS管BNM7的柵極和NMOS管BNM8的柵極均接入偏置電壓vb1，所述NMOS管BNM7的漏極與所述PMOS管BNM3的漏極連接，所述NMOS管BNM8的漏極與所述PMOS管BNM4的漏極連接，所述NMOS管BNM7的源極與所述PMOS管BNM9的漏極連接，所述NMOS管BNM8的源極與所述PMOS管BNM10的漏極連接，所述NMOS管BNM9的柵極和NMOS管BNM10的柵極均接入偏置電壓vb0，所述NMOS管BNM9的源極和NMOS管BNM10的源極均接地。
10.一種無源混頻器的運行方法，其特征在于，采用權(quán)利要求1-9任一項所述無源混頻器實現(xiàn)，所述方法包括以下步驟：
步驟S1.跨導(dǎo)放大級電路(1)增大跨導(dǎo)值，接入射頻電壓信號，通過電流復(fù)用將射頻電壓信號轉(zhuǎn)化為射頻電流信號；
步驟S2.開關(guān)混頻級電路(2)接入本振信號，將射頻電流信號與本振信號進(jìn)行調(diào)制混頻，并對混頻后的信號進(jìn)行濾波，輸出中頻電流信號；
步驟S3.跨阻放大級電路(3)通過輔助運放單元BP和輔助運放單元BN降低輸入阻抗、增大等效跨導(dǎo)值和增益，將中頻電流信號轉(zhuǎn)換成中頻電壓信號輸出。