本發(fā)明涉及電子電路技術(shù)領(lǐng)域,具體涉及一種驅(qū)動(dòng)電路及驅(qū)動(dòng)電路板。
背景技術(shù):
在1200V等級(jí)上,功率器件以絕緣柵雙極型晶體管(IGBT)為主,有著成本較低,功率大,開(kāi)關(guān)特性較好等優(yōu)勢(shì)。碳化硅(SiC)材料具有禁帶寬度大、擊穿電場(chǎng)高和導(dǎo)熱率大等特點(diǎn),相比于硅(Si)材料,4H-SiC可以提供3.3倍于前者的熱導(dǎo)率、2.5倍于前者的飽和電子遷移率及10倍于前者的擊穿電場(chǎng)強(qiáng)度,被認(rèn)為是制備高溫、高頻、大功率器件的理想材料。隨著碳化硅器件制造技術(shù)的日趨成熟,目前已經(jīng)有1200V等級(jí)及以上的碳化硅金屬場(chǎng)效應(yīng)晶體管(MOSFET)產(chǎn)品問(wèn)世,并得到一定范圍的使用。碳化硅MOSFET高開(kāi)關(guān)速度,易于并聯(lián),驅(qū)動(dòng)簡(jiǎn)單的優(yōu)勢(shì),而且碳化硅器件功率密度高,散熱性能好,可以較大地提升系統(tǒng)的效率。
Si IGBT的電流等級(jí)比較大,但I(xiàn)GBT的關(guān)斷速度比較慢,尤其是少數(shù)載流子在基區(qū)的復(fù)合導(dǎo)致拖尾電流大使得關(guān)斷損耗增加,因此極大地限制了IGBT的開(kāi)關(guān)頻率。SiC MOSFET器件在大電流條件下與同等功率等級(jí)的Si IGBT器件相比導(dǎo)通損耗更高,同時(shí)擁有大芯片面積的大電流的SiC器件仍然處于開(kāi)發(fā)之中,SiC材料的成本高也限制了SiC器件直接取代Si器件使用。
一種混合并聯(lián)組合的器件,它是由Si IGBT和SiC MOSFET并聯(lián)組成的器件,我們稱之為混合器件(Hybrid Device)如圖1所示,組合器件的性能表現(xiàn)出了Si IGBT和SiC MOSFET的綜合優(yōu)勢(shì),當(dāng)采用適當(dāng)?shù)奶厥饷}寬形式時(shí),Si IGBT和SiC MOSFET并聯(lián)可以實(shí)現(xiàn)Si IGBT器件無(wú)諧振零電壓開(kāi)通或者關(guān)斷,從而降低系統(tǒng)損耗,減小系統(tǒng)散熱成本,提高系統(tǒng)可靠性的目的。
但Si IGBT和SiC MOSFET簡(jiǎn)單并聯(lián)不能充分的發(fā)揮器件的各自優(yōu)勢(shì),需要采用適當(dāng)?shù)奶厥饷}寬調(diào)制形式如圖2所示,該類型的PWM驅(qū)動(dòng)脈沖需要處理器的定時(shí)器單元參與,類似于在半橋驅(qū)動(dòng)中加入死區(qū)的方式,但與死區(qū)產(chǎn)生又有不同之處,其更靈活多變,不能采用常規(guī)的死區(qū)加入方式。并且,由于一個(gè)混合器件需要兩路非規(guī)則調(diào)制的PWM信號(hào),將消耗處理器2個(gè)高級(jí)定時(shí)單元,組成半橋電路則需要4個(gè)定時(shí)單元,兩相全橋和三相全橋則分別需要8個(gè)和12個(gè)高級(jí)定時(shí)器單元,當(dāng)混合器件還需要并聯(lián)擴(kuò)容時(shí),需要的驅(qū)動(dòng)信號(hào)還需要翻倍,并且由于不能采用常規(guī)的PWM信號(hào)死區(qū)加入方式,所有這些驅(qū)動(dòng)信號(hào)的產(chǎn)生都需要處理器參與一部分計(jì)算,這極大的消耗了處理器的計(jì)算資源,不利于控制器的設(shè)計(jì)。
技術(shù)實(shí)現(xiàn)要素:
針對(duì)現(xiàn)有技術(shù)中的缺陷,本發(fā)明提供一種驅(qū)動(dòng)電路及驅(qū)動(dòng)電路板,本發(fā)明采用硬件電路實(shí)現(xiàn)并聯(lián)的碳化硅單極性器件與硅雙極性器件所需要的特定脈沖驅(qū)動(dòng)信號(hào),相比于現(xiàn)有技術(shù)采用定時(shí)單元和處理器的處理模式,本發(fā)明減少了處理器的負(fù)擔(dān),簡(jiǎn)化了控制器的設(shè)計(jì),提高了系統(tǒng)的穩(wěn)定性。
第一方面,本發(fā)明提供了一種驅(qū)動(dòng)電路,包括第一非門(mén)、第二非門(mén)、第三非門(mén)、第四非門(mén)、第一與非門(mén)、第二與非門(mén)、第一電阻和第一電容;
第一非門(mén)的第一端與第一節(jié)點(diǎn)連接,第二端與第一與非門(mén)的第二輸入端連接;
第一電阻的第一端與第一節(jié)點(diǎn)連接,第二端與第二節(jié)點(diǎn)連接;
第一電容的第一端與第二節(jié)點(diǎn)連接,第二端與地連接;
第二非門(mén)的第一端與第二節(jié)點(diǎn)連接,第二端與第三節(jié)點(diǎn)連接;
第二與非門(mén)的第一輸入端與第一節(jié)點(diǎn)連接,第二與非門(mén)的輸出端為驅(qū)動(dòng)電路的第一輸出端;
第三非門(mén)的第一端與第三節(jié)點(diǎn)連接,第二端與第二與非門(mén)的第二輸入端連接;
第一與非門(mén)的第一輸入端與第三節(jié)點(diǎn)連接;
第四非門(mén)的第一端與第一與非門(mén)的輸出端連接,第四非門(mén)的第二端為驅(qū)動(dòng)電路的第二輸出端;
其中,驅(qū)動(dòng)電路的輸入端與第一節(jié)點(diǎn)連接,用于輸入一組脈沖調(diào)制信號(hào);驅(qū)動(dòng)電路的第一輸出端與碳化硅單極性器件連接,用于輸出第一路驅(qū)動(dòng)信號(hào);驅(qū)動(dòng)電路的第二輸出端與硅雙極性器件連接,用于輸出第二路驅(qū)動(dòng)信號(hào);其中,碳化硅單極性器件與硅雙極性器件為并聯(lián)連接關(guān)系。
進(jìn)一步地,第一路驅(qū)動(dòng)信號(hào)與輸入的脈沖調(diào)制信號(hào)相同,第二路驅(qū)動(dòng)信號(hào)的上升沿相對(duì)于第一路驅(qū)動(dòng)信號(hào)的上升沿滯后時(shí)間τ1;第二路驅(qū)動(dòng)信號(hào)的下降沿相對(duì)于第一路驅(qū)動(dòng)信號(hào)的下降沿提前時(shí)間τ1。
第二方面,本發(fā)明還提供了一種驅(qū)動(dòng)電路,包括:第二電阻、第二電容、第三電阻、第三電容、第五非門(mén)、第六非門(mén)、第七非門(mén)、第八非門(mén)和第一異或門(mén);
其中,第二電阻的第一端與第一節(jié)點(diǎn)連接,第二端與第二節(jié)點(diǎn)連接;
第二電容的第一端與第二節(jié)點(diǎn)連接、第二端與地連接;
第三電阻的第一端與第一節(jié)點(diǎn)連接,第二端與第三節(jié)點(diǎn)連接;
第三電容的第一端與第三節(jié)點(diǎn)連接,第二端與地連接;
第五非門(mén)的第一端與第二節(jié)點(diǎn)連接,第二端與第六非門(mén)的第一端連接;
第六非門(mén)的第二端與第一異或門(mén)的第二輸入端連接;
第一異或門(mén)的第一輸入端與第一節(jié)點(diǎn)連接,第一異或門(mén)的輸出端作為驅(qū)動(dòng)電路的第一輸出端;
第七非門(mén)的第一端與第三節(jié)點(diǎn)連接,第二端與第八非門(mén)的第一端連接;
第八非門(mén)的第二端作為驅(qū)動(dòng)電路的第二輸出端;
其中,驅(qū)動(dòng)電路的輸入端與第一節(jié)點(diǎn)連接,用于輸入一組脈沖調(diào)制信號(hào);驅(qū)動(dòng)電路的第一輸出端與碳化硅單極性器件連接,驅(qū)動(dòng)電路的第二輸出端與硅雙極性器件連接;其中,碳化硅單極性器件與硅雙極性器件為并聯(lián)連接關(guān)系。
進(jìn)一步地,第二路驅(qū)動(dòng)信號(hào)與輸入的脈沖調(diào)制信號(hào)相同,第一路驅(qū)動(dòng)信號(hào)分別在第二路驅(qū)動(dòng)信號(hào)的上升沿和下降沿處各保持一個(gè)時(shí)間寬度為τ2的高電平,第一個(gè)高電平的起始位置相對(duì)于上升沿提前時(shí)間τ3,第二個(gè)高電平的起始位置相對(duì)于下降沿提前時(shí)間τ3。
第三方面,本發(fā)明還提供了一種驅(qū)動(dòng)電路,包括:第九非門(mén)、第十非門(mén)、第十一非門(mén)、第四電阻、第四電容、第三與非門(mén)和第二異或門(mén);
其中,第十一非門(mén)的第一端與第一節(jié)點(diǎn)連接,第二端與第二節(jié)點(diǎn)連接;
第九非門(mén)的第一端與第一節(jié)點(diǎn)連接,第二端與第三節(jié)點(diǎn)連接;
第四電阻的第一端與第三節(jié)點(diǎn)連接,第二端與第四節(jié)點(diǎn)連接;
第四電容的第一端與第四節(jié)點(diǎn)連接,第二端與地連接;
第三與非門(mén)的第一輸入端與第四節(jié)點(diǎn)連接,第二輸入端與第二節(jié)點(diǎn)連接,輸出端與第二異或門(mén)的第一輸入端連接;
第二異或門(mén)的第二輸入端與第三節(jié)點(diǎn)連接,輸出端與第十非門(mén)的第一端連接;
第十非門(mén)的第二端作為驅(qū)動(dòng)電路的第一輸出端,第三節(jié)點(diǎn)作為驅(qū)動(dòng)電路的第二輸出端;
其中,驅(qū)動(dòng)電路的輸入端與第一節(jié)點(diǎn)連接,用于輸入一組脈沖調(diào)制信號(hào);驅(qū)動(dòng)電路的第一輸出端與碳化硅單極性器件連接,驅(qū)動(dòng)電路的第二輸出端與硅雙極性器件連接;其中,碳化硅單極性器件與硅雙極性器件為并聯(lián)連接關(guān)系。
進(jìn)一步地,第一路驅(qū)動(dòng)信號(hào)與輸入的脈沖調(diào)制信號(hào)相同,第二路驅(qū)動(dòng)信號(hào)的下降沿相對(duì)于第一路驅(qū)動(dòng)信號(hào)的下降沿提前時(shí)間τ4。
第四方面,本發(fā)明還提供了一種驅(qū)動(dòng)電路板,包括:如上面第一項(xiàng)所述的驅(qū)動(dòng)電路、如上面第二項(xiàng)所述的驅(qū)動(dòng)電路,和/或,如上面第三項(xiàng)所述的驅(qū)動(dòng)電路;其中,三個(gè)驅(qū)動(dòng)電路之間相互獨(dú)立。
由上述技術(shù)方案可知,本發(fā)明提供的驅(qū)動(dòng)電路及驅(qū)動(dòng)電路板,可以用于碳化硅單極性器件與硅雙極性器件并聯(lián)的驅(qū)動(dòng),該驅(qū)動(dòng)電路能保證在原有脈沖寬度調(diào)制器輸入不變的條件下,提供碳化硅單極性器件與硅雙極性器件并聯(lián)所需要的特殊脈寬形式,以達(dá)到碳化硅單極性器件與硅雙極性器件并聯(lián)時(shí),實(shí)現(xiàn)硅雙極性器件無(wú)諧振零電壓開(kāi)通或者關(guān)斷,從而降低系統(tǒng)損耗,減小系統(tǒng)散熱成本,提高系統(tǒng)可靠性的目的。
附圖說(shuō)明
為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹,顯而易見(jiàn)地,下面描述中的附圖是本發(fā)明的一些實(shí)施例,對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講,在不付出創(chuàng)造性勞動(dòng)的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
圖1是Si IGBT器件與SiC MOSFET器件的并聯(lián)電路示意圖;
圖2是混合器件所需的特殊的驅(qū)動(dòng)信號(hào);
圖3是本發(fā)明實(shí)施例一提供的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖;
圖4是本發(fā)明實(shí)施例一提供的驅(qū)動(dòng)電路輸出的兩路驅(qū)動(dòng)信號(hào)的示意圖;
圖5是本發(fā)明實(shí)施例二提供的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖;
圖6是本發(fā)明實(shí)施例二提供的驅(qū)動(dòng)電路輸出的兩路驅(qū)動(dòng)信號(hào)的示意圖;
圖7是本發(fā)明實(shí)施例三提供的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖;
圖8是本發(fā)明實(shí)施例三提供的驅(qū)動(dòng)電路輸出的兩路驅(qū)動(dòng)信號(hào)的示意圖。
具體實(shí)施方式
為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚,下面將結(jié)合本發(fā)明實(shí)施例中的附圖,對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整的描述,顯然,所描述的實(shí)施例是本發(fā)明一部分實(shí)施例,而不是全部的實(shí)施例?;诒景l(fā)明中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例,都屬于本發(fā)明保護(hù)的范圍。
為了解決背景技術(shù)提到的技術(shù)問(wèn)題,本發(fā)明提供了一種硬件驅(qū)動(dòng)電路來(lái)實(shí)現(xiàn)硅雙極性器件Si IGBT和碳化硅單極性器件SiC MOSFET混合器件所需要的各種特殊脈寬形式,相對(duì)于現(xiàn)有技術(shù)中采用處理器和定時(shí)單元的處理方式,本發(fā)明采用硬件電路的方式可以減小處理器的負(fù)擔(dān),簡(jiǎn)化控制器的設(shè)計(jì),提高系統(tǒng)穩(wěn)定性。
圖3示出了本發(fā)明實(shí)施例一提供的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖,參見(jiàn)圖3,該驅(qū)動(dòng)電路包括:第一非門(mén)N1、第二非門(mén)N2、第三非門(mén)N3、第四非門(mén)N4、第一與非門(mén)NAND1、第二與非門(mén)NAND2、第一電阻R1和第一電容C1;
第一非門(mén)N1的第一端與第一節(jié)點(diǎn)P1連接,第二端與第一與非門(mén)NAND1的第二輸入端連接;
第一電阻R1的第一端與第一節(jié)點(diǎn)P1連接,第二端與第二節(jié)點(diǎn)P2連接;
第一電容C1的第一端與第二節(jié)點(diǎn)P2連接,第二端與地連接;
第二非門(mén)N2的第一端與第二節(jié)點(diǎn)P2連接,第二端與第三節(jié)點(diǎn)P3連接;
第二與非門(mén)NAND2的第一輸入端與第一節(jié)點(diǎn)P1連接,第二與非門(mén)NAND2的輸出端為驅(qū)動(dòng)電路的第一輸出端;
第三非門(mén)的第一端與第三節(jié)點(diǎn)P3連接,第二端與第二與非門(mén)NAND2的第二輸入端連接;
第一與非門(mén)NAND1的第一輸入端與第三節(jié)點(diǎn)P3連接;
第四非門(mén)的第一端與第一與非門(mén)NAND1的輸出端連接,第四非門(mén)的第二端為驅(qū)動(dòng)電路的第二輸出端;
其中,驅(qū)動(dòng)電路的輸入端與第一節(jié)點(diǎn)P1連接,用于輸入一組脈沖調(diào)制信號(hào);驅(qū)動(dòng)電路的第一輸出端與碳化硅單極性器件SiC MOSFET連接,用于輸出第一路驅(qū)動(dòng)信號(hào);驅(qū)動(dòng)電路的第二輸出端與硅雙極性器件Si IGBT連接,用于輸出第二路驅(qū)動(dòng)信號(hào);其中,碳化硅單極性器件SiC MOSFET與硅雙極性器件Si IGBT為并聯(lián)連接關(guān)系,例如參見(jiàn)圖1所示的并聯(lián)連接關(guān)系。
參見(jiàn)圖3,該驅(qū)動(dòng)電路包含兩路信號(hào)流向,第一路:?jiǎn)温稰WM信號(hào)輸入,經(jīng)過(guò)R1、C1延時(shí)電路,再經(jīng)過(guò)N2、N3兩個(gè)非門(mén)之后,與原信號(hào)一起輸入NAND2與非門(mén),進(jìn)行與非邏輯運(yùn)算,最后合成輸出1,該路輸出信號(hào)為SiC_MOSFET的驅(qū)動(dòng)信號(hào);第二路:?jiǎn)温稰WM信號(hào)輸入,經(jīng)R1、C1延時(shí)電路,再經(jīng)N2非門(mén)反向,與PWM輸入經(jīng)N1非門(mén)反向的信號(hào)一起輸入NAND1與非門(mén),進(jìn)行與非邏輯運(yùn)算,輸出信號(hào)再經(jīng)N4非門(mén)反向,得到第二路輸出信號(hào),該路輸出信號(hào)為絕緣柵雙極型晶體管IGBT的驅(qū)動(dòng)信號(hào);輸出的兩路驅(qū)動(dòng)信號(hào)的特征為,在第一路驅(qū)動(dòng)信號(hào)的上升沿處,第二路驅(qū)動(dòng)信號(hào)的上升沿滯后于第一路驅(qū)動(dòng)信號(hào)上升沿一個(gè)可調(diào)節(jié)的時(shí)間τ1,在第一路驅(qū)動(dòng)信號(hào)的下降沿處,第二驅(qū)動(dòng)信號(hào)在下降沿提前于第一路驅(qū)動(dòng)信號(hào)一個(gè)可調(diào)節(jié)的時(shí)間τ1。該可調(diào)節(jié)的時(shí)間τ1的寬度由延時(shí)電路電阻R1與電容C1共同決定。
采用圖3所示的驅(qū)動(dòng)電路對(duì)并聯(lián)的碳化硅單極性器件和硅雙極性器件進(jìn)行驅(qū)動(dòng)時(shí),得到的用于驅(qū)動(dòng)碳化硅單極性器件的第一路驅(qū)動(dòng)信號(hào)和用于驅(qū)動(dòng)硅雙極性器件的第二路驅(qū)動(dòng)信號(hào)如圖4所示。
由圖4可知,第一路驅(qū)動(dòng)信號(hào)與輸入的脈沖調(diào)制信號(hào)相同,第二路驅(qū)動(dòng)信號(hào)的上升沿相對(duì)于第一路驅(qū)動(dòng)信號(hào)的上升沿滯后時(shí)間τ1;第二路驅(qū)動(dòng)信號(hào)的下降沿相對(duì)于第一路驅(qū)動(dòng)信號(hào)的下降沿提前時(shí)間τ1。
圖3所示的驅(qū)動(dòng)電路實(shí)現(xiàn)了如圖4所示的驅(qū)動(dòng)信號(hào)的轉(zhuǎn)換,具體為:將一路PWM信號(hào)轉(zhuǎn)變成為適用于驅(qū)動(dòng)碳化硅單極性器件與硅雙極性器件并聯(lián)的兩路驅(qū)動(dòng)信號(hào)。例如,在信號(hào)的上升沿處,第二路的IGBT驅(qū)動(dòng)信號(hào)在上升沿滯后于第一路的SiC_MOS驅(qū)動(dòng)信號(hào)一個(gè)可調(diào)節(jié)的時(shí)間τ1,在信號(hào)的下降沿處,第二路的IGBT驅(qū)動(dòng)信號(hào)在下降沿提前于第一路的SiC_MOS驅(qū)動(dòng)信號(hào)一個(gè)可調(diào)節(jié)的時(shí)間τ1。由于時(shí)間差τ1的存在,從而可以讓IGBT器件工作在ZVS狀態(tài),而穩(wěn)態(tài)時(shí)兩器件都處于開(kāi)通狀態(tài),因?yàn)镾iC_MOS開(kāi)關(guān)損耗低于IGBT開(kāi)關(guān)損耗,所以該模式可以降低電路開(kāi)關(guān)損耗。
本發(fā)明實(shí)施例提供的驅(qū)動(dòng)電路,可以用于碳化硅單極性器件與硅雙極性器件并聯(lián)的驅(qū)動(dòng),該驅(qū)動(dòng)電路能保證在原有脈沖寬度調(diào)制器輸入不變的條件下,提供碳化硅單極性器件與硅雙極性器件并聯(lián)所需要的特殊脈寬形式,以達(dá)到碳化硅單極性器件與硅雙極性器件并聯(lián)時(shí),實(shí)現(xiàn)硅雙極性器件無(wú)諧振零電壓開(kāi)通或者關(guān)斷,從而降低系統(tǒng)損耗,減小系統(tǒng)散熱成本,提高系統(tǒng)可靠性的目的。
圖5示出了本發(fā)明實(shí)施例二提供的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖,參見(jiàn)圖5,該驅(qū)動(dòng)電路包括:第二電阻R2、第二電容C2、第三電阻R3、第三電容C3、第五非門(mén)N5、第六非門(mén)N6、第七非門(mén)N7、第八非門(mén)N8和第一異或門(mén)XOR1;
其中,第二電阻R2的第一端與第一節(jié)點(diǎn)P1連接,第二端與第二節(jié)點(diǎn)P2連接;
第二電容C2的第一端與第二節(jié)點(diǎn)P2連接、第二端與地連接;
第三電阻的R3第一端與第一節(jié)點(diǎn)P1連接,第二端與第三節(jié)點(diǎn)P3連接;
第三電容C3的第一端與第三節(jié)點(diǎn)P3連接,第二端與地連接;
第五非門(mén)N5的第一端與第二節(jié)點(diǎn)P2連接,第二端與第六非門(mén)N6的第一端連接;
第六非門(mén)N6的第二端與第一異或門(mén)XOR1的第二輸入端連接;
第一異或門(mén)XOR1的第一輸入端與第一節(jié)點(diǎn)P1連接,第一異或門(mén)XOR1的輸出端作為驅(qū)動(dòng)電路的第一輸出端;
第七非門(mén)N7的第一端與第三節(jié)點(diǎn)P3連接,第二端與第八非門(mén)N8的第一端連接;
第八非門(mén)N8的第二端作為驅(qū)動(dòng)電路的第二輸出端;
其中,驅(qū)動(dòng)電路的輸入端與第一節(jié)點(diǎn)P1連接,用于輸入一組脈沖調(diào)制信號(hào);驅(qū)動(dòng)電路的第一輸出端與碳化硅單極性器件連接,驅(qū)動(dòng)電路的第二輸出端與硅雙極性器件連接;其中,碳化硅單極性器件與硅雙極性器件為并聯(lián)連接關(guān)系。
參見(jiàn)圖5,該驅(qū)動(dòng)電路包含兩路信號(hào)流向,第一路:?jiǎn)温稰WM信號(hào)輸入,經(jīng)過(guò)R2、C2延時(shí)電路,再經(jīng)過(guò)N5、N6兩個(gè)非門(mén)之后,與原信號(hào)一起輸入XOR1異或門(mén),進(jìn)行異或邏輯運(yùn)算,最后合成輸出1,該路信號(hào)為SiC_MOSFET的驅(qū)動(dòng)信號(hào);第二路:?jiǎn)温稰WM信號(hào)輸入,經(jīng)R3、C3延時(shí)電路,再經(jīng)N7、N8非門(mén)反相,得到第二路輸出信號(hào),該路輸出信號(hào)為IGBT的驅(qū)動(dòng)信號(hào);輸出的兩路驅(qū)動(dòng)信號(hào)的特征為:第一路驅(qū)動(dòng)信號(hào)只在第二路驅(qū)動(dòng)信號(hào)的上升沿與下降沿保持一個(gè)可調(diào)時(shí)間寬度τ2的高電平,高電平的起始位置與第二路驅(qū)動(dòng)信號(hào)的上升沿與下降沿的相對(duì)位置由另一可調(diào)節(jié)時(shí)間寬度τ3決定。其中可調(diào)時(shí)間寬度τ2的大小由延時(shí)電路電阻R2與電容C2共同決定,可調(diào)節(jié)時(shí)間寬度τ3由延時(shí)電路電阻R2、電容C2與延時(shí)電路電阻R3、電容C3共同決定。
采用圖5所示的驅(qū)動(dòng)電路對(duì)并聯(lián)的碳化硅單極性器件和硅雙極性器件進(jìn)行驅(qū)動(dòng)時(shí),得到的用于驅(qū)動(dòng)碳化硅單極性器件的第一路驅(qū)動(dòng)信號(hào)和用于驅(qū)動(dòng)硅雙極性器件Si IGBT的第二路驅(qū)動(dòng)信號(hào)如圖6所示。
由圖6可知,第二路驅(qū)動(dòng)信號(hào)與輸入的脈沖調(diào)制信號(hào)相同,第一路驅(qū)動(dòng)信號(hào)分別在第二路驅(qū)動(dòng)信號(hào)的上升沿和下降沿處各保持一個(gè)時(shí)間寬度為τ2的高電平,第一個(gè)高電平的起始位置相對(duì)于上升沿提前時(shí)間τ3,第二個(gè)高電平的起始位置相對(duì)于下降沿提前時(shí)間τ3。
圖5所示的驅(qū)動(dòng)電路實(shí)現(xiàn)了如圖6所示的驅(qū)動(dòng)信號(hào)的轉(zhuǎn)換,具體為:將一路PWM信號(hào)轉(zhuǎn)變成為適用于驅(qū)動(dòng)碳化硅單極性器件與硅雙極性器件并聯(lián)的兩路驅(qū)動(dòng)信號(hào)。第一路用于驅(qū)動(dòng)SiC_MOS器件的驅(qū)動(dòng)信號(hào)只在第二路用于驅(qū)動(dòng)IGBT器件的驅(qū)動(dòng)信號(hào)的上升沿與下降沿保持一個(gè)可調(diào)時(shí)間寬度τ2的高電平,高電平的起始位置與IGBT驅(qū)動(dòng)信號(hào)的上升沿與下降沿的相對(duì)位置由另一可調(diào)節(jié)時(shí)間寬度τ3決定。SiC_MOS只在IGBT開(kāi)通與關(guān)斷時(shí)導(dǎo)通,因此還是可以讓IGBT器件工作在ZVS狀態(tài),而穩(wěn)態(tài)時(shí)只有IGBT處于開(kāi)通狀態(tài),充分利用了IGBT在大電流時(shí)低穩(wěn)態(tài)損耗,SiC_MOS在開(kāi)關(guān)狀態(tài)低開(kāi)關(guān)損耗的優(yōu)點(diǎn),從而達(dá)到降低電路開(kāi)關(guān)損耗的目的。
本發(fā)明實(shí)施例提供的驅(qū)動(dòng)電路,可以用于碳化硅單極性器件與硅雙極性器件并聯(lián)的驅(qū)動(dòng),該驅(qū)動(dòng)電路能保證在原有脈沖寬度調(diào)制器輸入不變的條件下,提供碳化硅單極性器件與硅雙極性器件并聯(lián)所需要的特殊脈寬形式,以達(dá)到碳化硅單極性器件與硅雙極性器件并聯(lián)時(shí),實(shí)現(xiàn)硅雙極性器件無(wú)諧振零電壓開(kāi)通或者關(guān)斷,從而降低系統(tǒng)損耗,減小系統(tǒng)散熱成本,提高系統(tǒng)可靠性的目的。
圖7示出了本發(fā)明實(shí)施例三提供的驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖,參見(jiàn)圖7,該驅(qū)動(dòng)電路包括:第九非門(mén)N9、第十非門(mén)N10、第十一非門(mén)N11、第四電阻R4、第四電容C4、第三與非門(mén)NAND3和第二異或門(mén)XOR2;
其中,第十一非門(mén)N11的第一端與第一節(jié)點(diǎn)P1連接,第二端與第二節(jié)點(diǎn)P2連接;
第九非門(mén)N9的第一端與第一節(jié)點(diǎn)P1連接,第二端與第三節(jié)點(diǎn)P3連接;
第四電阻R4的第一端與第三節(jié)點(diǎn)P3連接,第二端與第四節(jié)點(diǎn)P4連接;
第四電容C4的第一端與第四節(jié)點(diǎn)P4連接,第二端與地連接;
第三與非門(mén)NAND3的第一輸入端與第四節(jié)點(diǎn)P4連接,第二輸入端與第二節(jié)點(diǎn)P2連接,輸出端與第二異或門(mén)XOR2的第一輸入端連接;
第二異或門(mén)XOR2的第二輸入端與第三節(jié)點(diǎn)P3連接,輸出端與第十非門(mén)N10的第一端連接;
第十非門(mén)N10的第二端作為驅(qū)動(dòng)電路的第一輸出端,第三節(jié)點(diǎn)P3作為驅(qū)動(dòng)電路的第二輸出端;
其中,驅(qū)動(dòng)電路的輸入端與第一節(jié)點(diǎn)P1連接,用于輸入一組脈沖調(diào)制信號(hào);驅(qū)動(dòng)電路的第一輸出端與碳化硅單極性器件連接,驅(qū)動(dòng)電路的第二輸出端與硅雙極性器件連接;其中,碳化硅單極性器件與硅雙極性器件為并聯(lián)連接關(guān)系。
參見(jiàn)圖7,該驅(qū)動(dòng)電路包含兩路信號(hào)流向,第一路:?jiǎn)温稰WM信號(hào)輸入,經(jīng)過(guò)N9與N11反相,再經(jīng)過(guò)R4、C4延時(shí)電路后,與經(jīng)過(guò)N10反相的信號(hào)一起輸入NAND3與非門(mén),進(jìn)行與非邏輯運(yùn)算,NAND3與非門(mén)輸出再與經(jīng)過(guò)N9與N11反相的PWM信號(hào)一起輸入XOR2異或門(mén),XOR2異或門(mén)輸出經(jīng)過(guò)N10非門(mén)反相后為輸出信號(hào)1,該路信號(hào)為SiC_MOSFET的驅(qū)動(dòng)信號(hào);第二路:?jiǎn)温稰WM信號(hào)輸入,經(jīng)過(guò)N9與N11反相,得到第二路輸出信號(hào),該路信號(hào)為IGBT的驅(qū)動(dòng)信號(hào);輸出兩路驅(qū)動(dòng)信號(hào)的特征是在第一路驅(qū)動(dòng)信號(hào)的下降沿處,第二路驅(qū)動(dòng)信號(hào)的下降沿提前于第一路驅(qū)動(dòng)信號(hào)一個(gè)可調(diào)節(jié)的時(shí)間τ4。該可調(diào)節(jié)的時(shí)間τ4的寬度由延時(shí)電路電阻R4與電容C4共同決定。
采用圖7所示的驅(qū)動(dòng)電路對(duì)并聯(lián)的碳化硅單極性器件和硅雙極性器件進(jìn)行驅(qū)動(dòng)時(shí),得到的用于驅(qū)動(dòng)碳化硅單極性器件的第一路驅(qū)動(dòng)信號(hào)和用于驅(qū)動(dòng)硅雙極性器件的第二路驅(qū)動(dòng)信號(hào)如圖8所示。
由圖8可知,第一路驅(qū)動(dòng)信號(hào)與輸入的脈沖調(diào)制信號(hào)相同,第二路驅(qū)動(dòng)信號(hào)的下降沿相對(duì)于第一路驅(qū)動(dòng)信號(hào)的下降沿提前時(shí)間τ4。
圖7所示的驅(qū)動(dòng)電路實(shí)現(xiàn)了如圖8所示的驅(qū)動(dòng)信號(hào)的轉(zhuǎn)換,具體為:將一路PWM信號(hào)轉(zhuǎn)變成為適用于驅(qū)動(dòng)碳化硅單極性器件與硅雙極性器件并聯(lián)的兩路驅(qū)動(dòng)信號(hào)。其特征為在信號(hào)的下降沿處,第二路用于驅(qū)動(dòng)IGBT的驅(qū)動(dòng)信號(hào)在下降沿提前于第一路用于驅(qū)動(dòng)SiC_MOS的驅(qū)動(dòng)信號(hào)一個(gè)可調(diào)節(jié)的時(shí)間τ4。由于時(shí)間差τ4的存在,從而可以讓IGBT器件工作在ZVS狀態(tài),而SiC_MOS開(kāi)關(guān)損耗低于IGBT開(kāi)關(guān)損耗,從而達(dá)到降低電路開(kāi)關(guān)損耗的目的。
本發(fā)明實(shí)施例提供的驅(qū)動(dòng)電路,可以用于碳化硅單極性器件與硅雙極性器件并聯(lián)的驅(qū)動(dòng),該驅(qū)動(dòng)電路能保證在原有脈沖寬度調(diào)制器輸入不變的條件下,提供碳化硅單極性器件與硅雙極性器件并聯(lián)所需要的特殊脈寬形式,以達(dá)到碳化硅單極性器件與硅雙極性器件并聯(lián)時(shí),實(shí)現(xiàn)硅雙極性器件無(wú)諧振零電壓開(kāi)通或者關(guān)斷,從而降低系統(tǒng)損耗,減小系統(tǒng)散熱成本,提高系統(tǒng)可靠性的目的。
本發(fā)明實(shí)施例四提供了一種驅(qū)動(dòng)電路板,包括:如上面實(shí)施例一所述的驅(qū)動(dòng)電路、如上面實(shí)施例二所述的驅(qū)動(dòng)電路,和/或,如上面實(shí)施例三所述的驅(qū)動(dòng)電路;其中,三個(gè)驅(qū)動(dòng)電路之間相互獨(dú)立。
在具體實(shí)施中,可將以上三種驅(qū)動(dòng)電路集成于一塊驅(qū)動(dòng)電路板上,從而可以根據(jù)驅(qū)動(dòng)信號(hào)類型做選擇性輸出,以提高驅(qū)動(dòng)信號(hào)的靈活性。
在本發(fā)明的描述中,需要說(shuō)明的是,在本文中,諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái),而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且,術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含,從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素,而且還包括沒(méi)有明確列出的其他要素,或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素。在沒(méi)有更多限制的情況下,由語(yǔ)句“包括一個(gè)……”限定的要素,并不排除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。
以上實(shí)施例僅用于說(shuō)明本發(fā)明的技術(shù)方案,而非對(duì)其限制;盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明,本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改,或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換;而這些修改或替換,并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。