本發(fā)明涉及一種抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路。屬于電力電子技術(shù)與電工技術(shù)領(lǐng)域。

背景技術(shù)：

現(xiàn)有的商業(yè)化碳化硅半導(dǎo)體器件中，SiC MOSFET具有導(dǎo)通電阻小、導(dǎo)通損耗較低；可并聯(lián)使用實(shí)現(xiàn)均流，提高帶載能力；開關(guān)速度快，應(yīng)用頻率高等優(yōu)點(diǎn)，特別是其較快的開關(guān)速度，可以有效的降低功率變換器的體積、提高功率密度，具有非常優(yōu)秀的應(yīng)用前景。

但是由于SiC MOSFET的開關(guān)速度較快，當(dāng)變換器接入感性負(fù)載時(shí)，若采用硬關(guān)斷的驅(qū)動(dòng)電路，SiC MOSFET關(guān)斷時(shí)其漏源兩端會(huì)出現(xiàn)很高的電壓尖峰。為了保護(hù)SiC MOSFET不被擊穿，提高系統(tǒng)可靠性，目前通常采用“緩關(guān)斷”驅(qū)動(dòng)電路。

“緩關(guān)斷”實(shí)際上就是通過改變關(guān)斷時(shí)的驅(qū)動(dòng)信號(hào)，延長關(guān)斷時(shí)間，降低SiC MOSFET關(guān)斷時(shí)的漏極電流變化率，從而降低關(guān)斷時(shí)SiC MOSFET兩端的電壓尖峰。為實(shí)現(xiàn)這一效果，可采用如圖1所示的多電平柵極驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)SiC MOSFET。多電平柵極驅(qū)動(dòng)在傳統(tǒng)的高電平到低電平的關(guān)斷驅(qū)動(dòng)信號(hào)之間，設(shè)置兩個(gè)中間電平，在這兩個(gè)中間電平之間設(shè)置一個(gè)斜坡，形成斜坡式的多電平驅(qū)動(dòng)信號(hào)。多電平柵極驅(qū)動(dòng)信號(hào)兩個(gè)中間電平的選取是決定其抑制過壓效果的關(guān)鍵因素，而中間電平的選取與被控功率開關(guān)管的參數(shù)相關(guān)。由于目前SiC MOSFET器件參數(shù)具有明顯的分散性，對(duì)于不同批次的SiC MOSFET，其中間電平最佳值會(huì)有所不同，這使得該驅(qū)動(dòng)控制方法難以保證一致的性能，很難用于SiC MOSFET的批量應(yīng)用中，實(shí)際應(yīng)用價(jià)值受限。

這就需要尋求一種不受被控功率器件參數(shù)分散性影響，并能有效抑制其關(guān)斷電壓峰值的驅(qū)動(dòng)電路。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明旨在克服現(xiàn)有技術(shù)的不足，提供一種抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路，該電路能夠不受SiC MOSFET器件參數(shù)分散性的影響，有效抑制SiC MOSFET關(guān)斷時(shí)由感性負(fù)載引起的漏源電壓尖峰，提高系統(tǒng)的可靠性。

本發(fā)明為實(shí)現(xiàn)上述目的采用如下技術(shù)方案：

為達(dá)到上述發(fā)明目的，本發(fā)明提出了抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路，主要包括SiC MOSFET元件、采樣電路、測(cè)量放大器、模擬開關(guān)、疊加電路和驅(qū)動(dòng)電路；其中，所述采樣電路一端連接SiC MOSFET元件的漏源極上，用于實(shí)時(shí)采集SiC MOSFET元件漏源極的電壓，另一端連接模擬開關(guān)；所述模擬開關(guān)連接到測(cè)量放大器上，還依次連接疊加電路、柵極驅(qū)動(dòng)電路以及所述SiC MOSFET元件的柵極上，其根據(jù)SiC MOSFET元件漏源極的電壓選擇是否接入反饋電路。

所述采樣電路具體包括采樣第一電阻R_A和采樣第二電阻R_B，兩個(gè)電阻分別連接在所述SiC MOSFET元件的漏極和源極，采集連接所述SiC MOSFET元件源極的電阻兩端的電壓值。

所述模擬開關(guān)為三接頭的雙擲開關(guān)，固定端連接疊加電路，選擇端一端連接采樣電路，一端連接測(cè)量放大器的輸出端。

所述測(cè)量放大器為一個(gè)比較器，其輸入端一端連接采樣電路，另一端為設(shè)定值輸入。

所述疊加電路為同向求和電路，具體包括第一電阻R₁、第二電阻R₂、第三電阻R₃、第四電阻R₄、第五電阻R₅以及第二比較器；其中，

所述第一電阻R₁一端為多電平柵極信號(hào)，另一端連接第第二電阻R₂、第三電阻R₃以及第二比較器的輸入端，所述第二電阻R₂另一端連接模擬開關(guān)，所述第三電阻R₃另一端接地；所述第四電阻R₄一端連接第二比較器的另一輸入端、第五電阻R₅的一端，另一端接地；所述第五電阻R₅另一端連接第二比較器的輸出端以及驅(qū)動(dòng)電路；

所述驅(qū)動(dòng)電路為驅(qū)動(dòng)電阻R_G，所述驅(qū)動(dòng)電阻R_G一端連接第二比較器的輸出端，另一端連接所述SiC MOSFET元件的柵極。

一種抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路控制方法，該方法包括以下步驟：

采樣電路實(shí)時(shí)采集SiC MOSFET的漏源電壓，得到反饋電壓U_fb；將采集得到電壓U_fb與參考電壓U_ref進(jìn)行比較，輸出誤差信號(hào)U_diff；當(dāng)U_fb低于模擬開關(guān)S₁的閾值電壓U_th時(shí)，模擬開關(guān)S₁關(guān)斷，反饋回路不工作；當(dāng)U_fb高于模擬開關(guān)S₁的閾值電壓時(shí)，模擬開關(guān)S₁開通，誤差信號(hào)U_diff經(jīng)過模擬開關(guān)S₁后，與多電平柵極驅(qū)動(dòng)信號(hào)U₁通過疊加電路相加輸出最終的柵極驅(qū)動(dòng)信號(hào)U_G；柵極驅(qū)動(dòng)信號(hào)U_G輸入驅(qū)動(dòng)電路中驅(qū)動(dòng)SiC MOSFET，以實(shí)現(xiàn)不受器件參數(shù)分散性影響，對(duì)其關(guān)斷過壓進(jìn)行抑制。

本發(fā)明采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果：

與現(xiàn)有技術(shù)相比，本發(fā)明能夠通過反饋電路對(duì)SiC MOSFET柵極驅(qū)動(dòng)信號(hào)進(jìn)行實(shí)時(shí)動(dòng)態(tài)補(bǔ)償，可以不受器件參數(shù)分散性的影響將其關(guān)斷時(shí)由感性負(fù)載引起的漏源電壓尖峰抑制在一定范圍內(nèi)，防止SiC MOSFET被擊穿，提高系統(tǒng)可靠性，同時(shí)充分保證SiC MOSFET的關(guān)斷速度。

本發(fā)明提供的抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路，能夠不受SiC MOSFET器件參數(shù)分散性影響，有效抑制功率變換器接入感性負(fù)載關(guān)斷時(shí)引起的漏源電壓尖峰，提高系統(tǒng)的可靠性。

附圖說明

以下將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明：

圖1是現(xiàn)有技術(shù)中多電平柵極電壓驅(qū)動(dòng)信號(hào)示意圖；

圖2是本發(fā)明抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路框圖；

圖3是SiC MOSFET有源電壓驅(qū)動(dòng)控制波形示意圖；

圖4是本發(fā)明抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路圖。

具體實(shí)施方式

本發(fā)明實(shí)施例提供抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路及其控制方法，為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。通過參考附圖描述的實(shí)施方式是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。

本發(fā)明提出了抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路，其電路結(jié)構(gòu)大致如圖2所示，主要包括SiC MOSFET元件、采樣電路、測(cè)量放大器、模擬開關(guān)、疊加電路和驅(qū)動(dòng)電路；其中，所述采樣電路一端連接SiC MOSFET元件的漏源極上，用于實(shí)時(shí)采集SiC MOSFET元件漏源極的電壓，另一端連接模擬開關(guān)；所述模擬開關(guān)連接到測(cè)量放大器上，還依次連接疊加電路、柵極驅(qū)動(dòng)電路以及所述SiC MOSFET元件的柵極上，其根據(jù)SiC MOSFET元件漏源極的電壓選擇是否接入反饋電路。

具體的說，如圖4所示，采樣電路具體包括采樣第一電阻R_A和采樣第二電阻R_B，兩個(gè)電阻分別連接在所述SiC MOSFET元件的漏極和源極，采集連接所述SiC MOSFET元件源極的電阻兩端的電壓值。

所述模擬開關(guān)為三接頭的雙擲開關(guān)，固定端連接疊加電路，選擇端一端連接采樣電路，一端連接測(cè)量放大器的輸出端。

所述測(cè)量放大器為一個(gè)比較器，其輸入端一端連接采樣電路，另一端為設(shè)定值輸入。

所述疊加電路為同向求和電路，具體包括第一電阻R₁、第二電阻R₂、第三電阻R₃、第四電阻R₄、第五電阻R₅以及第二比較器；其中，

所述第一電阻R₁一端為多電平柵極信號(hào)，另一端連接第第二電阻R₂、第三電阻R₃以及第二比較器的輸入端，所述第二電阻R₂另一端連接模擬開關(guān)，所述第三電阻R₃另一端接地；所述第四電阻R₄一端連接第二比較器的另一輸入端、第五電阻R₅的一端，另一端接地；所述第五電阻R₅另一端連接第二比較器的輸出端以及驅(qū)動(dòng)電路；

所述驅(qū)動(dòng)電路為驅(qū)動(dòng)電阻R_G，所述驅(qū)動(dòng)電阻R_G一端連接第二比較器的輸出端，另一端連接所述SiC MOSFET元件的柵極。

圖2為SiC MOSFET有源電壓驅(qū)動(dòng)控制電路框圖，主要包括采樣電路、測(cè)量放大器，模擬開關(guān)，疊加電路和柵極驅(qū)動(dòng)電路五部分。SiC MOSFET漏源電壓U_DS經(jīng)過采樣電路采樣得到U_fb，U_fb是采樣電路的輸出，與SiC MOSFET的漏源電壓U_DS成正比，比例系數(shù)為k，U_fb控制模擬開關(guān)開通和關(guān)斷。根據(jù)U_fb的大小，反饋回路工作狀態(tài)分為兩種：

(1)當(dāng)U_fb小于模擬開關(guān)的閾值電壓U_th時(shí)，模擬開關(guān)處于關(guān)斷狀態(tài)，反饋回路不工作，驅(qū)動(dòng)信號(hào)仍然是多電平柵極信號(hào)；

(2)當(dāng)U_fb大于模擬開關(guān)S₁的閾值電壓U_th時(shí)，模擬開關(guān)處于導(dǎo)通狀態(tài)，反饋回路工作。U_ref為預(yù)設(shè)值，其值與希望的SiC MOSFET的漏源電壓最大值成正比，比例系數(shù)為k。若此時(shí)SiC MOSFET漏源電壓大于預(yù)設(shè)值，即U_fb>U_ref時(shí)，測(cè)量放大電路輸出電壓U_diff為正，與多電平柵極電壓相加，SiC MOSFET的柵源電壓升高，漏源電壓降低；若此時(shí)SiC MOSFET漏源電壓小于預(yù)設(shè)值，即U_fb<U_ref時(shí)，測(cè)量放大電路輸出電壓U_diff為負(fù)，與多電平柵極電壓相加，降低SiC MOSFET的柵源電壓，加快其關(guān)斷速度。

針對(duì)該抑制SiC MOSFET關(guān)斷過壓的有源電壓驅(qū)動(dòng)控制電路本發(fā)明現(xiàn)提供其控制方法，該方法包括以下步驟：

采樣電路實(shí)時(shí)采集SiC MOSFET的漏源電壓，得到反饋電壓U_fb；將采集得到電壓U_fb與參考電壓U_ref進(jìn)行比較，輸出誤差信號(hào)U_diff；當(dāng)U_fb低于模擬開關(guān)S₁的閾值電壓U_th時(shí)，模擬開關(guān)S₁關(guān)斷，反饋回路不工作；當(dāng)U_fb高于模擬開關(guān)S₁的閾值電壓時(shí)，模擬開關(guān)S₁開通，誤差信號(hào)U_diff經(jīng)過模擬開關(guān)S₁后，與多電平柵極驅(qū)動(dòng)信號(hào)U₁通過疊加電路相加輸出最終的柵極驅(qū)動(dòng)信號(hào)U_G，其中多電平柵極驅(qū)動(dòng)信號(hào)U₁如圖1所示在SiC MOSFET關(guān)斷即t₂～t₃時(shí)，為其柵極提供線性降低的電壓信號(hào)降低其關(guān)斷速度，進(jìn)而降低其漏源兩端的電壓；柵極驅(qū)動(dòng)信號(hào)U_G輸入驅(qū)動(dòng)電路中驅(qū)動(dòng)SiC MOSFET，以實(shí)現(xiàn)不受器件參數(shù)分散性影響，對(duì)其關(guān)斷過壓進(jìn)行抑制。

圖3為上述驅(qū)動(dòng)過程原理波形示意圖。

本發(fā)明工作原理為：

圖4為本實(shí)例中SiC MOSFET有源電壓驅(qū)動(dòng)控制電路圖。SiC MOSFET關(guān)斷時(shí)的漏源電壓U_DS經(jīng)過電阻R_A和R_B分壓得到U_fb。當(dāng)U_fb小于模擬開關(guān)S₁閾值電壓U_th時(shí)，反饋回路不工作；當(dāng)U_fb大于模擬開關(guān)S₁閾值電壓U_th時(shí)，反饋回路工作，測(cè)量放大器輸出U_diff，U_diff可由式(1)計(jì)算得到，G為所用理想放大器的開環(huán)差模電壓增益。

U_diff＝G(U_fb-U_ref) (1)

U₁為圖1所示的多電平柵極信號(hào)，多電平柵極驅(qū)動(dòng)在傳統(tǒng)的高電平到低電平的關(guān)斷驅(qū)動(dòng)信號(hào)之間，設(shè)置兩個(gè)中間電平，在這兩個(gè)中間電平之間設(shè)置一個(gè)斜坡，形成斜坡式的多電平驅(qū)動(dòng)信號(hào)。U₁與U_diff經(jīng)過同相加法器相加得到最終的柵極驅(qū)動(dòng)信號(hào)U_G，U_G可由式(2)計(jì)算得到。

$U_G=(1+\frac{R_5}{R_4})(\frac{R_3}{R_1}{U}_1+\frac{R_3}{R_2}{U}_{diff})---\left(2\right)$

以上實(shí)施例只是本發(fā)明的一個(gè)具體的實(shí)施電路原理圖，并不以此限定本發(fā)明的保護(hù)范圍。任何基于本發(fā)明所作的等效變化電路，均屬于本發(fā)明的保護(hù)范圍。