本發(fā)明屬于集成電路領(lǐng)域，尤其涉及一種跨阻放大器設(shè)計(jì)技術(shù)。

背景技術(shù)：

當(dāng)前，兼容多協(xié)議的軟件無線電技術(shù)變得愈發(fā)重要。對應(yīng)地，對寬帶射頻收發(fā)技術(shù)的研發(fā)變得日益迫切。過去很長一段時(shí)間，電路設(shè)計(jì)者習(xí)慣于使用電壓信號變量來分析表征電路的特性，即一種基于電壓模的電路設(shè)計(jì)技術(shù)理念。近年來，電流模式電路在模擬/混合信號處理中的潛在優(yōu)勢正逐漸被挖掘，并快速推動(dòng)基于電流模工作的電路設(shè)計(jì)技術(shù)的發(fā)展。目前，在射頻集成電路領(lǐng)域以電流模式工作的電路研究也取得不少突破。其中，最有代表性的就是基于電流模的射頻接收前端電路。

它以跨導(dǎo)器、電流換向型無源混頻器、基帶跨阻放大器為組成單元的射頻接收前端，以良好的噪聲、線性特性贏得了學(xué)術(shù)界和產(chǎn)業(yè)界的廣泛關(guān)注和研發(fā)投入。跨導(dǎo)器位于接收鏈路的第一級，將電壓信號轉(zhuǎn)換為電流，電流換向型混頻器對射頻電流進(jìn)行變頻，同時(shí)在電流域?qū)τ谧枞蓴_信號進(jìn)行濾波，而跨阻放大器位于末級，將變頻后的基帶電流信號轉(zhuǎn)化為電壓信號給后面的A/D轉(zhuǎn)換器。如圖1所示，該跨阻放大器可以基于運(yùn)放，采用電壓并聯(lián)負(fù)反饋結(jié)構(gòu)來實(shí)現(xiàn)。

另一方面。也注意到澳門大學(xué)的研究者使用電阻反饋的NMOS、PMOS反相器作為跨導(dǎo)器。如圖2所示，而末級的跨阻放大器則采用簡潔的共柵級輸入結(jié)構(gòu)，其中電流源M5、M6提供電路偏置(Zhicheng Lin；Pui-In Mak；Martins,1.4-mW 59.4-dB-SFDR 2.4-GHz ZigBee/WPAN Receiver Exploiting a“Split-LNTA+50％LO”Topology in 65-nm CMOS，IEEE trans.microwave theory and techn.,Volume:62,Issue:7.2014)。

綜合以上二種跨阻放大器結(jié)構(gòu)，我們可以看到，基于運(yùn)放的跨阻放大器，開環(huán)增益大，但是帶寬會(huì)受到一定限制。采用共柵級輸入結(jié)構(gòu)簡單，但是為了降低輸入電阻，意味著器件必須具備大的尺寸，或者消耗大的功耗來等效獲得高的跨導(dǎo)，這對于高性能集成電路來說都是要盡量避免的。尤其對于基帶數(shù)據(jù)率帶寬較高的要求下，該電路設(shè)計(jì)要求變得尤為苛刻。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明為解決上述技術(shù)問題，提出了一種采用較低的功耗實(shí)現(xiàn)高性能的跨阻放大器。

本發(fā)明采用的技術(shù)方案是：一種跨阻放大器，包括：第一共柵輸入級、第二共柵輸入級、第一負(fù)載級、第二負(fù)載級、第一反饋級、第二反饋級、第一耦合電容、第二耦合電容、第三耦合電容以及第四耦合電容；

第一共柵極的第一端輸入第一差分信號V_in+，第一共柵極的第一端還接第一耦合電容第一端，第一共柵極的第二端接第一負(fù)載級第一端，第一共柵極的第三端接偏置電壓V_b1，第一共柵極的第三端還接第二耦合電容第一端；第一共柵極的第二端接第一負(fù)載級的第一端；

第一共柵極的第一端還接第一反饋級第一端；所述第一反饋級第二端接偏置電壓V_b2，第一反饋級第三端接電源V_DD，第一反饋級第二端還接第三耦合電容第一端，所述第三耦合電容第二端接第一共柵極的第二端；

所述第一負(fù)載級的第一端作為跨阻放大器的第一輸出端，第一負(fù)載級第二端接第二負(fù)載級的第二端，所述第二負(fù)載級的第一端接第二共柵極的第一端，第二負(fù)載級第一端作為跨阻放大器的第二輸出端；

所述第二共柵極的第二端接偏置電壓V_b1，第二共柵極的第二端還接第一耦合電容第二端，第二共柵極的第三端輸入第二差分信號V_in-，第二共柵極的第三端還接第二耦合電容第二端；第二共柵極的第一端接第二負(fù)載級第一端；

第二共柵極的第三端還接第二反饋級第一端；所述第二反饋級第二端接偏置電壓Vb2，第二反饋級第三端接電源V_DD，第二反饋級第二端還接第四耦合電容第一端，所述第四耦合電容第二端接第二共柵極的第一端。

進(jìn)一步地，所述第一共柵極包括第一晶體管，所述第一晶體管源極作為第一共柵極的第一端接信號V_in+，第一晶體管柵極作為第一共柵極的第三端接偏置電壓V_b1，第一晶體管漏極作為第一共柵極的第二端。

進(jìn)一步地，所述第二共柵極包括第二晶體管，所述第二晶體管源極作為第二共柵極的第三端接信號V_in-，第二晶體管柵極作為第二共柵極的第二端接偏置電壓V_b1，第二晶體管漏極作為第二共柵極的第一端。

進(jìn)一步地，所述第一反饋級包括：第三晶體管，第三晶體管的柵極作為第一反饋級第二端接偏置電壓V_b2，第三晶體管的源極作為第一反饋級第三端接電源V_DD，第三晶體管的漏極作為第一反饋級第二端。

進(jìn)一步地，所述第二反饋級包括：第四晶體管，第四晶體管的柵極作為第二反饋級第二端接偏置電壓V_b2，第四晶體管的源極作為第一反饋級第三端接電源V_DD，第四晶體管的漏極作為第一反饋級第二端。

本發(fā)明的有益效果：本發(fā)明的一種跨阻放大器，包括：第一共柵輸入級、第二共柵輸入級、第一負(fù)載級、第二負(fù)載級、第一反饋級、第二反饋級、第一耦合電容、第二耦合電容、第三耦合電容以及第四耦合電容；射頻差分信號V_in+/-由第一共柵輸入級、第二共柵輸入級的源級輸入，然后轉(zhuǎn)換為信號電流，在第一負(fù)載級、第二負(fù)載級進(jìn)一步轉(zhuǎn)化為電壓信號并形成輸出差分信號V_out+/-；該輸出差分信號V_out+/-又被反饋級采樣反饋到第一反饋級、第二反饋級的源級，以提高等效輸入跨導(dǎo)，使得電流源晶體管在提供偏置電路外，還用以提供負(fù)反饋?zhàn)饔?，取得功能上的合二為一；而且第一共柵輸入級、第二共柵輸入級的源級采用第一耦合電容、第二耦合電容交叉耦合方式又進(jìn)一步提升等效輸入跨導(dǎo)，使得電路可以在低功耗下，顯著降低CMOS跨導(dǎo)放大器的輸入電阻，提供高的輸入等效跨導(dǎo)。

附圖說明

圖1是基于運(yùn)放原理的跨阻器構(gòu)成的電流模射頻接收前端原理圖；

圖2是基于共柵輸入跨阻器的射頻接收前端原理圖；

圖3是本發(fā)明一種低功耗跨阻放大器的原理圖；

圖4是本發(fā)明一種低功耗跨阻放大器的輸入阻抗結(jié)果曲線；

圖5是本發(fā)明一種低功耗跨阻放大器的噪聲結(jié)果曲線；

圖6是本發(fā)明一種低功耗跨阻放大器的IIP3結(jié)果圖。

具體實(shí)施方式

為便于本領(lǐng)域技術(shù)人員理解本發(fā)明的技術(shù)內(nèi)容，下面結(jié)合附圖對本發(fā)明內(nèi)容進(jìn)一步闡釋。

如圖3所示，為本發(fā)明提供的技術(shù)方案：一種跨阻放大器，包括：第一共柵輸入級、第二共柵輸入級、第一負(fù)載級、第二負(fù)載級、第一反饋級、第二反饋級、第一耦合電容、第二耦合電容、第三耦合電容以及第四耦合電容。

所述第一共柵極包括第一晶體管M₁，M₁源極作為第一共柵極的第一端接差分信號V_in+，M₁柵極作為第一共柵極的第三端接偏置電壓V_b1，M₁漏極作為第一共柵極的第二端。

所述第二共柵極包括第二晶體管M₂，M₂源極作為第二共柵極的第三端接差分信號V_in-，M₂柵極作為第二共柵極的第二端接偏置電壓V_b1，M₂漏極作為第二共柵極的第一端。

所述第一負(fù)載級包括第一負(fù)載電阻R_L1，R_L1的第一端作為第一負(fù)載級的第一端，也是本申請跨阻放大器的第一輸出端，R_L1的第二端作為第一負(fù)載級的第二端。

所述第二負(fù)載級包括第二負(fù)載電阻R_L2，R_L2的第一端作為第二負(fù)載級的第一端，也是本申請跨阻放大器的第二輸出端，R_L2的第二端作為第二負(fù)載級的第二端。

所述第一反饋級包括：第三晶體管M₃，M₃的柵極作為第一反饋級第二端接偏置電壓V_b2，M₃的源極作為第一反饋級第三端接電源V_DD，M₃的漏極作為第一反饋級第二端。

所述第二反饋級包括：第四晶體管M4，M4的柵極作為第二反饋級第二端接偏置電壓V_b2，M₄的源極作為第一反饋級第三端接電源V_DD，M₄的漏極作為第一反饋級第二端。

本發(fā)明采用PMOS晶體管M₁，M₂，M₃，M₄作為電路結(jié)構(gòu)，是因?yàn)镻MOS晶體管具有較NMOS晶體管更小的閃爍噪聲，這對于基帶的低噪聲接收十分有利。

跨阻放大器的差分信號V_in+/-由共柵級晶體管M₁和M₂的柵極輸入。一方面，差分信號分別在M₁通過第一耦合電容Cc₁以及M₂的柵極通過第二耦合電容Cc₂的交叉耦合作用形成前饋效應(yīng)，使得等效輸入跨導(dǎo)提升，附帶地，其噪聲也得以降低；另一方面，放大后的信號在M₁和M₂的漏極輸出，在第一負(fù)載電阻R_L1的第一端與第二負(fù)載電阻R_L2的第二端形成差分輸出信號V_out+/-，并且輸出信號V_out+/-被進(jìn)一步利用，反饋至反饋級晶體管M₃和M₄，進(jìn)而使得等效輸入跨導(dǎo)進(jìn)一步提高，等效輸入電阻減小。這對于降低電路功耗是極為有利的。注意到，反饋晶體管M3和M4還充當(dāng)了電流源的角色，來給電路提供偏置。通過小信號分析，電路的單端輸入阻抗可以表述為：

$R_{in}=\frac{1}{2g_{m1}(1+g_{m3}{R}_{L1})}---\left(1\right)$

其中，R_in是電路單端輸入阻抗；g_m1g_m3、R_L1依次代表晶體管M₁和M₃的跨導(dǎo)和負(fù)載電阻；公式中的分母系數(shù)2來自前饋?zhàn)饔茫ㄌ柪锩娴呢暙I(xiàn)項(xiàng)是負(fù)反饋的作用效果。由此可見，輸入電阻的減小和等效跨導(dǎo)的提升得以實(shí)現(xiàn)。此外，其跨阻增益近似為負(fù)載電阻。由于電路具備高的等效跨導(dǎo)，電路偏置電流小，負(fù)載電阻可以選擇較大數(shù)值，獲得高的跨導(dǎo)增益。

實(shí)施例

本實(shí)施例提供的跨阻放大器電路采用0.18μm RF CMOS工藝實(shí)現(xiàn)，采用1.8V電源供電，電路的靜態(tài)偏置電流僅為1.19mA。參數(shù)Cc₁、Cc₂:10nF,Cc₃、Cc₄:1nF，R_L1、R_L2：1KΩ。因?yàn)殡娙輸?shù)值較大，可以采用片外元件實(shí)現(xiàn)。圖4中，縱坐標(biāo)Zin表示電路的差分輸入阻抗，橫坐標(biāo)Frequency表示典型基帶頻率，圖4中給出了跨阻放大器的輸入阻抗仿真結(jié)果，可見電路的差分輸入阻抗在1MHz的典型基帶頻率處僅為33.8Ω。而且在20MHz的基帶頻率范圍內(nèi)，阻抗大體維持在一個(gè)較低的范圍內(nèi)。圖5中，縱坐標(biāo)NF表示噪聲指數(shù)，橫坐標(biāo)Frequency表示典型基帶頻率，圖5中給出了噪聲指數(shù)結(jié)果，在1MHz的典型基帶頻率處，其噪聲指數(shù)NF約為4.5dB。當(dāng)頻率小于100kHz時(shí)候，噪聲明顯增加，其原因在于閃爍噪聲在低頻處的貢獻(xiàn)。仿真也表明電路的跨阻增益約為60dBΩ。此外，采用間隔5MHz的等幅雙音信號分別在50MHz頻點(diǎn)測試線性度，如圖6所示，縱坐標(biāo)Pout表示輸出功率，橫坐標(biāo)Pin表示輸入功率，其輸入三階交調(diào)(IIP3)仿真結(jié)果為-2.9dBm。以上結(jié)果表明，該跨阻放大器在僅消耗2.1mW的功耗下，顯著降低電路的輸入電阻，獲得了高的等效輸入跨導(dǎo)。此外，由于交叉耦合和反饋的綜合運(yùn)用，電路也獲得了較低的噪聲指數(shù)。雖然其基帶有效作用帶寬在幾十兆赫茲范圍內(nèi)，但是對于一般的無線接收機(jī)的基帶速率范圍，這也足夠滿足需求。和現(xiàn)有的跨阻放大器相比，該電路具備低功耗的優(yōu)點(diǎn)。

本領(lǐng)域的普通技術(shù)人員將會(huì)意識到，這里所述的實(shí)施例是為了幫助讀者理解本發(fā)明的原理，應(yīng)被理解為本發(fā)明的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。