1.一種用于電功率控制的開關(guān)器件的驅(qū)動電路，包括：
驅(qū)動器電路單元，其連接到所述開關(guān)器件并被配置為控制所述開關(guān)器件處于接通狀態(tài)或斷開狀態(tài)；
第一邏輯器件，其連接到所述開關(guān)器件和所述驅(qū)動器電路單元并被配置為將關(guān)于所述開關(guān)器件的接通控制信號或斷開控制信號發(fā)送到所述驅(qū)動器電路單元或者被配置為將檢測所述開關(guān)器件的接通狀態(tài)或斷開狀態(tài)的監(jiān)視信號提供給所述驅(qū)動器電路單元；
第二邏輯器件，其連接到所述開關(guān)器件和所述第一邏輯器件并被配置為將關(guān)于所述開關(guān)器件的接通控制信號或斷開控制信號發(fā)送到所述第一邏輯器件或者被配置為將檢測所述開關(guān)器件的接通狀態(tài)或斷開狀態(tài)的監(jiān)視信號提供給所述第一邏輯器件；以及
控制器，其連接到所述第一邏輯器件和所述第二邏輯器件并被配置為將關(guān)于所述開關(guān)器件的接通控制指令信號或斷開控制指令信號提供給所述第一邏輯器件和所述第二邏輯器件中的至少一個。
2.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中，所述驅(qū)動器電路單元包括多個驅(qū)動器電路，所述多個驅(qū)動器電路共同重復(fù)地連接到所述開關(guān)器件并被配置為控制所述開關(guān)器件接通或斷開。
3.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中，所述第一邏輯器件和所述第二邏輯器件連接到所述開關(guān)器件的柵極和集電極以便接收檢測所述開關(guān)器件的接通狀態(tài)或斷開狀態(tài)的所述監(jiān)視信號。
4.根據(jù)權(quán)利要求3所述的驅(qū)動電路，其中，還包括：
各電平向下移位器，其分別連接在所述第二邏輯器件與所述開關(guān)器件的所述柵極之間、連接在所述第二邏輯器件與所述開關(guān)器件的所述集電極之間以及連接在所述第一邏輯器件與所述開關(guān)器件的所述柵極之間并且被配置為降低所述監(jiān)視信號的電壓電平。
5.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中，當(dāng)分別從所述第一邏輯器件和所述第二邏輯器件接收到的關(guān)于所述開關(guān)器件的所述接通狀態(tài)或所述斷開狀態(tài)的所述監(jiān)視信號彼此不同時，所述控制器確定在所述第一邏輯器件和所述第二邏輯器件中的一個中發(fā)生異常。
6.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中，所述控制器基于分別從所述第一邏輯器件和所述第二邏輯器件接收到的所述接通控制指令信號或所述斷開控制指令信號和關(guān)于所述開關(guān)器件的所述接通狀態(tài)或所述斷開狀態(tài)的所述監(jiān)視信號來確定所述第一邏輯器件和所述第二邏輯器件中發(fā)生異常的邏輯器件。
7.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中，所述第一邏輯器件和所述第二邏輯器件中的每個被配置有以下中的一個：現(xiàn)場可編程門陣列(FPGA)、微機(jī)單元(MCU)、復(fù)雜可編程邏輯器件(CPLD)以及專用集成電路(ASIC)。
8.根據(jù)權(quán)利要求4所述的驅(qū)動電路，其中，所述各電平向下移位器被配置有以下中的一個：電阻器軌道、比較器和運(yùn)算放大器。