相關(guān)申請(qǐng)的交叉引用

本專(zhuān)利文件要求共同待決的、共同受讓的2015年6月18日提交的no.62/181,470號(hào)美國(guó)臨時(shí)專(zhuān)利申請(qǐng)?zhí)柕臋?quán)益，其在通過(guò)引用的方式全文并入于此。

本發(fā)明涉及將前向糾錯(cuò)(fec)解碼器分解為多個(gè)較慢的前向糾錯(cuò)解碼器。

背景技術(shù)：

在fec解碼器的某些應(yīng)用中包括bch類(lèi)型解碼器，例如，所羅門(mén)(reed-solomon)解碼器，可能要求不同尺寸或總處理能力的解碼器。這些解碼器可以具有針對(duì)每個(gè)碼字的不同數(shù)量的奇偶性校驗(yàn)或符號(hào)校驗(yàn)。迄今為止，針對(duì)每一個(gè)不同尺寸的解碼器，已經(jīng)需要不同的解碼器“引擎”或電路。

技術(shù)實(shí)現(xiàn)要素：

與本發(fā)明的實(shí)施例一致，較快的fec解碼器，諸如所羅門(mén)(reed-solomon)解碼器或其它bch類(lèi)型解碼器，可以被分解為多個(gè)較慢的fec解碼器。例如，系統(tǒng)可以要求多個(gè)不同fec解碼器，諸如以系統(tǒng)其以一個(gè)速率接收數(shù)據(jù)但是以一個(gè)不同的較慢的速率內(nèi)部處理數(shù)據(jù)。在該示例中，系統(tǒng)可以具有用于它外部接口的較快的fec解碼器，以及較慢的內(nèi)部fec解碼器，當(dāng)使用共同的解碼器引擎用于所有fec解碼器，具有較快的fec解碼器被分解為使用共同解碼引擎的并行的較慢的fec解碼器。

支持每個(gè)碼字的奇偶性校驗(yàn)或符號(hào)校驗(yàn)的數(shù)量可以在較大的(即，較快的)和較小的(即，較慢的)fec解碼器之間不同。校驗(yàn)符號(hào)的數(shù)量，以及因此將被計(jì)算的校驗(yàn)子的數(shù)量也可以不同。盡管通常認(rèn)為較大的fec解碼器的碼字具有比較小的fec解碼器的碼字較大數(shù)量的校驗(yàn)符號(hào)，相反的情況也是可能的。

本發(fā)明提供一種結(jié)構(gòu)，其可以被用于具有不同尺寸碼字和每個(gè)碼字校驗(yàn)符號(hào)的不同數(shù)量，以及碼字的邊界可以不與時(shí)鐘邊界一致的較大的和較小的fec解碼器的任意組合。盡管結(jié)構(gòu)是靈活的，針對(duì)解碼器尺寸的任意組合，結(jié)構(gòu)的任意特別的實(shí)現(xiàn)將是固定的，以及應(yīng)該包括被該實(shí)現(xiàn)支持的最大校驗(yàn)符號(hào)數(shù)量的資源。

應(yīng)當(dāng)注意的是，本發(fā)明對(duì)于場(chǎng)尺寸(伽羅瓦域中的比特?cái)?shù)量)和不可簡(jiǎn)化多項(xiàng)式(其定義場(chǎng)序)對(duì)于所有的解碼器分解是相同的實(shí)現(xiàn)來(lái)說(shuō)是最合適的。而本發(fā)明的實(shí)現(xiàn)還可以被使用在場(chǎng)定義在解碼器類(lèi)型之間是可變的情況，在這樣的實(shí)現(xiàn)中，要求更大量的資源可以導(dǎo)致解碼器比用于不同情況簡(jiǎn)單實(shí)現(xiàn)的分離的解碼器更大。

不同的解碼器實(shí)現(xiàn)將根據(jù)情況。在一個(gè)示例中，400g比特每秒(bps)以太網(wǎng)信道可以接連至不支持100g比特每秒以上的設(shè)備。解決方案可以是分解400g比特每秒的信道為4個(gè)100g比特每秒的信道。然而，本發(fā)明的實(shí)現(xiàn)是可成比例縮放的。因此，400g比特每秒信道還可以被分解為8個(gè)50g比特每秒的信道或16個(gè)25g比特每秒的信道。在400g比特以太網(wǎng)場(chǎng)景中，其中400g比特每秒的信道被提供為兩個(gè)并行的200g比特每秒的信道，二對(duì)一分解將從每一個(gè)200g比特每秒信道中產(chǎn)生2個(gè)100g比特每秒信道。

因此，與本發(fā)明的實(shí)施例一致，提供了用于具有第一數(shù)據(jù)速率的輸入信道的解碼器電路裝置，其中輸入信道上的碼字包括并行的多個(gè)符號(hào)。解碼器信道包括選擇提供具有第一數(shù)據(jù)速率的第一輸出信道和選擇提供具有小于第一數(shù)據(jù)速率的數(shù)據(jù)速率的多個(gè)第二輸出信道二者。解碼器電路裝置包括校驗(yàn)子計(jì)算電路裝置，多項(xiàng)式計(jì)算電路裝置，以及搜索和校正電路。校驗(yàn)子計(jì)算電路裝置包括數(shù)量上對(duì)應(yīng)于多個(gè)符號(hào)量的多個(gè)有限域乘法器，用于使符號(hào)與有限域的根的冪相乘，除了第一乘法器之外的多個(gè)乘法器中的每一個(gè)相應(yīng)的乘法器使所述多個(gè)符號(hào)中的對(duì)應(yīng)的符號(hào)與在所述多個(gè)乘法器中比相鄰乘法器更高的所述根的冪相乘。第一級(jí)加法器電路使多個(gè)乘法器中若干乘法器組的輸出相加。第二級(jí)加法器使第一級(jí)加法器電路的輸出相加。第一累加器累加第二級(jí)加法器的輸出作為第一輸出信道的校驗(yàn)子。數(shù)量上等于乘法器的組的多個(gè)第二累加器累加第一級(jí)加法器電路的輸出。相應(yīng)的縮放乘法器操作在除了一個(gè)第二累加器之外所有的第二累加器中。每一個(gè)第二累加器的輸出是第二輸出信道的一個(gè)校驗(yàn)子。

還提供了操作這種電路裝置的方法。

附圖說(shuō)明

結(jié)合附圖，基于下述詳細(xì)描述的說(shuō)明書(shū)的考慮，本發(fā)明的其他特征，其性質(zhì)以及不同的優(yōu)點(diǎn)是明顯的，在全文中，相同的附圖標(biāo)記涉及同樣的部件，在附圖中，

圖1示出了用于第一信道和四個(gè)較慢的信道的典型的碼字輸入模式，其中在四個(gè)較慢的信道處碼字邊界與時(shí)鐘周期邊界一致；

圖2示出了用于不同速度的第一信道的碼字輸入模式的比較，其中在不同速度的第一信道處的碼字邊界與時(shí)鐘周期邊界不一致；

圖3示出了根據(jù)本發(fā)明實(shí)現(xiàn)的一般的fec解碼器的示意性示圖；

圖4是根據(jù)本發(fā)明的實(shí)施例用于計(jì)算校驗(yàn)子的一個(gè)實(shí)施方式的示意性示圖；

圖5是第一求和裝置的示意表示；

圖6是第二求和裝置的示意表示；

圖7是根據(jù)本發(fā)明實(shí)施例的用于計(jì)算碼字邊界位置的移位電路裝置的示意表示；

圖8示出對(duì)應(yīng)于多個(gè)線道的多個(gè)移位電路裝置的第一布置；

圖9示出對(duì)應(yīng)于多個(gè)線道的多個(gè)移位電路裝置的第二布置；

圖10是根據(jù)本發(fā)明配置的采用可編程邏輯設(shè)備的示例性系統(tǒng)的簡(jiǎn)化框圖；以及

圖11是根據(jù)本發(fā)明的方法的校驗(yàn)子計(jì)算部分的流程圖。

具體實(shí)施方式

如上文注釋?zhuān)竟_(kāi)描述了一種結(jié)構(gòu)，其根據(jù)較快的fec解碼器，諸如bch解碼器，和具體地所羅門(mén)(reed-solomon)解碼器可以被分解為多個(gè)較慢的fec解碼器。例如，系統(tǒng)可以要求多個(gè)不同的fec解碼器，諸如，系統(tǒng)其以一個(gè)速率接收數(shù)據(jù)但是以不同的較慢的速率內(nèi)部處理數(shù)據(jù)。在該示例中，系統(tǒng)可以具有用于它的外部接口的較快的fec解碼器，以及內(nèi)部較慢的fec解碼器。在較快的fec解碼器被分解為并行的較慢的fec解碼器的條件下，較快的外部解碼器以及較慢的內(nèi)部解碼器二者可以被構(gòu)造為使用共同的較慢的解碼器引擎。

圖1在圖的上半部分示出了較快的信道101之間分解的示例，并且在圖的下半部分示出了四個(gè)較慢的并行信道102。為了簡(jiǎn)明，碼字是同樣的(例如，rs(544，528))。然而，還可能的是在較快的信道101中的碼字具有一個(gè)規(guī)格(例如，rs(544，514))以及在較慢的信道102中的碼字具有不同的規(guī)格(例如，rs(528，514))。

可以看出，在較快的信道101中的每一個(gè)單獨(dú)的碼字111是四個(gè)時(shí)鐘100上的輸入(例如，每時(shí)鐘136符號(hào))。并行的較慢的信道102中的碼字112是16個(gè)時(shí)鐘100上的輸入(例如，每時(shí)鐘34符號(hào))。碼字邊界與時(shí)鐘邊界一致?？梢钥闯龈退俣鹊呐渲脤⒕哂斜雀呖偺幚砟芰η闆r的更長(zhǎng)輸入延遲，即使合計(jì)的總處理能力是同樣的。

圖2僅示出了針對(duì)更復(fù)雜情況的輸入線道，其中碼字長(zhǎng)度不是由每一時(shí)鐘符號(hào)輸入的數(shù)量可均等劃分的，以及因此碼字的開(kāi)始和結(jié)束點(diǎn)關(guān)于時(shí)鐘邊界變化。例如，在圖的上部中線道201可以對(duì)應(yīng)于每次被輸入128個(gè)符號(hào)的rs(544，514)碼字211，以及在圖的下部中線道202可以示出同樣的每次以較快的時(shí)鐘速率被輸入64個(gè)符號(hào)的碼字212。較慢和較快的時(shí)鐘速率可以分別地對(duì)應(yīng)于例如，不同的電路實(shí)現(xiàn)，諸如場(chǎng)可編程門(mén)陣列(fpga)實(shí)現(xiàn)和專(zhuān)用集成電路(asic)實(shí)現(xiàn)。總之，分解的較慢的信道沒(méi)有在該圖中被示出。

用于處理不對(duì)應(yīng)于時(shí)鐘邊界的碼字長(zhǎng)度的實(shí)現(xiàn)，在共同待決的、共同受讓的、在2015年9月3日提交的申請(qǐng)?zhí)枮閚o.14/844,551美國(guó)專(zhuān)利，其通過(guò)引用全文合并于此。在應(yīng)用技術(shù)(諸如那些在共同審理中公開(kāi)的)到圖2中示出的輸入后，那些可以如本公開(kāi)余下中公開(kāi)的被處理。特別地，以下的討論中詳述處理多個(gè)碼字均具有潛在不同結(jié)束/開(kāi)始位置。

圖3示出根據(jù)本發(fā)明的實(shí)施例的全部的解碼器結(jié)構(gòu)300，其中一個(gè)進(jìn)入線道301被分解為四個(gè)流出線道302，為了允許四個(gè)較小的(即，較慢的)解碼器代替一個(gè)較大的(即，較快的)解碼器。結(jié)構(gòu)300包括校驗(yàn)子計(jì)算級(jí)310、關(guān)鍵等式解算器級(jí)320、以及搜索和校正級(jí)330。

關(guān)鍵等式解算器級(jí)320包括若干關(guān)鍵等式解算器塊321，其計(jì)算錯(cuò)位定位多項(xiàng)式λ和錯(cuò)誤校正多項(xiàng)式ω。關(guān)鍵等式解算器塊321可以是常規(guī)的。此外，盡管圖中圖示的關(guān)鍵等式解算器塊321的數(shù)量等于輸出線道302的數(shù)量，關(guān)鍵等式解算器塊321的數(shù)量可以不同于輸出線道302的數(shù)量，取決于關(guān)鍵等式解算器塊321的總處理能力。

例如，如果關(guān)鍵等式解算器塊321是用于關(guān)鍵等式解算器塊321的數(shù)量和輸出線道302的數(shù)量之間一對(duì)一對(duì)應(yīng)的所需要的兩倍快，關(guān)鍵等式解算器塊321的數(shù)量可以是輸出線道320數(shù)量的一半，只要合適的緩沖器(未示出)被提供。相反地，作為另一個(gè)示例，如果關(guān)鍵等式解算器塊321僅僅是用于關(guān)鍵等式解算器塊321的數(shù)量和輸出線道302的數(shù)量之間一對(duì)一對(duì)應(yīng)的所需要的一半快，關(guān)鍵等式解算器塊321的數(shù)量可以是輸出線道320數(shù)量的兩倍。

校驗(yàn)子計(jì)算級(jí)310可以包括并行的校驗(yàn)子計(jì)算電路裝置，諸如在共同受讓的美國(guó)專(zhuān)利8,347,192，其通過(guò)引用全文合并于此。電路把進(jìn)入符號(hào)與增加的冪α相乘來(lái)提供之后要被加和的項(xiàng)。

與本發(fā)明的實(shí)施例一致，求和可以被實(shí)現(xiàn)為二級(jí)過(guò)程。對(duì)應(yīng)于解碼器待被分解的線道的數(shù)量，第一級(jí)和計(jì)項(xiàng)至若干子組。數(shù)量將從解碼器到解碼器地變化，因此任意特定的實(shí)現(xiàn)將必須提供等于解碼器能被分解的獨(dú)立的線道的最大數(shù)量的若干子組。子組可以針對(duì)單獨(dú)的線道單獨(dú)地使用，或者如果解碼器沒(méi)有被分解，可以被相加。

用于計(jì)算校驗(yàn)子的實(shí)現(xiàn)400在圖4中被示出。在解碼器中電路400實(shí)例將與可能遇到的最大數(shù)量的校驗(yàn)子一樣多，其由碼字中的奇偶校驗(yàn)、符號(hào)校驗(yàn)的數(shù)量確定。特別地，電路400的一個(gè)實(shí)例將用于在特別的碼字中遇到的每一個(gè)校驗(yàn)子。電路400中的s是用于電路400的實(shí)例正被使用的特別的校驗(yàn)子的指數(shù)。

如繪出的那樣，電路400示出三個(gè)子組，但是省略號(hào)401指示未示出的附加的子組。例如，假設(shè)四個(gè)子組以及每時(shí)鐘周期12個(gè)符號(hào)輸入。取第三校驗(yàn)子s＝2，乘法器402的輸入系數(shù)將是α⁰，α²，α⁴，α⁶，α⁸，α¹⁰，α¹²，α¹⁴，α¹⁶，α¹⁸，α²⁰和α²²。每一個(gè)加法器403針對(duì)子組的一個(gè)的相加乘法器項(xiàng)。針對(duì)單獨(dú)的線道情況，和由加法器404相加(注意如果有由省略號(hào)401表示的附加的子組，它們也在加法器404相加)。單獨(dú)的線道的和404在累加器405被累加具有校驗(yàn)子的運(yùn)行總和，在415由α被提高至并行p和校驗(yàn)子指數(shù)s的乘積移位值來(lái)縮放。在該示例其中p＝12(每時(shí)鐘有12個(gè)并行輸入符號(hào))s＝2，移位值是α²⁴。結(jié)果是用于更高速度的線道的s^th校驗(yàn)子，表示ss.n.1，其中“1”指示線道數(shù)量(在更高速度情況只有一個(gè)線道)以及n是速度倍數(shù)(其與線道倍數(shù)相同)。在示例中，其中s＝2并且有四個(gè)線道以及更高速度線道是更低速度線道的速度的四倍，指示是s2.4.1。

對(duì)于子組，相應(yīng)的加法器403的輸出在相應(yīng)的累加器413被累加，在423由移位值來(lái)縮放，該移位值是α被提高至子組并行p/n(其中n是子組的數(shù)量)和校驗(yàn)子指數(shù)s的乘積。因此，對(duì)于四個(gè)子組，移位值是α^(p/4)s＝α^ps/4。除了第一子組以外，項(xiàng)必須被除回(dividedbackdown)以使得每一個(gè)項(xiàng)以α⁰開(kāi)始，因此在除了第一個(gè)的每一個(gè)累加器413，在累加之前，乘法器433把和乘以適當(dāng)?shù)姆聪嘈ｒ?yàn)子冪α^-xs,…,α^-(p-3)s。結(jié)果是對(duì)于每一個(gè)更低速度線道的相應(yīng)的s^th校驗(yàn)子，以ss.1.m表示，其中“1”(n的一個(gè))指示更低的線道速度并且m是線道數(shù)量。在示例中，s＝2并且m＝1,…,4，以及校驗(yàn)子被表示為s2.1.1,s2.1.2(未示出),s2.1.3和s2.1.4。

任意數(shù)量的子組可以這樣被分解。作為另一個(gè)示例，如果輸入是64個(gè)符號(hào)寬度，可以實(shí)現(xiàn)一個(gè)線道，四個(gè)線道(四個(gè)子組其是十六個(gè)符號(hào)寬度)，八個(gè)線道(八個(gè)子組其是八個(gè)符號(hào)寬度)，十六個(gè)線道(十六個(gè)子組其是四個(gè)符號(hào)寬度)，32個(gè)線道(32個(gè)子組其是兩個(gè)符號(hào)寬度)。其它組合或分解也可以被創(chuàng)造。在這種情況，子組附加可以是嵌套的。

為了圖示目的，簡(jiǎn)單求和布置500，其可以被指代為“嵌套的”，使用八符號(hào)寬度的輸入在圖5中被示出。每一個(gè)符號(hào)501輸入至乘法器502。相應(yīng)的乘法器502的對(duì)被第一級(jí)加法器503相加，其輸出可以提供兩符號(hào)寬度的輸出513。第一級(jí)加法器503的輸出還可以被第二級(jí)加法器504相加來(lái)提供四符號(hào)寬度的輸出514。第二級(jí)加法器504的輸出還可以被第三級(jí)加法器505相加來(lái)提供八符號(hào)寬度的輸出515。輸出由以下表示法標(biāo)注：

index_of_a_certain_group_size:group_size

從而，例如，2:4指示第二組具有四的組尺寸。

在一些情況下，諸如圖5的布置，遞歸的嵌套布置不可以被使用，并且相反完全獨(dú)立或部分獨(dú)立的附加物被使用。圖6十二個(gè)符號(hào)輸入的情況，具有三個(gè)、四個(gè)和十二個(gè)符號(hào)寬度的組。再一次，每一個(gè)符號(hào)601輸入至乘法器602。相應(yīng)的乘法器602對(duì)被第一級(jí)加法器603相加。應(yīng)該清楚的是，除指示的三個(gè)、四個(gè)和十二個(gè)符號(hào)寬度的組，如果需要，這些加法器可以支持兩個(gè)符號(hào)寬度的組(未示出)。第一級(jí)加法器604的相應(yīng)的對(duì)的輸出繼而在相應(yīng)的第二級(jí)加法器604被相加來(lái)提供相應(yīng)的四個(gè)符號(hào)寬度的組614。每一個(gè)第一級(jí)加法器603的輸出也在一個(gè)第三級(jí)加法器605被加至一個(gè)乘法器602的輸出來(lái)提供三個(gè)符號(hào)寬度的組615。兩個(gè)第二級(jí)加法器604的輸出在第四級(jí)加法器606相互相加，以及繼而第四級(jí)加法器606的輸出在第五級(jí)加法器607被加至一個(gè)第二級(jí)加法器604的輸出來(lái)提供十二個(gè)符號(hào)寬度的組617。

關(guān)鍵等式解算器塊321的數(shù)量將取決于要求的來(lái)解決多項(xiàng)式的周期的數(shù)量。如以上注釋的，合計(jì)的在關(guān)鍵等式解算器部分中的關(guān)鍵等式解算器321的總處理能力應(yīng)該等于或者大于具有最大數(shù)量的校驗(yàn)符號(hào)的線道的總處理能力。在示例中，有一個(gè)400g比特每秒校驗(yàn)子集322、以及四個(gè)100g比特每秒校驗(yàn)子集342。400g比特每秒校驗(yàn)子集322經(jīng)由乘法器352以循環(huán)方式被分配至每一個(gè)關(guān)鍵等式解算器塊321。每一個(gè)100g比特每秒校驗(yàn)子集342被發(fā)送至關(guān)鍵等式解算器塊321的僅一個(gè)(在該實(shí)施例中總是相同的一個(gè))。對(duì)于不同的實(shí)現(xiàn)，用于映射校驗(yàn)子集至關(guān)鍵等式解算器塊321的復(fù)用模式將是不同的，但是可以由本領(lǐng)域一般技術(shù)人員計(jì)算。

相似地，關(guān)鍵等式解算器塊321的輸出多項(xiàng)式必須被分配至搜索和校正塊331。如以上注釋的，每一個(gè)關(guān)鍵等式解算器塊321輸出錯(cuò)位定位多項(xiàng)式λ和錯(cuò)誤校正多項(xiàng)式ω二者。然而，為了避免使圖雜亂，圖3中僅示出錯(cuò)位定位多項(xiàng)式λ。對(duì)于每一個(gè)ωm，電路被重復(fù)(未示出)。對(duì)于n個(gè)更低速度線道，如校驗(yàn)子集的情況，每一個(gè)多項(xiàng)式(λ100_線道)被發(fā)送至搜索和校正塊331的僅一個(gè)(在本實(shí)施例中總是同一個(gè))。對(duì)于更高速度線道，每一個(gè)相應(yīng)的關(guān)鍵等式解算器塊321輸出相應(yīng)的多項(xiàng)式段(λ400_段)，并且這些段在362被復(fù)用并經(jīng)由移位電路裝置700和乘法器323被分配至搜索和校正塊331。針對(duì)每一個(gè)搜索和校正塊331，乘法器323針對(duì)單獨(dú)的更高的速度線道情況選擇相應(yīng)的多項(xiàng)式段(λ400_段)，或者針對(duì)多個(gè)更低速度的線道情況選擇多項(xiàng)式(λ100_線道)。針對(duì)單獨(dú)的更高速度線道情況，針對(duì)不同的實(shí)現(xiàn)，映射再一次不同，但是可以由本領(lǐng)域一般技術(shù)人員計(jì)算。

移位電路裝置700被用以排列每一個(gè)多項(xiàng)式成行至正確的開(kāi)始位置，取決于不同的搜索和校正塊331中的哪一個(gè)接收多項(xiàng)式。在以上使用的4:1示例中，針對(duì)多個(gè)更低速度線道的情況，每一個(gè)線道有一個(gè)搜索和校正電路，具有恒定的映射，因此不需要移位。但是針對(duì)更高速度單獨(dú)線道情況，四個(gè)搜索和校正塊331中的一個(gè)將被用于碼字的開(kāi)始，并且碼字寬度的每四分之一將被映射到下一個(gè)塊331，以塊331的數(shù)量為模。

此外，在多數(shù)情況下，碼字將被縮短，即，它將具有比由場(chǎng)尺寸支持的最大數(shù)量的更少的符號(hào)。這要求在使用前多項(xiàng)式被移位至第一搜索位置的開(kāi)始。對(duì)于第一搜索多項(xiàng)式系數(shù)，將是αⁱ。對(duì)于第二、第三、以及隨后的系數(shù)，將是α²ⁱ，α³ⁱ，α⁴ⁱ以及等等。因?yàn)樗阉骱托Ｕ娐肥莗并行，并且有四個(gè)可能的開(kāi)始/結(jié)束位置(見(jiàn)圖2的上部分)，每一個(gè)電路的輸入必須是進(jìn)一步被p/4移位針對(duì)每一個(gè)電路相關(guān)與前一個(gè)電路。對(duì)于n^th系數(shù)，q^th電路的輸入，具有分布在g組上的p并行信號(hào)的總數(shù)量，移位值將是α^{n(i+(q-1)p/g)}。

移位電路裝置700的實(shí)現(xiàn)在圖7中被示出。每一個(gè)系數(shù)將具有從中選擇g值的一個(gè)。這些可以由乘法器選擇。乘法器的選擇是明確的。如圖7中示出，針對(duì)每一個(gè)碼字類(lèi)型，計(jì)數(shù)器701計(jì)數(shù)至針對(duì)該碼字每一個(gè)線道符號(hào)輸入的數(shù)量，以碼字長(zhǎng)度n為模。結(jié)果將具有少量若干值，其可以由線道選擇電路702解碼來(lái)生成乘法器選擇。

每一個(gè)線道有一個(gè)移位選擇電路703。移位選擇電路703包括m個(gè)4輸入乘法器710、一個(gè)用于m個(gè)多項(xiàng)式λm的每一個(gè)。電路針對(duì)每一個(gè)ωm重復(fù)(未示出)。選擇控制信號(hào)702將針對(duì)每一個(gè)乘法器710選擇同樣的輸入，由p/4的同樣的倍數(shù)移位。圖8示出單獨(dú)的電路700怎樣提供給每一個(gè)線道，其具有用于由同樣的計(jì)數(shù)器701生成的所有線道的乘法器選擇。然而，線道選擇電路702生成選擇控制信號(hào)將不同來(lái)適應(yīng)針對(duì)不同線道的不同映射。

在一些情況下，開(kāi)始/結(jié)束位置的數(shù)量小于線道的數(shù)量。例如，圖2中底部的模式僅具有兩個(gè)明顯的可能性，盡管如此，由于較快的和較慢的速度碼字之間的比率仍然需要四個(gè)線道。在這樣的情況，圖9中圖示，選擇控制電路裝置902可以在兩個(gè)線道移位選擇塊之間共享，盡管輸入到相應(yīng)的在兩個(gè)線道中共享一個(gè)選擇控制電路或線道選擇電路902的乘法器的映射將是不同的。

每一個(gè)搜索和校正塊331可以以任意已知方法執(zhí)行搜索，諸如錢(qián)氏搜索(chiensearch)。例如，在共同受讓的美國(guó)專(zhuān)利第8,621,331號(hào)中用于針對(duì)變化的碼字開(kāi)始位置初始化多個(gè)錢(qián)氏搜索組的方法，其以引用的方式全文并入于此。眾所周知，在所羅門(mén)(reed-solomon)解碼器中，搜索和校正塊331還將包含福尼算法(forneyalgorithm)來(lái)計(jì)算校正值。

以上描述的電路裝置可以在固定的電路中被實(shí)現(xiàn)(諸如，asic)，而在可編程邏輯設(shè)備(pld)(諸如，fpga)中，每一個(gè)用戶(hù)實(shí)例可以被調(diào)整適應(yīng)特殊的要求。然而，這樣的電路可以被提供為fpga上的硬邏輯塊或其它pld。諸如pld140的集成電路設(shè)備被配置為包括根據(jù)本發(fā)明的實(shí)現(xiàn)的電路可以在很多種類(lèi)的電子設(shè)備中使用。一種可能的使用是在圖10中示出的示例性數(shù)據(jù)處理系統(tǒng)1400中。數(shù)據(jù)處理系統(tǒng)1400可以包括一個(gè)或多個(gè)以下的部件：處理器1401；存儲(chǔ)器1402；i/o電路1403；以及外部設(shè)備1404。這些部件通過(guò)系統(tǒng)總線耦合至一起以及在電路板1406上其被包括在終端用戶(hù)系統(tǒng)1407中。

系統(tǒng)1400可以在各種各樣的應(yīng)用中使用，諸如計(jì)算機(jī)網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、儀器、視頻處理、數(shù)字信號(hào)處理、遠(yuǎn)程射頻頭(rrh)或者其它應(yīng)用其中使用可編程的或可改程序的優(yōu)點(diǎn)是需要的。pld140可以用以執(zhí)行各種各樣不同的邏輯功能。例如，pld可以被配置為處理器或者控制器其與處理器1401合作工作。pld140還可以被用為仲裁機(jī)用來(lái)仲裁系統(tǒng)1400中接入至共享資源。在另一個(gè)示例中，pld140可以被配置為處理器1401和系統(tǒng)1400中其它部件中的一個(gè)之間的接口。應(yīng)該注意的是系統(tǒng)1400僅是示例性的，并且本發(fā)明的真實(shí)范圍和精神應(yīng)該由以下權(quán)利要求指明。

如以上描述以及包含本發(fā)明，不同的技術(shù)可以用以實(shí)現(xiàn)pld140。

本發(fā)明實(shí)施例的方法的校驗(yàn)子計(jì)算部分1100在圖11中圖解。在1101，執(zhí)行對(duì)應(yīng)于多個(gè)符號(hào)數(shù)量的多個(gè)有限域乘法運(yùn)算，同時(shí)每一個(gè)乘法運(yùn)算包括將符號(hào)中的一個(gè)符號(hào)與有限域的根的冪相乘，其中除了第一乘法運(yùn)算之外的每一個(gè)乘法運(yùn)算將多個(gè)符號(hào)中的相應(yīng)的符號(hào)與根的比相鄰的乘法運(yùn)算更高的冪相乘。在1102，乘法運(yùn)算被分組為若干乘法組，并且執(zhí)行第一級(jí)加法運(yùn)算，以將每一乘法組中的乘法的結(jié)果相加到一起。在1103，執(zhí)行第二級(jí)加法運(yùn)算，以將第一級(jí)加法運(yùn)算的結(jié)果相加到一起。在1104，累加第二級(jí)加法運(yùn)算的輸出作為第一輸出信道的校驗(yàn)子。在1105，在數(shù)量上等于乘法組的多個(gè)附加累加運(yùn)算中，累加第一級(jí)加法運(yùn)算的輸出。在1106，縮放除了一個(gè)附加累加運(yùn)算之外的所有附加累加運(yùn)算的輸出，連同附加累加運(yùn)算中的一個(gè)附加累加運(yùn)算的輸出一起，是第二輸出信道的相應(yīng)的第二輸出信道的相應(yīng)校驗(yàn)子。

根據(jù)一個(gè)方面，用于輸入信道具有第一數(shù)據(jù)速率的解碼器電路裝置，在輸入信道上的碼字具有多個(gè)符號(hào)，由此解碼器信道包括提供具有第一數(shù)據(jù)速率的第一輸出信道的選項(xiàng)以及提供具有小于第一數(shù)據(jù)速率的數(shù)據(jù)速率的多個(gè)第二輸出信道的選項(xiàng)二者，由此解碼器電路裝置包括校驗(yàn)子計(jì)算電路裝置、多項(xiàng)式計(jì)算電路裝置、以及搜索和校正電路裝置，并且其中校驗(yàn)子計(jì)算電路裝置包括多個(gè)有限域乘法器、第一級(jí)加法器電路、第二級(jí)加法器、第一累加器、多個(gè)第二累加器、以及用于除了一個(gè)第二累加器之外的所有第二累加器的相應(yīng)的縮放乘法器，由此第二累加器的每一個(gè)的輸出是第二輸出信道中的一個(gè)的校驗(yàn)子。數(shù)量上對(duì)應(yīng)于多個(gè)符號(hào)多個(gè)有限域乘法器用于將符號(hào)與有限域的根的冪相乘。多個(gè)乘法器中的除了第一乘法器之外的每一個(gè)乘法器將多個(gè)符號(hào)中的相應(yīng)的符號(hào)與根的比多個(gè)乘法器中的相鄰乘法器更高的冪相乘。第一級(jí)加法器電路將多個(gè)乘法器中若干乘法器組的輸出相加，第二級(jí)加法器將第一級(jí)加法器電路的輸出相加，并且第一累加器累加第二級(jí)加法器的輸出作為第一輸出信道的校驗(yàn)子。數(shù)量上等于乘法器組的多個(gè)第二累加器用于累加第一級(jí)加法器電路的輸出。

在一些實(shí)施例中，解碼器電路裝置包括用于碼字的每一個(gè)校驗(yàn)子的校驗(yàn)子計(jì)算電路裝置的相應(yīng)實(shí)例并且多個(gè)有限域乘法器中的每一個(gè)相應(yīng)的有限域乘法器將符號(hào)中的相應(yīng)的一個(gè)符號(hào)與被提高到與符號(hào)中的一個(gè)符號(hào)有關(guān)的指數(shù)和校驗(yàn)子的指數(shù)的乘積的根相乘。

在一些實(shí)施例中，在第二累加器的相應(yīng)的一個(gè)第二累加器之前，相應(yīng)的縮放乘法器抽取有助于第二累加器中的相應(yīng)的一個(gè)第二累加器的多個(gè)有限域乘法器中的一個(gè)有限域乘法器的最小輸出。

在一些實(shí)施例中，第一累加器應(yīng)用第一縮放因子，第一縮放因子等于被提高到符號(hào)的總數(shù)量和校驗(yàn)子的指數(shù)的乘積的根。

在一些實(shí)施例中，第二累加器的每一個(gè)應(yīng)用第二縮放因子，第二縮放因子等于第一縮放因子除以乘法器組的數(shù)量。

在一些實(shí)施例中，多個(gè)乘法器被均等地分成乘法器組。

在一些實(shí)施例中，多個(gè)乘法器被不均等地分成乘法器組。

在一些實(shí)施例中，搜索和校正電路裝置包括數(shù)量上等于多個(gè)第二信道的多個(gè)搜索和校正電路，并且解碼器電路裝置還包括映射電路裝置，用于將多項(xiàng)式計(jì)算電路裝置的輸出傳導(dǎo)至搜索和校正電路裝置，映射電路裝置包括移位電路裝置，以補(bǔ)償在位置上關(guān)于時(shí)鐘周期邊界變化的碼字邊界。

在一些實(shí)施例中，移位電路裝置包括：用于搜索和校正電路中的每一個(gè)的相應(yīng)的移位選擇電路；模碼字長(zhǎng)度計(jì)數(shù)器；用于生成用于相應(yīng)的移位選擇電路的移位控制信號(hào)；以及多個(gè)移位選擇解碼器，用于解碼移位控制信號(hào)以控制搜索和校正電路。

在一些實(shí)施例中，多個(gè)移位選擇解碼器在數(shù)量上等于多個(gè)搜索和校正電路。

在一些實(shí)施例中，處于時(shí)鐘邊界之外的位置的碼字邊界在數(shù)量上少于多個(gè)搜索和校正電路，多個(gè)移位選擇解碼器在數(shù)量上小于多個(gè)搜索和校正電路，多個(gè)移位選擇解碼器中的至少一個(gè)移位選擇解碼器由多于一個(gè)的移位選擇電路共享。

在一些實(shí)施例中，移位選擇解碼器中的每一個(gè)由移位選擇電路中的兩個(gè)共享。

根據(jù)一個(gè)方面，提出對(duì)具有第一數(shù)據(jù)速率的輸入信道進(jìn)行解碼的方法，并且輸入信道上的碼字包括多個(gè)符號(hào)，該方法包括提供具有第一數(shù)據(jù)速率的第一輸出信道的選項(xiàng)以及提供具有小于第一數(shù)據(jù)速率的數(shù)據(jù)速率的多個(gè)第二輸出信道的選項(xiàng)二者。解碼方法還包括計(jì)算校驗(yàn)子、計(jì)算多項(xiàng)式、以及執(zhí)行搜索和校正操作、由此計(jì)算校驗(yàn)子包括執(zhí)行在數(shù)量上對(duì)應(yīng)于多個(gè)符號(hào)的多個(gè)有限域乘法運(yùn)算，每一個(gè)乘法運(yùn)算包括將符號(hào)中的一個(gè)符號(hào)與有限域的根的冪相乘，除了第一乘法運(yùn)算之外的每一個(gè)乘法運(yùn)算將多個(gè)符號(hào)中的相應(yīng)的符號(hào)與根的比相鄰的乘法運(yùn)算更高的冪相乘。此外，計(jì)算校驗(yàn)子包括將乘法運(yùn)算分組成若干乘法組并且執(zhí)行第一級(jí)加法運(yùn)算，以將每一乘法組中的乘法的結(jié)果相加到一起。計(jì)算校驗(yàn)子還包括執(zhí)行第二級(jí)加法運(yùn)算，以將第一級(jí)加法運(yùn)算的結(jié)果相加到一起，累加第二級(jí)加法運(yùn)算的輸出作為第一輸出信道的校驗(yàn)子，在數(shù)量上等于乘法組的多個(gè)附加累加運(yùn)算中，累加第一級(jí)加法運(yùn)算的輸出，并且縮放除了一個(gè)附加累加運(yùn)算之外的所有附加累加運(yùn)算的輸出。除了一個(gè)附加累加運(yùn)算之外的所有附加累加運(yùn)算的經(jīng)縮放的輸出，連同附加累加運(yùn)算中的一個(gè)附加累加運(yùn)算的輸出一起，是第二輸出信道的相應(yīng)的第二輸出信道的相應(yīng)校驗(yàn)子。

在一些實(shí)施例中，多個(gè)有限域乘法運(yùn)算中的每一個(gè)相應(yīng)的有限域乘法運(yùn)算將符號(hào)中的相應(yīng)的一個(gè)符號(hào)與被提高至與符號(hào)中的一個(gè)符號(hào)有關(guān)的指數(shù)和校驗(yàn)子的指數(shù)的乘積的根相乘。

在一些實(shí)施例中，縮放包括在附加累加運(yùn)算中的相應(yīng)的一個(gè)附加累加運(yùn)算之前，抽取有助于附加累加運(yùn)算中的相應(yīng)的一個(gè)附加累加運(yùn)算的多個(gè)有限域乘法運(yùn)算中的一個(gè)有限域乘法運(yùn)算的最小輸出。

在一些實(shí)施例中，累加運(yùn)算應(yīng)用第一縮放因子，第一縮放因子等于被提高至符號(hào)的總數(shù)量和校驗(yàn)子的指數(shù)的乘積的根。

在一些實(shí)施例中，附加累加運(yùn)算中的每一個(gè)附加累加運(yùn)算應(yīng)用第二縮放因子，第二縮放因子等于第一縮放因子除以乘法組的數(shù)量。

在一些實(shí)施例中，多個(gè)乘法運(yùn)算被均等地分成乘法運(yùn)算組。

在一些實(shí)施例中，多個(gè)乘法運(yùn)算被不均等地分成乘法運(yùn)算組。

在一些實(shí)施例中，執(zhí)行搜索和校正操作包括執(zhí)行在數(shù)量上等于多個(gè)第二信道的多個(gè)搜索和校正操作，并且解碼方法還包括將多項(xiàng)式計(jì)算操作的輸出映射至搜索和校正操作，映射包括移位，以補(bǔ)償在位置上關(guān)于時(shí)鐘周期邊界變化的碼字邊界。

在一些實(shí)施例中，移位包括從模碼字長(zhǎng)度計(jì)數(shù)器操作中生成移位控制信號(hào)以及解碼移位控制信號(hào)，以控制搜索和校正操作。

將被理解的是前述只是本發(fā)明的原則的說(shuō)明性的，并且在不脫離本發(fā)明的范圍和精神的條件下，不同的修改可以由本領(lǐng)域技術(shù)人員做出。例如，本發(fā)明的不同的元件可以以任意需要的數(shù)量和/或布置被提供在pld上。本領(lǐng)域技術(shù)人員將理解本發(fā)明可以由描述的實(shí)施例之外實(shí)踐，其呈現(xiàn)用于說(shuō)明的目的而非限制，并且本發(fā)明只被以下的權(quán)利要求限制。