技術(shù)總結(jié)
本發(fā)明公開了一種連續(xù)時(shí)間Δ?∑調(diào)制器、ADC及相關(guān)補(bǔ)償方法。其中，該連續(xù)時(shí)間Δ?∑調(diào)制器和ADC均可以包括：加法電路、回路濾波器、提取電路、量化器和DAC。其中，該加法電路用于將輸入信號(hào)減去反饋信號(hào)以產(chǎn)生殘留信號(hào)。其中，該回路濾波器含多個(gè)串聯(lián)的放大級(jí)(如第一放大級(jí)及位于其后的第二放大級(jí))，用于接收殘留信號(hào)以產(chǎn)生濾波后的殘留信號(hào)。其中，該提取電路用于從第一放大級(jí)提取電流，并轉(zhuǎn)發(fā)至第二放大級(jí)。其中，該量化器用于根據(jù)濾波后的殘留信號(hào)產(chǎn)生數(shù)字輸出信號(hào)。其中，該DAC耦接至量化器和加法電路，用于對(duì)來源于數(shù)字輸出信號(hào)的信號(hào)執(zhí)行數(shù)模轉(zhuǎn)換，以產(chǎn)生反饋信號(hào)。上述公開的內(nèi)容，可以僅涉及一個(gè)DAC，從而減少功率消耗并降低芯片面積。

技術(shù)研發(fā)人員：何丞諺;林育信
受保護(hù)的技術(shù)使用者：聯(lián)發(fā)科技股份有限公司
文檔號(hào)碼：201610169351
技術(shù)研發(fā)日：2016.03.23
技術(shù)公布日：2016.11.23