本公開一般涉及數(shù)字-模擬轉(zhuǎn)換器領(lǐng)域，更具體地，涉及電流導(dǎo)向型分段且單調(diào)的數(shù)字-模擬轉(zhuǎn)換器。

背景技術(shù)：

數(shù)字-模擬轉(zhuǎn)換器(DAC)接收數(shù)字輸入并將數(shù)字輸入轉(zhuǎn)換為分段線性輸出。數(shù)字信號使用離散量來描述值。模擬信號使用連續(xù)量來描述值。數(shù)字輸入可以是包括一個或多個二進制位并且每個位精確地具有兩個可能值(例如，0和1)的二進制字，而分段線性輸出可以具有2^N個可能值，其中N是輸入二進制字中的位數(shù)?？梢砸噪娏?、電壓或另一種量的形式提供分段線性輸出。模擬-數(shù)字轉(zhuǎn)換器(ADC)執(zhí)行DAC的反向功能。

存在許多不同的DAC架構(gòu)。沒有針對所有應(yīng)用的最優(yōu)單一架構(gòu)。選擇用于設(shè)計和實施的DAC架構(gòu)的考慮因素包括大小、功率、速度、成本和精度。表征DAC精度的兩個重要參數(shù)是積分非線性(INL)和微分非線性(DNL)。這兩個參數(shù)都可以以最低有效位(LSB)為單位表示，最低有效位是DAC的最小步長。對于N位的DAC，LSB等于1/(2^N)。INL誤差被定義為DAC的傳輸曲線與直線的偏差。DNL誤差被定義為模擬步長與1LSB的變化量。DAC的輸入-輸出傳輸(transfer)特性理想上是表示線性行為的直線。理論上，DAC可以被設(shè)計為具有0個INL和DNL誤差。然而，由于非理想效應(yīng)(例如，元件值中的統(tǒng)計不匹配)，實現(xiàn)之后的實際DAC傳輸特性不是線性的。也就是說，INL和DNL誤差中的任一個或兩者將大于0LSB。大多數(shù)信號處理應(yīng)用需要DAC滿足特定的INL規(guī)范。另一方面，許多應(yīng)用只需要DNL小于1LSB。保證DNL誤差小于1LSB的DAC是單調(diào)的，即，當(dāng)輸入碼在一個方向上移動時，輸出將在相同方向上移動，或者在最壞的情況下保持平坦。

為了確保二進制加權(quán)的DAC中的單調(diào)性，精度轉(zhuǎn)換元件(例如，電流、電阻等)的值必須足夠精確并且具有緊密的容差。組件值的隨機變化可以使DAC的響應(yīng)變得非單調(diào)。不幸的是，制造這種需要精確匹配組件的DAC架構(gòu)是非常昂貴的。另一方面，固有的單調(diào)結(jié)構(gòu)不對轉(zhuǎn)換元件的匹配精度施加任何要求，因此其實現(xiàn)和批量生產(chǎn)是便宜的。

附圖說明

在此參考以下附圖描述示例實施例。

圖1示出了包括單調(diào)分段數(shù)字模擬轉(zhuǎn)換器的示例系統(tǒng)。

圖2示出了來自圖1的系統(tǒng)的示例解碼器。

圖3示出了用于圖2的解碼器的示例查找表。

圖4示出了單調(diào)分段數(shù)字模擬轉(zhuǎn)換器的模擬部分的示例。

圖5示出了單調(diào)分段數(shù)字模擬轉(zhuǎn)換器的另一示例。

圖6示出了單調(diào)分段數(shù)字模擬轉(zhuǎn)換器的示例輸出。

圖7示出了包括單調(diào)分段數(shù)字模擬轉(zhuǎn)換器的硅光子系統(tǒng)。

圖8示出了用于圖7的硅光子系統(tǒng)的示例控制器。

圖9示出了圖8的計算設(shè)備的操作的示例流程圖。

具體實施方式

概覽

在一種實施方式中，一種方法包括接收輸入二進制字，其中二進制字包括多個最高有效位和多個最低有效位，并將輸入二進制字解碼為中間信號。中間信號包括等于或大于二進制字位寬的位寬。該方法包括根據(jù)中間信號設(shè)置多個輸出開關(guān)，其中多個輸出開關(guān)包括針對多個最高有效位的每個狀態(tài)的開關(guān)對和針對多個最低有效位的每個狀態(tài)的開關(guān)對，并且根據(jù)中間信號設(shè)置多個電流源開關(guān)，其中多個電流源開關(guān)包括針對多個最高有效位的每個狀態(tài)的開關(guān)對。表示輸入二進制字的模擬輸出信號被提供，其中模擬輸出信號由多個輸出開關(guān)和多個電流源開關(guān)控制。

示例實施例

DAC廣泛用于各種應(yīng)用中。所有音頻應(yīng)用(包括電視、電話、計算機、音樂播放器以及大多數(shù)其他消費電子產(chǎn)品)必須包括DAC，以將數(shù)字信號轉(zhuǎn)換為人耳可聽到的聲音。其他示例包括示波器、雷達系統(tǒng)、視頻監(jiān)視器、移動電話、無線電和麥克風(fēng)。

另一個DAC應(yīng)用實例在硅光子領(lǐng)域。硅光子利用硅作為驅(qū)動電光應(yīng)答器(transponder)的微芯片內(nèi)的光學(xué)介質(zhì)。應(yīng)答器可以包括激光源，該激光源的光輸出隨環(huán)境溫度變化。微芯片可以包括傳感和控制環(huán)路中的DAC，以隨著溫度變化控制激光器的光輸出。為了使這種控制環(huán)路穩(wěn)定和有效，DAC應(yīng)當(dāng)具有單調(diào)傳輸特性。

存在固有單調(diào)的基于晶體管的非分段DAC電路。然而，N位非分段DAC需要由N到2^N的溫度解碼器控制的2^N個元件，這造成了大小和成本的損失。以下實施例利用唯一的解碼和電流引導(dǎo)策略來引導(dǎo)電流通過晶體管和開關(guān)元件的網(wǎng)絡(luò)，以提供面積相對較小并且制造成本低的單調(diào)DAC電路。

圖1示出了包括呈現(xiàn)單調(diào)傳輸特性的單調(diào)分段數(shù)字模擬轉(zhuǎn)換器的示例系統(tǒng)。該系統(tǒng)包括輸入設(shè)備101和包括了數(shù)字部分103和模擬部分102的DAC 105。在系統(tǒng)中可以包括附加的、不同的或更少的組件。輸入設(shè)備101向解碼器103提供數(shù)據(jù)。輸入設(shè)備101和解碼器103之間的通信路徑104可以是導(dǎo)電路徑。導(dǎo)電路徑可以是電路板上的跡線。導(dǎo)電路徑可以是電線或電纜。解碼器103和DAC 105之間的通信路徑106可以是相似類型的導(dǎo)電路徑?；蛘?，通信路徑104可以在包括了解碼器103和DAC 105的微芯片的內(nèi)部。

對于單調(diào)電流引導(dǎo)的DAC，數(shù)字部分主要是解碼器，該解碼器負責(zé)對數(shù)字輸入字進行解碼以生成到DAC模擬部分的控制信號，從而以產(chǎn)生單調(diào)傳輸特性的方式將電流從一組電流源引導(dǎo)到DAC的輸出端。

在這些示例的任一示例中，輸入設(shè)備101生成數(shù)字?jǐn)?shù)據(jù)，并且通過解碼器103將解碼的控制信號發(fā)送到模擬部分102。數(shù)字?jǐn)?shù)據(jù)可以被組織成具有特定大小或位數(shù)的二進制字。特定大小可以是恒定的或可變的。對于具有大小優(yōu)勢的分段DAC架構(gòu)，輸入二進制字可被劃分或分段為包括較低有效位的最低有效部分和包括較高有效位的最高有效部分。因此，DAC 105的模擬部分102被分段為較高有效部分和較低有效部分。

DAC 105被配置為接收表示包括多個最高有效位和多個最低有效位的二進制字的輸入信號。解碼器103將輸入信號轉(zhuǎn)換為中間信號。對于被分段為M位最高有效部分和L位最低有效部分的N位DAC(其中，N＝M+L)，解碼器具有2×2^M+2^L位的輸出位。值2^M還是電流源和相關(guān)聯(lián)的電流源開關(guān)的數(shù)目，以及在DAC的最高有效部分中的共源共柵晶體管和開關(guān)的數(shù)目。值2^L是DAC 105的在最低有效部分中所需的共源共柵晶體管和開關(guān)的數(shù)目。例如，如果輸入二進制字是4位寬，并且如果二進制字被分段為在最高有效部分中具有2位并在最低有效部分中具有2位，即M＝2和L＝2，則解碼器103輸出的位寬為2x2²+2²＝12位(例如，解密器的位寬是二進制字的位寬的三倍)。這些位中的四(2^M)個用于控制4(2^M)個電流源開關(guān)，這些位中的另外四(2^M)個用于控制在DAC的最高有效部分中的4(2^M)個開關(guān)，并且剩余的四(2^L)個用于控制DAC的最低有效部分中的其他4(2^L)個開關(guān)。

在另一示例中，如果輸入二進制字是8位寬，并且如果二進制字被分段成在最高有效部分中具有4位并在最低有效部分中具有4位，即M＝4和L＝4，則解碼器103輸出的位寬為2×2⁴+2⁴＝48位(例如，解碼器的位寬為二進制字的位寬的六倍)。這些位中的十六(2^M)個用于控制16(2^M)個電流源開關(guān)，這些位中的另外十六(2^M)個用于控制在DAC的最高有效部分中的16(2^M)個開關(guān)，并且剩余的十六(2^L)個用于控制DAC的最低有效部分中的其他16(2^L)個開關(guān)。其他示例可以類似地計算。

圖2示出了來自圖1的系統(tǒng)的示例數(shù)字部分或解碼器103。由解碼器103對來自原始數(shù)字信號的二進制輸入字進行解碼以產(chǎn)生用于DAC 105的模擬部分102的中間信號。二進制輸入字包括在最高或較高有效部分中的第一較高有效位111a和第二較高有效位111b，以及在最低或較低有效部分中的第一較低有效位113a和第二較低有效位113a和113b?？梢圆辉谧罡哂行Р糠趾妥畹陀行Р糠种g均勻地劃分二進制字101。例如，可以將5位的DAC分段為包括三位較高有效部分(M＝3)和兩位較低有效部分(L＝2)，反之亦然。通常，輸入字可以被分段為在較高和較低有效部分中具有任何數(shù)目的位。

解碼器103可以是獨立的設(shè)備(例如，復(fù)用器或包括與門、或門和與非門的邏輯電路)或與DAC 105的其余部分組合。在圖2所示的特定示例中，其中N＝4、M＝2、并且L＝2，解碼器103產(chǎn)生12個輸出位，P1至P12。

圖3示出了圖2的解碼器103的示例查找表(LUT)110，其中解碼器103實現(xiàn)針對M＝2、L＝2的單調(diào)和分段DAC的解碼方案。“輸入值”列，即LUT 110的最左列，列出了4位二進制字的所有16個可能的值。如查找表110的輸入值列所示，四位二進制字具有0到15的可能的十進制值。查找表110將來自每個二進制字的唯一輸入信號的數(shù)據(jù)相關(guān)聯(lián)。LUT的輸出信號由位P1至P12組成。在表中位于列“P1”至“P12”下的每一行中的12個位表示與在第一列中給出的輸入值相對應(yīng)的解碼輸出。

LUT 110可以在解碼器103中硬連線。也就是說，位111a-b和113a-b(四個輸入位)可以直接饋送到產(chǎn)生輸出位P1到P12的邏輯電路中。或者，可以在使用4位輸入字來查詢LUT 110并從LUT 110接收經(jīng)解碼的輸出位的固件中實現(xiàn)解碼器103。

圖4示出了DAC 105的模擬部分102，該模擬部分102是M＝2、L＝2分段且固有的單調(diào)DAC的模擬部分。DAC 105包括電流源131a-d、電流源開關(guān)1A-B、2A-B、3A-B和4A-B；共源共柵晶體管133和開關(guān)9A-B、10A-B、11A-B和12A-B；共源共柵晶體管135、開關(guān)5A-B、6A-B、7A-B和8A-B以及用于較低有效部分的最低有效總線132；主輸出總線134和補充輸出總線136?？梢园ǜ郊拥模煌幕蚋俚慕M件。

DAC 105根據(jù)輸入控制信號控制三組開關(guān)。來自解碼器103的位P1至P12分別控制開關(guān)1A-B至12A-B。具體地，開關(guān)1A-B、2A-B、3A-B和4A-B用于將電流從電流源131a-d切換到輸出總線134和136，其中通過DAC 105的最高有效部分中的晶體管133和開關(guān)9A-B、10A-B、11A-B、12A-B，并通過DAC 105的最低有效部分中的晶體管135和開關(guān)5A-B、6A-B、7A-B、8A-B。

一般地說，較高有效部分開關(guān)可以包括針對多個最高有效位的每個狀態(tài)的開關(guān)對，且較低有效部分開關(guān)可以包括針對多個最低有效位的每個狀態(tài)的開關(guān)對。在本示例中，二進制字包括兩個最高有效位(M＝2)和兩個最低有效位(L＝2)，因此DAC 105的最高有效部分包括2²＝四對開關(guān)(9-12)，并且最低有效部分還包括2²＝四對開關(guān)(5-8)，如圖4所示。此外，存在四(2²)對電流源開關(guān)(1-4)。

可以將開關(guān)實現(xiàn)為單刀雙擲(SPDT)開關(guān)。每個SPDT開關(guān)可以包括公共極觸點和兩個投擲觸點。極觸點可以連接到其兩個投擲觸點中的任一觸點，這依賴于其輸入控制信號(P1-P12)的狀態(tài)。較低有效部分開關(guān)(例如，開關(guān)5A-B、6A-B、7A-B和8A-B)包括公共電連接，以將晶體管135的漏極連接到主輸出總線134或補充輸出總線136。較高有效部分開關(guān)(例如，開關(guān)9A-B、10A-B、11A-B和12A-B)包括公共電連接，以將晶體管133的漏極連接到主輸出總線134或補充輸出總線136。電流源開關(guān)(例如，開關(guān)1A-B、2A-B、3A-B和4A-B)包括公共電連接，以將電流源131a-d連接到晶體管133的源極或到較低有效部分總線132，其中較低有效部分總線132連接到晶體管135的源極。

單刀雙擲開關(guān)可以是“先通后斷”開關(guān)，其中，當(dāng)開關(guān)改變狀態(tài)而轉(zhuǎn)換通過重疊區(qū)域時，兩個投擲觸點都瞬間連接到公共極觸點連接并持續(xù)預(yù)定時間段。通常通過控制到開關(guān)的互補輸入電壓來建立該重疊區(qū)域。

較低有效部分開關(guān)可以將晶體管135的漏極連接到主輸出總線134和補充輸出總線136并持續(xù)上述預(yù)定時間段。較高有效部分開關(guān)可以將晶體管135的漏極連接到主輸出總線134和補充輸出總線136并持續(xù)上述預(yù)定時間段。輸入開關(guān)可以將源131a-d連接到晶體管133的源極和較低有效部分總線132，其中較低有效部分總線132連接到晶體管135的源極。

因為開關(guān)的兩個投擲觸點在位轉(zhuǎn)換期間一起被短路，所以諸如131a-d之類的電流源將具有足夠的電壓依從性來將電流維持在與穩(wěn)態(tài)中相同的電平?？梢赃M一步設(shè)計針對SPDT開關(guān)的開關(guān)波形來最小化不適當(dāng)?shù)碾妷浩?。這有助于最大限度地減少DAC輸出處的毛刺，并使DAC具有更快的轉(zhuǎn)換時間。

晶體管133用作到電流源131a-d的共源共柵設(shè)備。共源共柵有助于增加電流源的輸出阻抗。較高的輸出阻抗將使在這些節(jié)點處的電壓改變時總線134和136(例如，Iout)上的輸出電流中的變化最小化。晶體管135可以是晶體管133的復(fù)制品(例如，電路拓撲中的等效電流密度和/或相似位置)，并且用作電流分路器以將一個MSB的電流劃分為幾個LSB值。在該示例中，每個LSB是MSB的四分之一。

較高有效部分中的晶體管133和較低有效部分中的晶體管135是相同類型?？梢允褂镁w管來實現(xiàn)電流源131a-d。示例類型包括n溝道晶體管或p溝道晶體管。晶體管可以是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，另一種類型的場效應(yīng)晶體管(FET)或者雙極結(jié)型晶體管(BJT)，但是晶體管133和晶體管135是相同類型的(例如，p類型或n類型)。

然而，晶體管133可以具有與晶體管135不同的面積。具體地，晶體管133包括具有寬度比晶體管135的溝道更大的溝道。較寬的溝道是考慮到，與最低有效部分相比，有更多電流流過DAC 105的較高有效部分。DAC的最高和最低有效部分中的晶體管之間的溝道寬度比取決于DAC的輸入字如何被分段。具體地，寬度比為2^L∶1。在上面討論的4位示例中，L＝2，因此溝道寬度比為2²＝4∶1。也就是說，晶體管133的溝道是晶體管135的溝道的四倍寬。

來自晶體管的電流是相加的。來自源131a-d的電流可以流過較高有效部分和較低有效部分，并且在輸出總線134和136處被加在一起。電流源開關(guān)(1A-B、2A-B、3A-B、4A-B)、最低有效部分開關(guān)(5A-B、6A-B、7A-B、8A-B)和最高有效部分開關(guān)(9A-B、10A-B、11A-B、12A-B)整體的工作是將來自源131a-d的總可用電流的全部或部分引導(dǎo)到輸出總線134，并且將總可用電流的其余部分引導(dǎo)到輸出總線136。因此，在總線134和136處的輸出電流的總和是常量并等于來自源131a-d的總可用電流。為了對進一步使用4位DAC的示例進行說明，考慮輸入值為7(例如，0111)，根據(jù)LUT 110對其進行解碼，分別針對P12，P11，P10和P1產(chǎn)生輸出值000101110010。對于P4、P3、P2、P1＝0010，電流源開關(guān)4B、3B、2A和1B導(dǎo)通。對于P8、P7、P6、P5＝0111，DAC 105的最低有效部分中的開關(guān)8B、7A、6A和5A導(dǎo)通。對于P12、P11、P10、P9＝0001，DAC 105的最高有效部分中的開關(guān)12B、11B、10B和9A導(dǎo)通。給定上述開關(guān)設(shè)置，來自最高有效部分的四個單位的電流加上來自最低有效部分的三個單位的電流流到輸出總線134。同時，9個單位的電流流到補充輸出總線136。

根據(jù)圖3和圖4，現(xiàn)在可以更有效地解釋固有的單調(diào)行為。隨著輸入值(LUT 110中的左列)從1到4變化，保持P1＝1指示了圖4中的開關(guān)1A針對這四個輸入值都導(dǎo)通，并將電流從源131d引導(dǎo)到總線132。此外，P5、P6、P7和P8通過這4個輸入值逐漸變?yōu)?。這使得開關(guān)5A、6A、7A和8A逐漸接通，從而使得134的電流輸出每步增加一個LSB。當(dāng)輸入值從4變?yōu)?時，則存在主進位轉(zhuǎn)變(major carry transition)，該主進位轉(zhuǎn)變表示最低有效部分中的L＝2位已經(jīng)經(jīng)過所有可能組合(在該示例中為2^L＝4)，并且最高有效部分中的位改變正在發(fā)生。

在傳統(tǒng)的分段DAC中，在每個主進位轉(zhuǎn)變處都存在非單調(diào)行為的可能性。這是因為最低有效部分的電流始終來自固定或指定的電流源。然而，在本文所述的實施例中，最低有效部分的電流源不是固定的，而是隨最高有效部分中的位的狀態(tài)變化。對于代碼5，即輸入值＝5，P1變?yōu)?，P2變?yōu)?。因此，開關(guān)1A和2B截止，1B和2A導(dǎo)通。因此，作為響應(yīng)，最右邊的電流源131d向晶體管133而非總線132和晶體管135提供電流。然而，右邊的第二源131c現(xiàn)在用作最低有效部分的源。因此，134上的輸出值是基于當(dāng)輸入值為4時此處值的頂部。即使四個源131a-d的電流值中存在大的失配，但保證了輸出處的單調(diào)性。也可以在其他主進位轉(zhuǎn)變點處預(yù)期到類似的行為，在該示例中，為8到9和12到13。重申的是，最高有效部分電流基于確保了固有的單調(diào)傳輸特性的LSB步幅。

因此，在開關(guān)瞬變消失之后，即在穩(wěn)定狀態(tài)下，傳輸特性是真正的單調(diào)的。通常，主進位轉(zhuǎn)變由于在改變開關(guān)網(wǎng)絡(luò)中的電路路徑中的失配電流傳播延遲而產(chǎn)生大的輸出電流毛刺。在本文描述的架構(gòu)中，容易注意到最高有效部分和最低有效部分的路徑延遲是相同的。例如，對于輸入值4，電流路徑是通過開關(guān)lA、晶體管135和開關(guān)5A、6A、7A和8A。當(dāng)輸入值從4變化到5時，最高有效部分電流路徑是通過開關(guān)1B、晶體管133(其寬度是晶體管135寬度的四倍并且承載四倍的電流)和開關(guān)9A。最低有效部分電流路徑是通過開關(guān)2A、晶體管135和開關(guān)5A。因此，最高和最低有效部分的電流路徑具有名義上相同的延遲。通過使所有開關(guān)都成為先通后斷類型，可進一步減少任何剩余的毛刺。

圖5示出了單調(diào)分段數(shù)字模擬轉(zhuǎn)換器的另一示例。在圖5中，不包括補償輸出或補充輸出總線136。圖5的實施例共享了上述關(guān)于圖4中的電路和參考圖2和圖3描述的解碼器的操作的特征。另外，圖4和圖5中的電路可以證明以下特性。模擬輸出(Iout)處的電流是從2^M個電流源131a-d通過2^M+2^L個輸出開關(guān)(5A至12A)引導(dǎo)的電流的和。M是輸入二進制字中的最高有效位的數(shù)目，L是最低有效位的數(shù)目。每個單獨的電流源131a-d提供等于2^L單位電流的總可用電流，并且當(dāng)所述輸入二進制字增加一個最低有效位(LSB)時，將每個增量電流單位添加到模擬輸出(Iout)，或者當(dāng)所述輸入二進制字減少1LSB時，從模擬輸出中減去每個增量電流單位。在模擬輸出處的最大可用電流等于2^M電流單位與2^L電流單位的乘積。

向模擬輸出提供與多個最低有效位內(nèi)的變化相對應(yīng)的增量電流單位的2^M個電流源的特定實例不是固定的。向模擬輸出提供增量電流單位的電流源的特定實例針對0至2^M-1范圍內(nèi)的多個最高有效位的每個值是不同的。最低有效位從2^L-1到0(或反之亦然)的值的每個相鄰轉(zhuǎn)變導(dǎo)致最高有效位的值中的主進位轉(zhuǎn)變，并且向模擬輸出提供增量電流單位的電流源的特定實例針對不產(chǎn)生主進位的輸入二進制字的值的任何變化保持不變。因此，在主進位轉(zhuǎn)變處的模擬輸出處的電流是基于從電流源的實例提供的總電流，其中該總電流與緊接在主進位轉(zhuǎn)變發(fā)生之前的多個最高有效位的先前值相對應(yīng)。

圖6示出了單調(diào)DAC 105隨其輸入二進制字值變化的示例輸出波形。輸出是模擬信號，該模擬信號可以具有數(shù)目與二進制字的可能值的數(shù)目相等的多個可能振幅。4位二進制字具有十六個可能的值，則圖6和7中的輸出具有十六個可能的電平?？梢砸灶A(yù)定間隔對模擬信號進行采樣，以產(chǎn)生所示的恒定電平或方波函數(shù)。圖6示出了針對模擬輸出信號的所有可能的預(yù)定輸出電平的二進制字值的計數(shù)序列143(例如，0-1-2-3-4-5-6-7-8-9-10-11-12-13-14-15)。預(yù)定輸出電平的量可以等于2^M和2^L的乘積，其中M是最高有效位的數(shù)量，L是最低有效位的數(shù)量。

DAC 105可以向各種設(shè)備提供表示輸入信號的輸出信號?？梢詫⑤敵鲂盘柊l(fā)送到音頻系統(tǒng)(例如，揚聲器或耳機)?？梢葬槍νㄐ畔到y(tǒng)放大輸出信號并將其發(fā)送到另一端點。其他應(yīng)用也是可能的。

圖7示出了包括單調(diào)分段數(shù)字模擬轉(zhuǎn)換器的硅光子系統(tǒng)。該系統(tǒng)包括控制輸入120、控制器121和數(shù)字模擬轉(zhuǎn)換器(DAC)123、激光器125、傳感器127和模擬數(shù)字(ADC)轉(zhuǎn)換器129?？梢园ǜ郊拥?，不同的或更少的組件。

在硅光子系統(tǒng)中，盡管環(huán)境改變，激光器125的光輸出126應(yīng)該保持基本上恒定。傳感器127被配置為測量環(huán)境變化或光輸出126中的變化。傳感器127可以是測量激光器125溫度的傳感器?；蛘?，傳感器127可以包括光電二極管或電流測量電路以監(jiān)測激光器125的光產(chǎn)生。

隨著激光器125的溫度升高，光輸出下降。因此，可以使用補償策略來保持光輸出恒定。實現(xiàn)這一點的常見伺服環(huán)路如圖7所示。所需的光設(shè)置作為通過控制輸入120的數(shù)字字應(yīng)用于控制器121。到控制器121的反饋輸入也是表示激光器的光輸出的一個數(shù)字字?？梢杂赡M信號來描述光輸出，其中該模擬信號要由ADC 129轉(zhuǎn)換成數(shù)字字。或者，由傳感器127測量的激光器125的溫度可以是要由ADC 129轉(zhuǎn)換為數(shù)字字的模擬信號。

控制器121的輸出是應(yīng)用于DAC 123的數(shù)字?jǐn)?shù)據(jù)。DAC 123可以處于電流模式。與產(chǎn)生電壓輸出的電壓模式DAC相反，電流模式DAC產(chǎn)生電流輸出。DAC 123的模擬輸出是確保激光器的光輸出隨著溫度變化保持恒定的電流。在一個示例中，放大器可以包括在DAC 123中，用于將低電平模擬輸出放大到用于激光器125的驅(qū)動信號。為了使伺服環(huán)路正常工作，DAC的傳輸特性應(yīng)是單調(diào)的。換言之，當(dāng)應(yīng)用于DAC的數(shù)字?jǐn)?shù)據(jù)在一個方向上移動(增大或減小)時，模擬輸出也應(yīng)沿相同方向移動。如果由于任何原因，在傳輸特性中存在行為是非單調(diào)的區(qū)域，則環(huán)路可能變得不穩(wěn)定。在某些應(yīng)用中，DAC 123可以合并到控制器121中。

圖8示出了圖7的硅光子系統(tǒng)的示例控制器300?？刂破?00可以對應(yīng)于控制器121?？刂破?00至少包括存儲器301、控制器303和通信接口305?？梢蕴峁└郊拥?、不同的或更少的組件。圖9示出了硅光子控制系統(tǒng)的示例流程圖。可以提供附加的、不同的或更少的動作。以所示的順序或其他順序執(zhí)行動作。也可以重復(fù)這些動作?？梢栽诜菚簯B(tài)計算機可讀介質(zhì)上實現(xiàn)用于執(zhí)行動作的指令。

在動作S101處，通信接口305或控制器300從控制輸入120接收第一二進制字。第一二進制字可以描述要由激光器125傳送的數(shù)據(jù)。該數(shù)據(jù)可以包括一系列二進制字。

在動作S103處，通信接口305或控制器300接收表示第二二進制字的反饋信號，其中該第二二進制字指示激光器或激光器輸出的環(huán)境條件。環(huán)境條件可以包括下述內(nèi)容中的一個或多個：由傳感器127測量的溫度、濕度、壓力或濁度。光126所穿過的空氣的濁度是對懸掛在空氣中的顆粒的測量。壓力可以是在光126所穿過的腔中的氣壓。激光器的輸出可以是由激光器125產(chǎn)生的光126的強度或者驅(qū)動激光器125的信號的電量(例如，電壓、功率或電流)。

在動作S105處，控制器300基于第一二進制字和第二二進制字生成輸入信號。第一二進制字包括多個最高有效位和多個最低有效位，并且輸入信號包括等于或大于第一二進制字的位寬三倍的位寬。例如，當(dāng)來自控制輸入120的第一二進制字是8位時，輸入信號包括24位。根據(jù)輸入信號設(shè)置DAC 123中的輸出開關(guān)和源開關(guān)。輸出開關(guān)可以包括針對最高有效位的每個狀態(tài)的開關(guān)對和針對最低有效位的每個狀態(tài)的開關(guān)對。多個源開關(guān)包括針對多個最高有效位中的每個最高有效位以及針對多個最低有效位中的每個最低有效位的開關(guān)對。

在動作S107處，控制器300或DAC 123向激光器提供輸出信號?？刂破?00可以為激光器提供數(shù)字模擬信號，該數(shù)字模擬信號由DAC 123轉(zhuǎn)換為模擬輸出信號。可以將控制器300和DAC 123組合成單個設(shè)備。

處理器303可以包括通用處理器、數(shù)字信號處理器、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、模擬電路、數(shù)字電路、其組合或其它現(xiàn)在已知或以后開發(fā)的處理器。處理器303可以是單個設(shè)備或設(shè)備(例如與網(wǎng)絡(luò)、分布式處理或云計算相關(guān)聯(lián)的)的組合。

存儲器301可以是易失性存儲器或非易失性存儲器。存儲器301可以包括下述內(nèi)容中的一個或多個：只讀存儲器(ROM)、隨機存取存儲器(RAM)、閃存、電可擦除程序只讀存儲器(EEPROM)或其他類型的存儲器。存儲器301可以是從網(wǎng)絡(luò)設(shè)備300中可移除的，例如，安全數(shù)字(SD)存儲卡。

盡管計算機可讀介質(zhì)可以被示出為單個介質(zhì)，但是術(shù)語“計算機可讀介質(zhì)”包括單個介質(zhì)或多個介質(zhì)，例如，集中式或分布式數(shù)據(jù)庫、和/或存儲一個或多個指令集的相關(guān)聯(lián)的緩存和服務(wù)器。術(shù)語“計算機可讀介質(zhì)”還將包括能夠存儲、編碼或載送用于由處理器執(zhí)行的指令集或者使得計算機系統(tǒng)執(zhí)行本文公開的方法或操作中的任何一個或多個的任何介質(zhì)。

適合于執(zhí)行計算機程序的處理器包括例如通用和專用微處理器、以及任何種類的數(shù)字計算機的任何一個或多個處理器。通常，處理器將從只讀存儲器或隨機存取存儲器或兩者接收指令和數(shù)據(jù)。計算機的基本元件是用于執(zhí)行指令的處理器和用于存儲指令和數(shù)據(jù)的一個或多個存儲器設(shè)備。通常，計算機還將包括用于存儲數(shù)據(jù)的一個或多個大容量存儲設(shè)備(例如，磁盤、磁光盤或光盤)，或者可操作地與其耦接以從其接收數(shù)據(jù)或向其傳輸數(shù)據(jù)或兩者皆有。然而，計算機不需要具有這種設(shè)備。

本文描述的實施例的說明旨在提供對各種實施例的結(jié)構(gòu)的一般理解。這些說明不旨在用作對使用本文所述的結(jié)構(gòu)或方法的裝置和系統(tǒng)的所有元件和特征的完整描述。在閱覽本公開時，許多其它實施例對本領(lǐng)域技術(shù)人員而言是顯而易見的?？梢允褂煤蛷谋竟_中導(dǎo)出其他實施例，使得可以進行結(jié)構(gòu)和邏輯替換和改變而不背離本公開的范圍。此外，附圖僅是代表性的，并且可能不是按比例繪制的。附圖中的某些比例可能被夸大，而其他比例可以被最小化。因此，本公開和附圖被認(rèn)為是說明性的而非限制性的。

旨在將前述詳細描述當(dāng)作說明性的而非限制性的，并且應(yīng)理解的是，包括所有等同物的以下權(quán)利要求旨在限定本發(fā)明的范圍。權(quán)利要求書不應(yīng)被解讀為限于所描述的順序或元件，除非指出了這種效果。因此，將落入以下權(quán)利要求及其等同物的范圍和精神內(nèi)的所有實施例作為本發(fā)明要求保護的。