1.一種施密特觸發(fā)器，其特征在于，包括：
第一晶體管，所述第一晶體管串聯(lián)于第一電位端與第一節(jié)點之間，柵極連接輸入端；
第二晶體管，所述第二晶體管串聯(lián)于所述第一節(jié)點與輸出端之間，柵極連接所述輸入端；
第三晶體管，所述第三晶體管串聯(lián)于所述輸出端與第二節(jié)點之間，柵極連接所述輸入端；
第四晶體管，所述第四晶體管串聯(lián)于所述第二節(jié)點與所述第二電位端之間，柵極連接所述輸入端；
第五晶體管，所述第五晶體管串聯(lián)于所述第二電位端與所述第一節(jié)點之間，柵極連接所述輸出端；
第六晶體管，所述第六晶體管串聯(lián)于所述第一電位端與所述第二節(jié)點之間，柵極連接所述輸出端；以及
第七晶體管，所述第七晶體管串聯(lián)于所述第五晶體管與所述第一節(jié)點之間或者串聯(lián)于所述第六晶體管與所述第二節(jié)點之間，所述第七晶體管的柵極連接所述輸出端，所述第七晶體管的源極和漏極相連。
2.如權利要求1所述的施密特觸發(fā)器，其特征在于，還包括第八晶體管；若所述第七晶體管串聯(lián)于所述第五晶體管與所述第一節(jié)點之間，則所述第八晶體管串聯(lián)于所述第六晶體管與所述第二節(jié)點之間；若所述第七晶體管串聯(lián)于所述第六晶體管與所述第二節(jié)點之間，則所述第八晶體管串聯(lián)于所述第五晶體管與所述第一節(jié)點之間；所述第八晶體管的柵極連接所述輸出端，所述第八晶體管的源極和漏極相連。
3.如權利要求2所述的施密特觸發(fā)器，其特征在于，所述第一晶體管、所述第二晶體管以及所述第五晶體管均為PMOS晶體管，所述第三晶體管、所述第四晶體管以及所述第六晶體管均為NMOS晶體管。
4.如權利要求3所述的施密特觸發(fā)器，其特征在于，若所述第七晶體管串聯(lián)于所述第五晶體管與所述第一節(jié)點之間，則所述第七晶體管為PMOS晶體管，所述第七晶體管的襯底連接所述第一電位端。
5.如權利要求4所述的施密特觸發(fā)器，其特征在于，所述第八晶體管為NMOS晶體管，所述第八晶體管的襯底連接所述第二電位端。
6.如權利要求3所述的施密特觸發(fā)器，其特征在于，若所述第七晶體管串聯(lián)于所述第六晶體管與所述第二節(jié)點之間，則所述第七晶體管為NMOS晶體管，所述第七晶體管的襯底連接所述第二電位端。
7.如權利要求4所述的施密特觸發(fā)器，其特征在于，所述第八晶體管為PMOS晶體管，所述第八晶體管的襯底連接所述第一電位端。
8.如權利要求1所述的施密特觸發(fā)器，其特征在于，還包括第九晶體管，所述第九晶體管串聯(lián)于所述第五晶體管與所述第二電位端之間，所述第九晶體管的柵極連接第一控制信號，襯底連接所述第二電位端。
9.如權利要求8所述的施密特觸發(fā)器，其特征在于，所述第九晶體管為NMOS晶體管。
10.如權利要求8所述的施密特觸發(fā)器，其特征在于，所述第一控制信號連接高電位。
11.如權利要求1所述的施密特觸發(fā)器，其特征在于，還包括第十晶體管，所述第十晶體管串聯(lián)于所述第六晶體管與所述第一電位端之間，所述第十晶體管的柵極連接第二控制信號，襯底連接所述第一電位端。
12.如權利要求11所述的施密特觸發(fā)器，其特征在于，所述第十晶體管為PMOS晶體管。
13.如權利要求11所述的施密特觸發(fā)器，其特征在于，所述第二控制信號連接低電位。
14.如權利要求1-13任意一項所述的施密特觸發(fā)器，其特征在于，所述第一電位端連接高電位，所述第二電位端連接地電位。