一種采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路的制作方法
【專利摘要】本發(fā)明提出的一種采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路，包括：CLKI輸入端、CLKQ輸入端、第一上升沿采樣保持電路、第一下降沿采樣保持電路、第二上升沿采樣保持電路、第二下降沿采樣保持電路、第一求和電路、第二求和電路和相位插值電路；CLKI輸入端分別連接至第一上升沿采樣保持電路、第一下降沿采樣保持電路和相位插值電路；第一上升沿采樣保持電路和第一下降沿采樣保持電路均連接至第一求和電路輸入端，第一求和電路輸出端連接至相位插值電路。本發(fā)明通過在采樣保持電路和相位插值電路之間增加求和電路，輸入到相位插值電路的是數(shù)據(jù)上下邊沿變化量的平均值，因此抖動(dòng)變小，提高了恢復(fù)時(shí)鐘的相位穩(wěn)定性。
【專利說明】一種采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及時(shí)鐘恢復(fù)【技術(shù)領(lǐng)域】，尤其涉及一種采樣電壓求和的相位插值型時(shí)鐘恢 復(fù)電路。

【背景技術(shù)】
[0002] 高速串行10鏈路中，為減少管腳數(shù)和導(dǎo)線數(shù)量、消除高頻時(shí)鐘信號在信道傳輸中 對相鄰信號產(chǎn)生的干擾，發(fā)送機(jī)與接收機(jī)之間僅傳遞融合時(shí)鐘信息的數(shù)據(jù)。因此接收機(jī)中 需要有時(shí)鐘數(shù)據(jù)恢復(fù)電路，從接收到的數(shù)據(jù)中恢復(fù)出時(shí)鐘信號，并用恢復(fù)出的時(shí)鐘信號對 輸入數(shù)據(jù)再采樣得到恢復(fù)數(shù)據(jù)。由于輸入的時(shí)鐘數(shù)據(jù)具有抖動(dòng)噪聲，因此需要時(shí)鐘數(shù)據(jù)恢 復(fù)電路具備良好的抑制輸入數(shù)據(jù)抖動(dòng)的能力，才能正確地恢復(fù)出穩(wěn)定的時(shí)鐘和數(shù)據(jù)信息。 圖1所示為目前常用的一種典型相位插值型時(shí)鐘數(shù)據(jù)恢復(fù)電路。
[0003] B.Abiri等人提出一種相位插值型（PI)突發(fā)模式時(shí)鐘恢復(fù)電路，如圖2所示，使用 數(shù)據(jù)邊沿觸發(fā)一對雙邊沿采樣保持電路，包括上升沿采樣保持電路（S/H_rise)和下降沿 采樣保持電路（S/H_fall)，對正交時(shí)鐘（CLKI、CLKQ)進(jìn)行采樣，并利用該采樣電壓在相位 插值電路（PI)中與正交時(shí)鐘相乘，輸出與數(shù)據(jù)邊沿對齊的恢復(fù)時(shí)鐘信號。由于采樣電壓在 數(shù)據(jù)邊沿觸發(fā)獲得，因此任何輸入數(shù)據(jù)信號中的抖動(dòng)都會(huì)引起采樣電壓的變化，進(jìn)而導(dǎo)致 恢復(fù)時(shí)鐘相位發(fā)生變化。


【發(fā)明內(nèi)容】

[0004] 基于【背景技術(shù)】存在的技術(shù)問題，本發(fā)明提出了一種采樣電壓求和的相位插值型時(shí) 鐘恢復(fù)電路，可降低突發(fā)模式相位插值型時(shí)鐘恢復(fù)電路恢復(fù)時(shí)鐘的抖動(dòng)。
[0005] 本發(fā)明提出的一種米樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路，包括：CLKI輸入 端、CLKQ輸入端、第一上升沿采樣保持電路、第一下降沿采樣保持電路、第二上升沿采樣保 持電路、第二下降沿采樣保持電路、第一求和電路、第二求和電路和相位插值電路；
[0006] CLKI輸入端分別連接至第一上升沿采樣保持電路、第一下降沿采樣保持電路和相 位插值電路；第一上升沿采樣保持電路和第一下降沿采樣保持電路均連接至第一求和電路 輸入端，第一求和電路輸出端連接至相位插值電路；
[0007] CLKQ輸入端分別連接至第二上升沿采樣保持電路、第二下降沿采樣保持電路和相 位插值電路；第二上升沿采樣保持電路和第二下降沿采樣保持電路均連接至第二求和電路 輸入端，第二求和電路輸出端連接至相位插值電路；
[0008] 第一上升沿采樣保持電路、第一下降沿采樣保持電路、第二上升沿采樣保持電路、 第二下降沿采樣保持電路均接收輸入數(shù)據(jù)作為觸發(fā)信號；
[0009] 當(dāng)輸入數(shù)據(jù)上升沿時(shí)，第一上升沿采樣保持電路采樣并保持CLKI信號電壓并傳 遞給第一求和電路，第二上升沿采樣保持電路采樣并保持CLKQ信號電壓并傳遞給第二求 和電路；當(dāng)輸入數(shù)據(jù)下降沿時(shí)，第一下降沿采樣保持電路采樣并保持CLKI信號電壓并傳遞 給第一求和電路，第二下降沿采樣保持電路采樣并保持CLKQ信號電壓并傳遞給第二求和 電路；第一求和電路和第二求和電路對采樣電壓進(jìn)行加法運(yùn)算后將信號傳遞給相位插值電 路，相位插值電路通過運(yùn)算分析輸出相應(yīng)的時(shí)鐘（Rec_Clk_ana)。
[0010] 輸入數(shù)據(jù)為差分對輸入數(shù)據(jù)Data+和Data-，Data+和Data-觸發(fā)第一上升沿采樣 保持電路、第一下降沿采樣保持電路、第二上升沿采樣保持電路和第二下降沿采樣保持電 路對正交時(shí)鐘CLKI、CLKQ進(jìn)行采樣并輸出采樣電壓到第一求和電路和第二求和電路，第一 求和電路和第二求和電路對數(shù)據(jù)上下邊沿采樣電壓進(jìn)行相加并輸出結(jié)果到相位插值電路 與正交時(shí)鐘CLKI、CLKQ進(jìn)行相乘運(yùn)算，獲得輸出恢復(fù)時(shí)鐘信號Rec_CLK_ana。
[0011] 第一求和電路和第二求和電路均包括輸入端In_rise+、輸入端In_rise_、輸入端 In_fall+、輸入端In_fall-和輸出端；第一求和電路通過其輸入端In_rise+、輸入端In_ rise-連接第一上升沿采樣保持電路，通過其輸入端In_fall+、輸入端In_fall-連接第 一下降沿采樣保持電路，并通過其輸出端連接相位插值電路；第二求和電路通過其輸入端 In_rise+、輸入端In_rise-連接第二上升沿采樣保持電路，通過其輸入端In_fall+、輸入 端In_fall-連接第二下降沿采樣保持電路，并通過其輸出端連接相位插值電路。
[0012] 第一上升沿采樣保持電路和第二上升沿采樣保持電路電路結(jié)構(gòu)相同；第一下降沿 采樣保持電路和第二下降沿采樣保持電路電路結(jié)構(gòu)相同。
[0013] 第一求和電路和第二求和電路采用相同的電路結(jié)構(gòu)。
[0014] 所述采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路的工作原理為：設(shè)A t為時(shí)鐘抖動(dòng) 引入的時(shí)間誤差，N表示連續(xù)0或連續(xù)1的個(gè)數(shù)，T表示時(shí)鐘周期；輸入數(shù)據(jù)在上升沿to 時(shí)刻、下降沿to+A t+N*T時(shí)刻分別觸發(fā)第一上升沿采樣保持電路和第二上升沿采樣保持 電路、第一下降沿采樣保持電路和第二下降沿采樣保持電路，采樣正交時(shí)鐘電壓CLKI和 CLKQ，分別得到采樣電壓a和0，其中：

【權(quán)利要求】
1. 一種采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路，其特征在于，包括：CLKI輸入端、 CLKQ輸入端、第一上升沿采樣保持電路（1)、第一下降沿采樣保持電路（2)、第二上升沿采 樣保持電路（3)、第二下降沿采樣保持電路（4)、第一求和電路（5)、第二求和電路（6)和相 位插值電路（7); CLKI輸入端分別連接至第一上升沿采樣保持電路（1)、第一下降沿采樣保持電路（2) 和相位插值電路（7);第一上升沿采樣保持電路（1)和第一下降沿采樣保持電路（2)均連 接至第一求和電路（5)輸入端，第一求和電路（5)輸出端連接至相位插值電路（7); CLKQ輸入端分別連接至第二上升沿采樣保持電路（3)、第二下降沿采樣保持電路（4) 和相位插值電路（7);第二上升沿采樣保持電路（3)和第二下降沿采樣保持電路（4)均連 接至第二求和電路（6)輸入端，第二求和電路（6)輸出端連接至相位插值電路（7); 第一上升沿采樣保持電路（1)、第一下降沿采樣保持電路（2)、第二上升沿采樣保持電 路（3)、第二下降沿采樣保持電路（4)均接收輸入數(shù)據(jù)（Data)作為觸發(fā)信號； 當(dāng)輸入數(shù)據(jù)（Data)上升沿時(shí)，第一上升沿采樣保持電路（1)采樣并保持CLKI信號電 壓并傳遞給第一求和電路（5)，第二上升沿采樣保持電路（3)采樣并保持CLKQ信號電壓并 傳遞給第二求和電路（6);當(dāng)輸入數(shù)據(jù)（Data)下降沿時(shí)，第一下降沿采樣保持電路（2)采 樣并保持CLKI信號電壓并傳遞給第一求和電路（5)，第二下降沿采樣保持電路（4)采樣并 保持CLKQ信號電壓并傳遞給第二求和電路￠);第一求和電路（5)和第二求和電路（6)對 采樣電壓進(jìn)行加法運(yùn)算后將信號傳遞給相位插值電路（7)，相位插值電路（7)通過運(yùn)算輸 出相應(yīng)的時(shí)鐘（Rec_Clk_ana)。
2. 如權(quán)利要求1所述的采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路，其特征在于，輸入 數(shù)據(jù)（Data)為差分對輸入數(shù)據(jù)Data+和Data-，Data+和Data-觸發(fā)第一上升沿采樣保持 電路（1)、第一下降沿采樣保持電路（2)、第二上升沿采樣保持電路（3)和第二下降沿采樣 保持電路⑷對正交時(shí)鐘CLKI、CLKQ進(jìn)行采樣并輸出采樣電壓到第一求和電路（5)和第二 求和電路（6)，第一求和電路（5)和第二求和電路（6)對數(shù)據(jù)上下邊沿采樣電壓進(jìn)行相加并 輸出結(jié)果到相位插值電路（7)與正交時(shí)鐘CLKI、CLKQ進(jìn)行相乘運(yùn)算，獲得輸出恢復(fù)時(shí)鐘信 號Rec_CLK_ana〇
3. 如權(quán)利要求1或2所述的采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路，其特征在于， 第一求和電路（5)和第二求和電路（6)均包括輸入端In_rise+、輸入端In_rise_、輸入端 In_fall+、輸入端In_fall-和輸出端； 第一求和電路（5)通過其輸入端In_rise+、輸入端In_rise-連接第一上升沿采樣保持 電路（1)，通過其輸入端In_fall+、輸入端In_fall-連接第一下降沿采樣保持電路（2)，并 通過其輸出端連接相位插值電路（7); 第二求和電路（6)通過其輸入端In_rise+、輸入端In_rise-連接第二上升沿采樣保持 電路（3)，通過其輸入端In_fall+、輸入端In_fall-連接第二下降沿采樣保持電路（4)，并 通過其輸出端連接相位插值電路（7)。
4. 如權(quán)利要求3所述的采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路，其特征在于，第一 上升沿采樣保持電路（1)和第二上升沿采樣保持電路（3)電路結(jié)構(gòu)相同；第一下降沿采樣 保持電路（2)和第二下降沿采樣保持電路（4)電路結(jié)構(gòu)相同。
5. 如權(quán)利要求4所述的采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路，其特征在于，第一 求和電路（5)和第二求和電路（6)采用相同的電路結(jié)構(gòu)。
6.如權(quán)利要求1-5中任一項(xiàng)所述的采樣電壓求和的相位插值型時(shí)鐘恢復(fù)電路，其特征 在于，其工作原理為：設(shè)At為時(shí)鐘抖動(dòng)引入的時(shí)間誤差，N表示連續(xù)O或連續(xù)1的個(gè)數(shù)，T 表示時(shí)鐘周期；輸入數(shù)據(jù)在上升沿to時(shí)刻、下降沿to+ △t+N*T時(shí)刻分別觸發(fā)第一上升沿采 樣保持電路（1)和第二上升沿采樣保持電路（3)、第一下降沿采樣保持電路（2)和第二下降 沿采樣保持電路（4)，采樣正交時(shí)鐘電壓CLKI和CLKQ，分別得到采樣電壓a和0，其中： a=sin(2nfto)+sin[2Jif(to+N*T+At)]=sin(2nfto)+sin[2Jif(to+At)] 0 =cos(2nfto)+cos[2Jif(to+N*T+At)]=cos(2nfto)+cos[2Jif(to+At)],a和0信號在相位插值電路PI中實(shí)現(xiàn)乘積運(yùn)算，得到：
【文檔編號】H03K5/13GK104506170SQ201510021777
【公開日】2015年4月8日 申請日期:2015年1月15日 優(yōu)先權(quán)日:2015年1月15日
【發(fā)明者】覃林, 黃魯 申請人:中國科學(xué)技術(shù)大學(xué)先進(jìn)技術(shù)研究院