一種高速抗干擾電橋信號采集卡的制作方法
【專利摘要】一種高速抗干擾電橋信號采集卡，包括電橋信號采集輸入接口、雙向數(shù)字接口、信號處理電路、供電電源接口、電源轉(zhuǎn)換模塊、電橋電源接口；該信號處理電路包括有依次連接的信號處理模塊、Σ-Δ高速積分型ADC芯片、高速數(shù)字量緩沖芯片（Buf1）、高速信號隔離模塊以及輸出信號緩沖模塊（Buf2）；該信號處理模塊包含依次連接的低通濾波器、AIN調(diào)理電路以及運算放大器；該電橋信號采集輸入接口與該低通濾波器相連接；該運算放大器與該Σ-Δ高速積分型ADC芯片相連接；該輸出信號緩沖模塊（Buf2）與該雙向數(shù)字接口相連接。本發(fā)明高速抗干擾電橋信號采集卡，精度高、抗干擾性高、應(yīng)用靈活廣泛、安裝方便和可靠性高。
【專利說明】一種高速抗干擾電橋信號采集卡

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種信號采集卡，尤其是涉及一種具有高速且高抗干擾性的電橋信號采集卡。

【背景技術(shù)】
[0002]現(xiàn)有的信號采集卡，速度低，抗干擾性能差，信號輸入端與信號傳輸端沒有隔離。
[0003]目前的信號采集卡不能作為獨立模塊應(yīng)用于多種信號采集場合。
[0004]現(xiàn)有的信號采集卡對外接口形式復(fù)雜，單板集成度低、體積大，且功能單一。


【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問題在于:克服現(xiàn)有技術(shù)的缺陷，提出一種高速抗干擾電橋信號采集卡，具有高精度、高抗干擾性、應(yīng)用靈活廣泛、安裝方便和可靠性高的諸多優(yōu)點。
[0006]為了解決上述問題，本發(fā)明提出了如下技術(shù)方案:一種高速抗干擾電橋信號采集卡，其包括一個電橋信號采集輸入接口、一個雙向數(shù)字接口、一個連接于該電橋信號采集輸入接口與該雙向數(shù)字接口之間的信號處理電路、一個供電電源接口、一個電源轉(zhuǎn)換模塊、一個電橋電源接口；
該信號處理電路沿所述電橋信號采集輸入接口到該雙向數(shù)字接口方向，包括有依次連接的一個信號處理模塊、一個Σ-Λ高速積分型ADC芯片、一個高速數(shù)字量緩沖芯片(Bufl)、一個高速信號隔離模塊以及一個輸出信號緩沖模塊(Buf2)；
該信號處理模塊包含依次連接的一個低通濾波器、一個AIN調(diào)理電路以及一個運算放大器；
該電橋信號采集輸入接口與該低通濾波器相連接；
該運算放大器與該Σ-Δ高速積分型ADC芯片相連接；
該輸出信號緩沖模塊(Buf2)與該雙向數(shù)字接口相連接；
該電源轉(zhuǎn)換模塊包括一個DC/DC隔離變換模塊；
該供電電源接口給該DC/DC隔離變換模塊供電，該DC/DC隔離變換模塊進行直流電壓轉(zhuǎn)換和隔離，生成該采集卡各個功能模塊所需要的隔離DC電源電壓。
[0007]上述技術(shù)方案的進一步限定在于，該Σ - Λ高速積分型ADC芯片是24位的Σ - Λ高速積分型ADC芯片。
[0008]上述技術(shù)方案的進一步限定在于，該電源轉(zhuǎn)換模塊還包括一個VREF電源、一個AVDD電源、一個DVDD電源、一個1VDD電源以及一個橋電源生成電路；
該VREF電源給該Σ-Λ高速積分型ADC芯片供電；
該AVDD電源給該Σ-Λ高速積分型ADC芯片和信號處理模塊供電；
該DVDD電源給該高速數(shù)字量緩沖芯片(Bufl)和該高速信號隔離模塊原邊供電；
該1VDD電源給該Σ-Λ高速積分型ADC芯片供電；
該橋電源生成電路包含橋電源和橋電源，分別給電橋供電。
[0009]上述技術(shù)方案的進一步限定在于，該低通濾波器由四個濾波器組成。
[0010]上述技術(shù)方案的進一步限定在于，該AIN調(diào)理電路是由AIN1~AIN4組成的一組調(diào)理電路。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果:
1、高精度:本發(fā)明采用24位的Σ-Λ高速積分型ADC芯片，無誤碼精度達到17位分辨率，有效精度達19位分辨率，即1/524288 ;抗干擾措施保證Σ-Λ高速積分型ADC芯片能發(fā)揮最佳的分辨率，從而有效改善最終電橋信號的分辨率。
[0012]2、高抗干擾性:數(shù)據(jù)采集卡所處的工作現(xiàn)場電磁環(huán)境惡劣，普通數(shù)據(jù)采集卡容易受到電磁干擾而造成采集數(shù)據(jù)出錯，本發(fā)明采集卡通過以下措施提升了采集卡的抗干擾性:(I)合適的元件搭配；(2)合理的電氣布局及鋪銅；(3)有效的屏蔽措施；(4)完整的信號隔離。
[0013]3、應(yīng)用靈活廣泛:本發(fā)明的數(shù)據(jù)采集卡功能完善，且實現(xiàn)了信號輸入端與信號傳輸端的完全隔離，可以作為獨立模塊應(yīng)用于多種信號采集場合，實現(xiàn)系統(tǒng)的靈活配置。
[0014]4、安裝方便、體積小:本發(fā)明的數(shù)據(jù)采集卡對外接口形式簡單，單板集成度高、體積小，且功能完備，便于各種系統(tǒng)組合。
[0015]5、可靠性高:本發(fā)明的數(shù)據(jù)采集卡，從電路設(shè)計、器件選型、PCB板布局覆銅以及隔離措施等方面保證了其可靠性。從全方位的設(shè)計要素上實現(xiàn)了抗干擾性的提升。
[0016]6、實驗證明:2mV/V的電橋信號可實現(xiàn)1/200000的分辨率，信號帶寬可達52kHz，最高采樣率達128kHz，并完全消除應(yīng)用中的伺服電機產(chǎn)生的信號干擾，性噪比至少提高40dB。

【專利附圖】

【附圖說明】
[0017]圖1是本發(fā)明的電路結(jié)構(gòu)示意圖。
[0018]圖2是本發(fā)明的實物外觀圖。
[0019]圖3是本發(fā)明PCB元件布局圖。
[0020]圖4是本發(fā)明的PCB覆銅布局圖。
[0021 ]圖5是本發(fā)明實測抗干擾對比波形圖(原始波形圖，干擾信號Vpp=6 )。
[0022]圖6是本發(fā)明實測抗干擾對比波形圖(采用抗干擾措施后，干擾信號Vpp=0.025)。

【具體實施方式】
[0023]如圖1至圖6所示，本發(fā)明提出一種高速抗干擾電橋信號采集卡，其包括:一個電橋信號采集輸入接口 1、一個雙向數(shù)字接口 2、一個連接于該電橋信號采集輸入接口 I與該雙向數(shù)字接口 2之間的信號處理電路3、一個供電電源接口 4、一個電源轉(zhuǎn)換模塊5、一個電橋電源接口 6。
[0024]該信號處理電路3沿所述電橋信號采集輸入接口 I到該雙向數(shù)字接口 2方向，包括有依次連接的一個信號處理模塊31、一個Σ-Λ高速積分型ADC芯片32、一個高速數(shù)字量緩沖芯片Bufl、一個高速信號隔離模塊34以及一個輸出信號緩沖模塊Buf2。
[0025]該信號處理模塊31包含依次連接的一個低通濾波器(LP0)、一組AIN1~AIN4調(diào)理電路以及一個運算放大器(Opa )。
[0026]該低通濾波器(LPO)由四個濾波器LP01、LP02、LP03、LP04組成。
[0027]該運算放大器(Opa)是一組運算放大器。
[0028]該電橋信號采集輸入接口 I與該四個低通濾波器LP01、LP02、LP03、LP04相連接。
[0029]該運算放大器與該Σ - Λ高速積分型ADC芯片32相連接。
[0030]該Σ - Λ高速積分型ADC芯片32是24位的Σ - Λ高速積分型ADC芯片。
[0031]該輸出信號緩沖模塊Buf2與該雙向數(shù)字接口 2相連接。
[0032]該電源轉(zhuǎn)換模塊5包括一個DC/DC隔離變換模塊51、一個VREF電源52、一個AVDD電源53、一個DVDD電源54、一個1VDD電源55以及一個橋電源生成電路56。
[0033]該供電電源接口 4連接外部電源，給該DC/DC隔離變換模塊51供電。
[0034]該DC/DC隔離變換模塊51進行直流電壓轉(zhuǎn)換和隔離，生成該采集卡各個功能模塊所需要的隔離DC電源電壓。
[0035]該DC/DC隔離變換模塊51起到電源原副邊兩側(cè)供電隔離的作用。
[0036]該VREF電源52給該Σ - Λ高速積分型ADC芯片32供電。
[0037]該AVDD電源53給該Σ - Λ高速積分型ADC芯片32和信號處理模塊31供電。
[0038]該DVDD電源54給該高速數(shù)字量緩沖芯片Bufl和該高速信號隔離模塊34原邊供電。
[0039]該1VDD電源55給該Σ - Λ高速積分型ADC芯片32供電。
[0040]該橋電源生成電路56包含橋電源I和橋電源2，分別給電橋供電。
[0041]待采集信號由電橋信號采集輸入接口 I輸入后，進入信號處理模塊31，處理后的模擬信號進入該Σ-Λ高速積分型ADC芯片32，模擬信號轉(zhuǎn)換為數(shù)字信號，該數(shù)字信號再經(jīng)該高速數(shù)字量緩沖芯片Bufl，進入該高速信號隔離模塊34，最后經(jīng)過該輸出信號緩沖模塊Buf2，接到該雙向數(shù)字接口 2，通過該雙向數(shù)字接口 2傳輸?shù)奖景l(fā)明采集卡連接的一個中央處理單元(圖未示)，完成數(shù)據(jù)采集和傳輸過程。
[0042]如圖2所示，本發(fā)明采集卡的器件選型、電路布局和外形設(shè)計。
[0043]該Σ - Λ高速積分型ADC芯片32采用了 24位的Σ - Λ高速積分型ADC芯片。無誤碼精度達到17位分辨率，有效精度達19位分辨率，即1/524288 ;抗干擾措施保證該Σ-Λ高速積分型ADC芯片32能發(fā)揮最佳的分辨率，從而有效改善最終電橋信號的分辨率，進而保證了本發(fā)明高速抗干擾電橋信號采集卡的高精度。
[0044]本發(fā)明采集卡內(nèi)的電源設(shè)計采用了隔離方案。
[0045]采取了圖3和圖4所示的元件布局方案及PCB覆銅方案。
[0046]如圖2所示，從電路設(shè)計、器件選型、PCB板布局覆銅以及隔離措施方面入手，確保了該電橋米集卡具有聞速、聞精度以及聞抗干擾性的性能。主要有以下措施:
1、合適的元件搭配
圖3中，BI信號最前端處理的儀用運放以及配合超對稱元件，有效抑制電橋信號線引入的共模干擾。
[0047]圖3中，Β2 AD前端全差分運放，進一步抑制共模信號干擾。
[0048]圖3中，C AD采樣Σ-Λ型，本身即消除了高頻干擾，實例所用AD，128kHz采樣率時，對64kHz以上頻率信號信噪比達到了 _105dB以上。
[0049]圖3中，B4使用隔離電源，B5在電源前端使用π型濾波器。
[0050]2、合理的電氣布局及鋪銅
圖3從左至右的信號流向，中間無其他干擾源引入。
[0051]圖2 PCB采用4層板設(shè)計，完整單獨鋪銅層。
[0052]圖4鋪銅的壕的有效分布，鋪銅被分成了 Al A2 A3 A4四塊分割的地層，有效阻止了引入信號Al對AD處理部A2，數(shù)字信號A3對A2形成的干擾及相互串?dāng)_，壕間分離的鋪銅和電源地A4都有單獨的走線形成星形接地方式。
[0053]3、有效的屏蔽措施
圖3 BI對最易受到干擾的信號前端處理單元采用屏蔽罩處理。
[0054]4、完整的信號隔離
圖3所有AD處理部分BI B2 C生成的數(shù)字信號通過B3完成數(shù)字隔離，阻斷來自電路中數(shù)字電路的噪聲。
[0055]圖3中使用隔離電源B4，使整個AD部分使用完全隔開的獨立的電源供電，阻斷來自電源線路的噪聲。
[0056]如圖5和圖6所示的波形圖，是在抗干擾性方面具有更優(yōu)性能的試驗證明。
[0057]綜上，本發(fā)明高速抗干擾電橋信號采集卡具有如下有益技術(shù)效果:
1、高精度:本發(fā)明采用24位的Σ-Λ高速積分型ADC芯片32，無誤碼精度達到17位分辨率，有效精度達19位分辨率，即1/524288 ;抗干擾措施保證Σ-Λ高速積分型ADC芯片32能發(fā)揮最佳的分辨率，從而有效改善最終電橋信號的分辨率。
[0058]2、高抗干擾性:數(shù)據(jù)采集卡所處的工作現(xiàn)場電磁環(huán)境惡劣，普通數(shù)據(jù)采集卡容易受到電磁干擾而造成采集數(shù)據(jù)出錯，本發(fā)明采集卡通過以下措施提升了采集卡的抗干擾性:(I)合適的元件搭配；(2)合理的電氣布局及鋪銅；(3)有效的屏蔽措施；(4)完整的信號隔離。
[0059]3、應(yīng)用靈活廣泛:本發(fā)明的數(shù)據(jù)采集卡功能完善，且實現(xiàn)了信號輸入端與信號傳輸端的完全隔離，可以作為獨立模塊應(yīng)用于多種信號采集場合，實現(xiàn)系統(tǒng)的靈活配置。
[0060]4、安裝方便、體積小:本發(fā)明的數(shù)據(jù)采集卡對外接口形式簡單，單板集成度高、體積小，且功能完備，便于各種系統(tǒng)組合。
[0061]5、可靠性高:本發(fā)明的數(shù)據(jù)采集卡，從電路設(shè)計、器件選型、PCB板布局覆銅以及隔離措施等方面保證了其可靠性。從全方位的設(shè)計要素上實現(xiàn)了抗干擾性的提升。
[0062]實驗證明:2mV/V的電橋信號可實現(xiàn)1/200000的分辨率，信號帶寬可達52kHz，最高采樣率達128kHz，并完全消除應(yīng)用中的伺服電機產(chǎn)生的信號干擾，性噪比至少提高40dB。
[0063]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種高速抗干擾電橋信號采集卡，其特征在于，其包括一個電橋信號采集輸入接口、一個雙向數(shù)字接口、一個連接于該電橋信號采集輸入接口與該雙向數(shù)字接口之間的信號處理電路、一個供電電源接口、一個電源轉(zhuǎn)換模塊、一個電橋電源接口 ； 該信號處理電路沿所述電橋信號采集輸入接口到該雙向數(shù)字接口方向，包括有依次連接的一個信號處理模塊、一個Σ-Λ高速積分型ADC芯片、一個高速數(shù)字量緩沖芯片(Bufl)、一個高速信號隔離模塊以及一個輸出信號緩沖模塊(Buf2)； 該信號處理模塊包含依次連接的一個低通濾波器、一個AIN調(diào)理電路以及一個運算放大器； 該電橋信號采集輸入接口與該低通濾波器相連接； 該運算放大器與該Σ-Δ高速積分型ADC芯片相連接； 該輸出信號緩沖模塊(Buf2)與該雙向數(shù)字接口相連接； 該電源轉(zhuǎn)換模塊包括一個DC/DC隔離變換模塊； 該供電電源接口給該DC/DC隔離變換模塊供電，該DC/DC隔離變換模塊進行直流電壓轉(zhuǎn)換和隔離，生成該采集卡各個功能模塊所需要的隔離DC電源電壓。
2.根據(jù)權(quán)利要求1所述的高速抗干擾電橋信號采集卡，其特征在于，該Σ-Λ高速積分型ADC芯片是24位的Σ - Λ高速積分型ADC芯片。
3.根據(jù)權(quán)利要求1所述的高速抗干擾電橋信號采集卡，其特征在于，該電源轉(zhuǎn)換模塊還包括一個VREF電源、一個AVDD電源、一個DVDD電源、一個1VDD電源以及一個橋電源生成電路； 該VREF電源給該Σ-Λ高速積分型ADC芯片供電； 該AVDD電源給該Σ-Λ高速積分型ADC芯片和信號處理模塊供電； 該DVDD電源給該高速數(shù)字量緩沖芯片(Bufl)和該高速信號隔離模塊原邊供電； 該1VDD電源給該Σ-Λ高速積分型ADC芯片供電； 該橋電源生成電路包含橋電源和橋電源，分別給電橋供電。
4.根據(jù)權(quán)利要求1所述的高速抗干擾電橋信號采集卡，其特征在于，該低通濾波器由四個濾波器組成。
5.根據(jù)權(quán)利要求1所述的高速抗干擾電橋信號采集卡，其特征在于，該AIN調(diào)理電路是由ΑΙΝ1~ΑΙΝ4組成的一組調(diào)理電路。
【文檔編號】H03M3/00GK104467864SQ201410658907
【公開日】2015年3月25日 申請日期:2014年11月18日 優(yōu)先權(quán)日:2014年11月18日
【發(fā)明者】鄧巨高, 劉健, 劉俊峰 申請人:東莞市毫克檢測儀器有限公司