一種基于概率計(jì)算的線性分組碼模擬譯碼器設(shè)計(jì)方法
【專利摘要】本發(fā)明涉及一種基于概率計(jì)算的線性分組碼的模擬譯碼器的設(shè)計(jì)方法，屬于信號(hào)處理【技術(shù)領(lǐng)域】，包括以下步驟：(1)由線性分組碼的H矩陣與因子圖的對(duì)應(yīng)關(guān)系得到其因子圖；(2)通過等效門、概率異或門兩種門電路實(shí)現(xiàn)因子圖中節(jié)點(diǎn)的相應(yīng)功能；(3)通過度數(shù)為3的概率門電路實(shí)現(xiàn)任意度數(shù)的概率門電路模塊；(4)特殊節(jié)點(diǎn)的實(shí)現(xiàn)；(5)根據(jù)因子圖中變量節(jié)點(diǎn)與校驗(yàn)節(jié)點(diǎn)之間的連線關(guān)系，將步驟二到步驟四中介紹的相應(yīng)等效門與概率異或門相連，實(shí)現(xiàn)模擬譯碼器的結(jié)構(gòu)。對(duì)比現(xiàn)有設(shè)計(jì)方法，本發(fā)明方法將模擬譯碼器的器件(兩種門電路)與因子圖模型一一對(duì)應(yīng)，設(shè)計(jì)流程清晰、搭建快捷，應(yīng)用本發(fā)明方法所搭建的模擬譯碼器可擴(kuò)展性好，具有廣泛的適用性。
【專利說明】一種基于概率計(jì)算的線性分組碼模擬譯碼器設(shè)計(jì)方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種模擬譯碼器的設(shè)計(jì)方法，特別涉及一種基于概率計(jì)算的線性分組 碼的模擬譯碼器的設(shè)計(jì)方法，屬于通信信號(hào)處理【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002] 在數(shù)字通信系統(tǒng)中，為了保證傳輸信息的可靠性，通常會(huì)采用信道編碼技術(shù)，而線 性分組碼憑借其結(jié)構(gòu)簡(jiǎn)潔、性能優(yōu)越，已廣泛應(yīng)用于現(xiàn)代數(shù)字通信系統(tǒng)中。低密度奇偶校驗(yàn) 碼（LDPC,LowDensityParityCheckCode)是由RobertG.Gallager博士于 1963 年提出 的一類具有稀疏校驗(yàn)矩陣的線性分組碼，由于其具有能夠逼近香農(nóng)限的性能，因此成為應(yīng) 用最廣泛的一類線性分組碼。
[0003] 置信傳播（簡(jiǎn)稱BP算法），是一種基于圖模型的消息傳遞算法，該算法是目前 LDPC等線性分組碼的一種常用譯碼算法。算法中迭代的過程即為消息在變量節(jié)點(diǎn)與校驗(yàn)節(jié) 點(diǎn)之間傳遞的過程，其譯碼方法可通過因子圖表述。
[0004] 在信道編譯碼的各個(gè)實(shí)現(xiàn)環(huán)節(jié)中，譯碼器的性能是能否充分發(fā)揮信道編碼性能的 關(guān)鍵因素之一。目前所采用的線性分組碼譯碼器基本都是基于數(shù)字邏輯進(jìn)行實(shí)現(xiàn)的。針對(duì) 目前應(yīng)用最廣泛的LDPC碼，數(shù)字譯碼芯片受到功耗、速率、散熱等問題制約，難以實(shí)現(xiàn)高性 能、低功耗的LDPC譯碼器。
[0005] 2000 年Hans-AndreaLoeliger,FelixLustenberger,MarkusHelfenstein, FelixTarkoy("ProbabilityPropagationandDecodinginAnalogVLSI"）提出 "和積算法"可以通過模擬電路實(shí)現(xiàn)，模擬譯碼器相比于數(shù)字譯碼器有著更快的處理速度 和更低的功率消耗，這種優(yōu)勢(shì)最多可以達(dá)到兩個(gè)數(shù)量級(jí)的水平。2002年MohammandM.和 NareshR.Shanbhag( "Low-PowerVLSIDecoderArchitecturesforLDPCCodes，'， ISLPED'02,August12-14, 2002,Monterey,California,USA.)提出傳統(tǒng)數(shù)字譯碼器架構(gòu)為 實(shí)現(xiàn)顯著的譯碼效果需要以大量的功耗和資源的消耗為代價(jià)。2007年AbuBaker，Soumik Ghosh,AshokKumar,MagdyBayoumi,RaficAyoubi("DesignandRealizationofAnalog Phi-FunctionforLDPCDecoder"）針對(duì)數(shù)字譯碼器在功耗、芯片面積存在的問題提出了 一種基于9函數(shù)的LDPC模擬譯碼電路結(jié)構(gòu)，通過仿真和搭建模型說明此種模擬電路在和數(shù) 字電路實(shí)現(xiàn)相同譯碼功能的前提下，可減少10%以上的功耗，收斂時(shí)間可減少50%以上， 而電路面積也僅僅為數(shù)字譯碼器芯片的40 %以下。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的是為解決傳統(tǒng)數(shù)字譯碼器在功耗、速率、散熱等方面的問題，并且針 對(duì)現(xiàn)有模擬譯碼電路，提出一種電路器件與因子圖模型一一對(duì)應(yīng)的結(jié)構(gòu)最優(yōu)模擬譯碼器的 搭建方法。針對(duì)線性分組碼，提出一種通用的通過等效門和概率異或門兩種模塊搭建的模 擬譯碼器結(jié)構(gòu)及譯碼器的設(shè)計(jì)方法。本發(fā)明搭建的模擬譯碼器具有良好的可擴(kuò)展性和廣泛 的適用性。
[0007] 本發(fā)明提出的模擬譯碼器是通過兩種門電路：等效門和概率異或門電路來實(shí)現(xiàn) 的。在模擬電路中，信號(hào)的載體可分為電荷、電流和電壓三種，根據(jù)基爾霍夫電流定理，電流 信號(hào)的加法非常容易實(shí)現(xiàn)，即節(jié)點(diǎn)所有輸出電流等于所有輸入電流之和，而對(duì)于電壓和電 荷信號(hào)的加法實(shí)現(xiàn)相對(duì)較為困難。所以，本發(fā)明實(shí)現(xiàn)信號(hào)的載體為電流信號(hào)。令I(lǐng)NPUTn(0) 和INPUTn(l)、0UTPUTn(0)和0UTPUTn(l)表示門電路的第n組輸入和輸出（n= 1，2, 3)。其 中INPUTn(0)和INPUTn⑴是第n組輸入電流，表示與第n個(gè)輸入對(duì)應(yīng)的比特被判決為0或 者為1的概率；〇UTPUTn(0)和0UTPUTn(l)是第n組輸出電流，表示第n個(gè)輸出對(duì)應(yīng)的比特 被判決為〇或者為1的概率。門電路的度數(shù)定義為其輸入輸出端口的"組"數(shù)，每組端口存 在2個(gè)輸入2個(gè)輸出。即，若門電路存在3組輸入輸出端口，則其度數(shù)為3。在以上定義下， 度數(shù)為3的等效門和概率異或門的功能如下：
[0008] 1、等效門
[0009] 如圖1所示，度數(shù)為3的等效門存在3組端口，每組端口存在2個(gè)輸入值和2個(gè)輸 出值，共計(jì)4個(gè)值，其中INPUTn(0)和INPUTn(l)表示端口的輸入電流大小，這2個(gè)電流的大 小分別代表輸入碼字為〇和為1的概率值大?。╪= 1，2, 3,表示端口的序號(hào)）。
[0010] 度數(shù)為3的等效門存在兩種工作狀態(tài)：（1) 1組輸入端和2組輸出端，（2) 2組輸入 端和1組輸出端。兩種工作狀態(tài)的輸入輸出關(guān)系如下：
[0011] 對(duì)于工作狀態(tài)（1)中任意1組端口輸入，其余2組端口輸出的情況，輸入輸出關(guān)系 為：輸出等于輸入。3組端口中任意1組端口作為輸入端口，其余2組端口作為輸出端口， 度數(shù)為3的等效門計(jì)算關(guān)系可以表示為下面3種情況 ：

【權(quán)利要求】
1. 一種基于概率計(jì)算的線性分組碼模擬譯碼器設(shè)計(jì)方法，其特征在于：包括w下步 驟： 步驟一、由線性分組碼的H矩陣與因子圖的對(duì)應(yīng)關(guān)系得到其因子圖；其對(duì)應(yīng)關(guān)系如下： H矩陣的列與因子圖變量節(jié)點(diǎn)一一對(duì)應(yīng)，矩陣的行與因子圖校驗(yàn)節(jié)點(diǎn)一一對(duì)應(yīng)，矩陣中 的權(quán)值1確定相應(yīng)變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)的連線關(guān)系； 步驟二、通過等效口、概率異或口兩種口電路實(shí)現(xiàn)因子圖中節(jié)點(diǎn)的相應(yīng)功能；具體實(shí)現(xiàn) 方式如下： 對(duì)于因子圖中度數(shù)為n的信息位的變量節(jié)點(diǎn)，通過度數(shù)為n+2的等效口實(shí)現(xiàn)；對(duì)于因子 圖中度數(shù)為m的校驗(yàn)位的變量節(jié)點(diǎn)，通過度數(shù)為m+1的等效口實(shí)現(xiàn)；對(duì)于因子圖中的校驗(yàn)節(jié) 點(diǎn)，通過與其度數(shù)相同的概率異或口實(shí)現(xiàn)，其中m和n均為整數(shù)； 步驟H、通過度數(shù)為3的概率口電路實(shí)現(xiàn)任意度數(shù)的概率口電路模塊；所述概率口電 路是指等效口電路或概率異或口電路，具體實(shí)現(xiàn)方式如下： 對(duì)于度數(shù)n小于等于3的模塊，直接使用度數(shù)為3的概率口電路實(shí)現(xiàn)；對(duì)于度數(shù)n大于 3的模塊，可通過將n-2個(gè)度數(shù)為3的概率口電路的對(duì)應(yīng)輸入與輸出端口 "兩兩相連"形成 一種"鏈?zhǔn)浇Y(jié)構(gòu)"實(shí)現(xiàn)； 步驟四、特殊節(jié)點(diǎn)的實(shí)現(xiàn)；具體實(shí)現(xiàn)方式如下： 對(duì)于因子圖中度數(shù)為1的校驗(yàn)位的變量節(jié)點(diǎn)，省略實(shí)現(xiàn)其相應(yīng)功能的等效口，將其輸 入直接連接到與其相連的概率異或口上； 步驟五，根據(jù)因子圖中變量節(jié)點(diǎn)與校驗(yàn)節(jié)點(diǎn)之間的連線關(guān)系，將步驟二到步驟四中介 紹的相應(yīng)等效口與概率異或口相連，實(shí)現(xiàn)模擬譯碼器的結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1所述的一種基于概率計(jì)算的線性分組碼模擬譯碼器設(shè)計(jì)方法，其特 征在于：所述等效口和概率異或口均存在3組端口，每組端口存在2個(gè)輸入值和2個(gè)輸出 值，其中2個(gè)輸入值表示端口的輸入電流大小，該2個(gè)電流的大小分別代表輸入碼字為0和 為1的概率值大小，2個(gè)輸出值表示端口的輸出電流大小，該2個(gè)電流的大小分別代表輸出 碼字為0和為1的概率值大小。
3. 根據(jù)權(quán)利要求1或2所述的一種基于概率計(jì)算的線性分組碼模擬譯碼器設(shè)計(jì)方法， 其特征在于；所述等效口存在兩種工作狀態(tài)；（1) 1組輸入端和2組輸出端，（2) 2組輸入端 和1組輸出端；兩種工作狀態(tài)的輸入輸出關(guān)系如下： (1) 1組輸入端和2組輸出端；輸入輸出關(guān)系為：輸出等于輸入； (2) 2組輸入端和1組輸出端；輸入輸出關(guān)系為；代表輸出為0的電流大小等于代表輸 入為0的2個(gè)電流大小的乘積后進(jìn)行歸一化；代表輸出為1的電流值大小等于代表輸入為 1的兩個(gè)電流大小的乘積后進(jìn)行歸一化。
4. 根據(jù)權(quán)利要求1或2所述的一種基于概率計(jì)算的線性分組碼模擬譯碼器設(shè)計(jì)方法， 其特征在于；所述概率異或口的輸入輸出關(guān)系為：任意1組端口輸出的代表碼字為0概率 大小的電流值等于另外2組端口輸入的代表碼字模二和為0概率大小的電流值；任意1組 端口輸出的代表碼字為1概率大小的電流值等于另外2組端口輸入的代表碼字模二和為1 概率大小的電流值。
【文檔編號(hào)】H03M13/11GK104467873SQ201410616440
【公開日】2015年3月25日 申請(qǐng)日期:2014年11月5日 優(yōu)先權(quán)日:2014年11月5日
【發(fā)明者】鄭浩, 趙哲, 丁旭輝, 高原, 安建平, 卜祥元, 尹雪 申請(qǐng)人:北京理工大學(xué)