一種快速低功耗晶振起振電路的制作方法
【專利摘要】本發(fā)明公開了一種快速低功耗晶振起振電路及其實(shí)現(xiàn)方法，所述的低功耗晶振起振電路包括偏置電路、起振放大器和自動(dòng)增益控制電路。本電路實(shí)時(shí)監(jiān)控晶振的振幅并通過自動(dòng)增益控制電路動(dòng)態(tài)調(diào)整流過起振放大器的電流，當(dāng)晶振還沒有起振或者振幅比較小時(shí)，控制比較大的電流流過起振放大器，實(shí)現(xiàn)讓晶振快速啟動(dòng)；隨著晶振振幅的變大，自動(dòng)增益控制電路逐漸減小流過起振放大器的電流，從而讓晶振快速啟動(dòng)的同時(shí)實(shí)現(xiàn)了低的功耗。
【專利說明】一種快速低功耗晶振起振電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要涉及晶振振蕩電路的設(shè)計(jì)領(lǐng)域，特指一種快速低功耗的晶振起振電路。

【背景技術(shù)】
[0002]芯片經(jīng)常要用到非常精確的時(shí)鐘信號(hào)，晶振作為普遍使用的時(shí)鐘源，其起振電路的設(shè)計(jì)對(duì)整個(gè)芯片性能的影響不言而喻。而在電池容量有限的手持設(shè)備中，低功耗成為除性能之外最主要的追求目標(biāo)，本發(fā)明主要實(shí)現(xiàn)使晶振快速啟動(dòng)的同時(shí)降低晶振的功耗。
[0003]傳統(tǒng)的晶振起振電路請(qǐng)參閱圖1。傳統(tǒng)起振電路由一個(gè)電流源、起振放大器和反饋電阻組成。電流源由PMOS管M7組成，其作用是提供電流偏置，柵極接外部偏置電壓輸入端Vbias，源極接電源VDD，漏極輸出端XO ;起振放大器由NMOS管M2組成，其作用是不斷放大晶振的振幅，柵極接輸出端XI，源極接地GND，漏極接輸出端XO ;反饋電阻由電阻R2組成，其作用是為起振放大器提供靜態(tài)工作點(diǎn)，一端接輸出端X0，另一端接輸入端XI。
[0004]傳統(tǒng)晶振起振電路與本發(fā)明快速低功耗起振電路相比有兩個(gè)缺點(diǎn):在晶振從起振到穩(wěn)幅振蕩的過程中，流過起振放大器的電流是固定或者是不斷變大的，即不能實(shí)現(xiàn)電流隨振蕩幅度變大而減小。為了實(shí)現(xiàn)低功耗而強(qiáng)行降低流過起振放大器的電流又會(huì)增加晶振的起振時(shí)間，不能以最短的時(shí)間輸出時(shí)鐘脈沖，因此傳統(tǒng)晶振起振電路在快速和低功耗兩方面難以兼得。


【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的問題在于:針對(duì)傳統(tǒng)晶振起振電路存在的問題，提供一種快速低功耗晶振起振電路。
[0006]本發(fā)明提出的解決方案為:本電路采用偏置電路、自動(dòng)增益控制電路和起振放大器，在晶振起振時(shí)，自動(dòng)增益控制電路控制偏置電路以最大的電流流過起振放大器，使晶振在最短的時(shí)間起振，隨著晶振振蕩幅度的增加，自動(dòng)增益控制電路又控制偏置電路逐漸減小電流，直到達(dá)到維持振蕩的最小電流，從而實(shí)現(xiàn)使晶振快速起振的同時(shí)又有效降低電路的功耗。

【專利附圖】

【附圖說明】
[0007]圖1是傳統(tǒng)晶振起振電路不意圖；
圖2是本發(fā)明快速低功耗晶振起振電路示意圖；
圖3是本發(fā)明快速低功耗晶振起振電路實(shí)施例示意圖一；
圖4是本發(fā)明快速低功耗晶振起振電路實(shí)施例示意圖二；
圖5是傳統(tǒng)晶振起振電路功耗波形圖；
圖6是本發(fā)明快速低功耗晶振起振電路功耗波形圖；
圖中附圖標(biāo)記為:VDD—電源;M1、M2、M3—NMOS 管；M4、M5、M6、M7—PMOS 管；R1、R2、R3—電阻；C1—電容；Vbias—直流偏置電壓；XI—晶振輸入端；X0—晶振輸出端；xl、x2、x3、x4一節(jié)點(diǎn)電壓。

【具體實(shí)施方式】
[0008]以下將結(jié)合附圖和具體實(shí)施對(duì)本發(fā)明做進(jìn)一步詳細(xì)說明。
[0009]請(qǐng)參閱圖2，圖2是本發(fā)明快速低功耗晶振起振電路的示意圖，在實(shí)現(xiàn)時(shí)Vbias接外部電壓偏置，XI和XO分別接晶振的兩個(gè)引腳。
[0010]本發(fā)明快速低功耗晶振起振電路的實(shí)施例請(qǐng)參閱圖3，在初始晶振還沒有起振時(shí)，電容Cl的“隔直流”功能相當(dāng)于把NMOS管Ml和M2的柵極斷開了，此時(shí)節(jié)點(diǎn)xl、x2、x3和x4電壓都只有直流成分，且NMOS管Ml和M2有各自的靜態(tài)工作點(diǎn)，此時(shí)流過PMOS管M7的電流最大。
[0011]本發(fā)明快速低功耗晶振起振電路的實(shí)施例請(qǐng)參閱圖4，電路中由于存在噪聲，起振放大器以最大的電壓增益對(duì)電路中的噪聲信號(hào)放大，因此隨著時(shí)間的推移，晶振振幅會(huì)慢慢變大，這樣節(jié)點(diǎn)Xl會(huì)在直流成分上疊加一個(gè)交流信號(hào)，通過電容Cl耦合到節(jié)點(diǎn)x2上也會(huì)疊加交流成分。由于耦合電容Cl的“通交流”功能和PMOS管M4限制流過NMOS管Ml的電流為恒定值，因此在振蕩過程中，NMOS管Ml會(huì)在比原直流工作點(diǎn)低的偏置電壓下做正阻尼運(yùn)動(dòng)，以維持平均電流的恒定。這也就是說節(jié)點(diǎn)x2會(huì)在比原靜態(tài)工作點(diǎn)電壓低的電壓下振蕩，導(dǎo)致節(jié)點(diǎn)x3的電壓相比原靜態(tài)工作點(diǎn)電壓也降低，流過NMOS管M3的電流減小，于是節(jié)點(diǎn)x4的電壓上升，流過PMOS管P7的電流降低，實(shí)現(xiàn)了隨著振蕩幅度的變大流過起振放大器的電流逐漸減小的功能。
[0012]以上各圖的電路既可以采用NMOS管實(shí)現(xiàn)，也可以采用PMOS管或者雙極型器件(如NPN型晶體管或PNP型晶體管)實(shí)現(xiàn)，電阻Rl和R2可以采用工作在線性區(qū)的NMOS管替換。以上各圖所示的電路僅為示例，將X1、XO簡(jiǎn)單地替換所引起的電路變化亦屬于本發(fā)明的保護(hù)范圍，本發(fā)明的保護(hù)范圍應(yīng)以權(quán)力要求書為準(zhǔn)。
【權(quán)利要求】
1.一種快速低功耗晶振起振電路，其特征在于: 它包括偏置電路、自動(dòng)增益控制電路和起振放大器，其中偏置電路由PMOS管M4，PMOS管M5，PMOS管M6，PMOS管M7，電阻R3組成；自動(dòng)增益控制電路包括電容Cl，NMOS管Ml，NMOS管M3，電阻Rl ;起振放大器包括NMOS管M2和電阻R2 ； NMOS管Ml的柵極接電阻Rl的一端，源極接地GND，漏極接電阻Rl的另一端；NM0S管M2的柵極接輸入端XI，源極接地GND，漏極接輸出端XO ；NM0S管M3的柵極接NMOS管Ml的漏極，源極接電阻R3的一端，漏極接PMOS管M6的漏極；PM0S管M4的柵極接偏置電壓輸入端VMas，源極接電源VDD，漏極接NMOS管Ml的漏極；PM0S管M5的柵極接NMOS管M3的漏極，源極接電源VDD，漏極接NMOS管Ml的漏極；PM0S管M6的柵極和漏極短接并接到NMOS管M3的漏極，源極接電源VDD ；PM0S管M7的柵極接PMOS管M5的柵極，源極接電源VDD，漏極接輸出端XO ；電阻Rl的一端接NMOS管Ml的柵極，另一端接NMOS管Ml的漏極；電阻R2的一端接輸入端XI，另一端接輸出端XO ；電阻R3的一端接NMOS管M3源極，另一端接地GND ；電容Cl的一端接NMOS管Ml的柵極，另一端接NMOS管M2的柵極。
【文檔編號(hào)】H03H9/19GK104270113SQ201410435976
【公開日】2015年1月7日 申請(qǐng)日期:2014年9月1日 優(yōu)先權(quán)日:2014年9月1日
【發(fā)明者】沈磊 申請(qǐng)人:長(zhǎng)沙景嘉微電子股份有限公司