傳輸門線路結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供了一種傳輸門線路結(jié)構(gòu)，包括：第一PMOS管，柵端接收第一數(shù)字信號，漏端接第一模擬信號端，源端接自身的襯底端；第二PMOS管，柵端接收第一數(shù)字信號，漏端接第二模擬信號端，源端接自身的襯底端并連接至第一PMOS管的源端；第一NMOS管，柵端接收第二數(shù)字信號，漏端接第一模擬信號端，源端接第一NMOS管的襯底端；第二NMOS管，柵端接收第二數(shù)字信號，漏端接第二模擬信號端，源端接自身的襯底端并連接至第一NMOS管的源端；其中，兩個PMOS管具有第一閾值電壓，兩個NMOS管具有第二閾值電壓，二者之和小于電源電壓。本發(fā)明能夠避免襯偏效應(yīng)的影響，在電源電壓較低時也能實現(xiàn)各種電位信號的傳輸。
【專利說明】傳輸門線路結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種傳輸門線路結(jié)構(gòu)。

【背景技術(shù)】
[0002] 在模擬集成電路中，傳輸門是一種常用的線路結(jié)構(gòu)。在集成電路中，通常PM0S管 的襯底端都是接電源，而NM0S管的襯底端都是接地。在傳輸中間電壓時，PM0S管的襯底端 與源端之間或者NM0S管的襯底端與源端之間的電壓值（通常指的是正電壓）都比較大，導(dǎo) 致襯偏效應(yīng)嚴重，使得傳輸信號時需要的柵源電壓值比沒有襯偏效應(yīng)時大的多，最終可能 導(dǎo)致PM0S管和NM0S管都不能導(dǎo)通，使得信號傳輸失敗。
[0003] 圖1示出了現(xiàn)有技術(shù)中的一種傳輸門的線路結(jié)構(gòu)10,該傳輸門線路結(jié)構(gòu)10包括：
[0004] PM0S管31，由第一數(shù)字信號23控制開通和關(guān)斷；
[0005] NM0S管32,由第二數(shù)字信號24控制開通和關(guān)斷；
[0006] 第一模擬信號端21與第二模擬信號22端之間通過PM0S管31和NM0S管32的控 制傳輸信號。
[0007] 其中，PM0S管31的柵端接收第一數(shù)字信號23,源端和漏端其中之一接第一模擬信 號端21，另外一端接第二模擬信號端22, PM0S管31的襯底端接電源電壓VDD。NM0S管32 的柵端接收第二數(shù)字信號24,源端和漏端其中之一接第一模擬信號端21，另外一端接第二 模擬信號端22, NM0S管32的襯底端接地GND。
[0008] 當?shù)谝粩?shù)字信號23接地GND時，PM0S管31開通，由于第一模擬信號端21的電位 與電源電壓VDD之間存在電壓差，使得PM0S管31開始導(dǎo)通的柵源電壓值變大。同樣，當?shù)?二數(shù)字信號24接電源電壓VDD時，NM0S管32開通，然而由于第一模擬信號端21的電位與 地GND之間存在電壓差，使得NM0S管32開始導(dǎo)通的柵源電壓值變大。這樣，第一模擬信號 端21的電位要順利傳輸?shù)降诙M信號端22必須滿足這兩個柵源電壓值的較小者。
[0009] 例如，設(shè)定第一模擬信號端21的電位為電源電壓VDD時，PM0S管31開通的柵源 電壓值為V THP，那么，在第一模擬信號端21的電位為VA時，PM0S管31開通的柵源電壓值為 Vps = Km> + --·\Ι2ΦΡ + VDD - VA -」2Φρ)。其中，Υ ρ和Φρ均是與工藝有關(guān)的定值，VDD為電 源電壓VDD的電壓值。顯然，當VDD-VA的值較大的時候，VPB比V THP大的多。
[0010] 同理，設(shè)定第一模擬信號端21的電壓為電源電壓GND時，NM0S管32開通的柵源 電壓值為V THN，那么，在第一模擬信號端21的電位為VA時，NM0S管32開通的柵源電壓值為 ^ΓΗΝ + + VA - ^2Φν) ?其中，Υ Ν和ΦΝ均是與工藝有關(guān)的定值，VDD為電源電 壓VDD的電壓值。顯然，當VDD-VA的值較大的時候，VNB比V THN大的多。
[0011] 因此，為使第一模擬信號端21的電位要順利傳輸?shù)降诙M信號端22,必須滿足
[γ <γ νΑ > νΡΒ或者^ 。顯而易見，要使所有落在0?VDD之間的VA都滿足，只有在 < vDD的條件下才能成立。然而，由于襯偏效應(yīng)的關(guān)系，VPB和VNB都變大很多，而現(xiàn)在 電源電壓VDD的電壓值則越來越低，因此很可能使得VPB+VNB > VDD，從而導(dǎo)致第一模擬信號 端21的電位無法順利傳輸?shù)降诙M信號端22。


【發(fā)明內(nèi)容】

[0012] 本發(fā)明要解決的技術(shù)問題是提供一種傳輸門線路結(jié)構(gòu)，能夠避免襯偏效應(yīng)的影 響，在電源電壓較低時也能實現(xiàn)全范圍電壓信號的傳輸。
[0013] 為解決上述技術(shù)問題，本發(fā)明提供了一種傳輸門線路結(jié)構(gòu)，包括：
[0014] 第一 PM0S管，其柵端接收第一數(shù)字信號，其漏端接第一模擬信號端，其源端連接 所述第一 PM0S管的襯底端；
[0015] 第二PM0S管，其柵端接收所述第一數(shù)字信號，其漏端接第二模擬信號端，其源端 連接所述第二PM0S管的襯底端并連接至所述第一 PM0S管的源端；
[0016] 第一 NM0S管，其柵端接收第二數(shù)字信號，其漏端接所述第一模擬信號端，其源端 連接所述第一 NM0S管的襯底端；
[0017] 第二NM0S管，其柵端接收所述第二數(shù)字信號，其漏端接所述第二模擬信號端，其 源端連接所述第二NM0S管的襯底端并連接至所述第一 NM0S管的源端；
[0018] 其中，所述第一 PM0S管和第二PM0S管具有第一閾值電壓，所述第一 NM0S管和第 二NM0S管具有第二閾值電壓，所述第一閾值電壓與第二閾值電壓之和小于電源電壓。
[0019] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：
[0020] 本發(fā)明實施例的傳輸門線路結(jié)構(gòu)通過第一 PM0S管、第二PM0S管、第一 NM0S管和 第二NM0S管的連接關(guān)系的巧妙設(shè)計，能夠克服襯偏效應(yīng)的影響，及時電源電壓較低，也能 夠?qū)崿F(xiàn)全電壓（也即從地到電源電壓之間的任何電壓）信號的傳輸。
[0021] 進一步而言，在第一數(shù)字信號和第二數(shù)字信號將第一 PM0S管、第二PM0S管、第 一 NM0S管和第二NM0S管都關(guān)斷時，第一模擬信號端和第二模擬信號端之間的雙向傳輸路 線上，由于PM0S管或者NM0S管的漏端和襯底端之間存在寄生二極管，總有一個PM0S管或 NM0S管處于二極管反偏狀態(tài)，因此使得第一模擬信號端和第二模擬信號端之間是完全隔離 的。

【專利附圖】

【附圖說明】
[0022] 圖1是現(xiàn)有技術(shù)中一種傳輸門的線路結(jié)構(gòu)示意圖；
[0023] 圖2是根據(jù)本發(fā)明實施例的傳輸門的線路結(jié)構(gòu)示意圖。

【具體實施方式】
[0024] 下面結(jié)合具體實施例和附圖對本發(fā)明作進一步說明，但不應(yīng)以此限制本發(fā)明的保 護范圍。
[0025] 參考圖2,本實施例的傳輸門線路結(jié)構(gòu)100包括：
[0026] 第一 PM0S管301，由第一數(shù)字信號203控制開通和關(guān)斷；
[0027] 第二PM0S管302,由第一數(shù)字信號203控制開通和關(guān)斷；
[0028] 第一 NM0S管303,由第二數(shù)字信號204控制開通和關(guān)斷；
[0029] 第二NM0S管304,由第二數(shù)字信號204控制開通和關(guān)斷；
[0030] 第一模擬信號端201與第二模擬信號端202之間通過第一 PM0S管301、第二PMOS 管302、第一 NM0S管303和第二NM0S管304的共同控制互相傳輸信號。
[0031] 進一步而言，第一 PM0S管301的柵端接第一數(shù)字信號203,漏端接第一模擬信號 端201，源端和襯底端連接在一起。第一 PM0S管301的源端和襯底端連接在一起，使得第一 PM0S管301的源端和襯底端具有相同的電位。
[0032] 第二PM0S管302的柵端接第一數(shù)字信號203,漏端接第二模擬信號端202,源端和 襯底端連接在一起并連接至第一 PM0S管301的源端。第二PM0S管302的源端和襯底端 以及第一 PM0S管301的源端連接在一起，使得第一 PM0S管301的源端和襯底端以及第二 PM0S管302的源端和襯底端具有相同的電位。
[0033] 第一 NM0S管303的柵端接第二數(shù)字信號204,漏端接第一模擬信號端201，源端和 襯底端連接在一起。第一 NM0S管303的源端和襯底端連接在一起，使得第一 NM0S管303 的源端和襯底端具有相同的電位。
[0034] 第二NM0S管304的柵端接第二數(shù)字信號204,漏端接第一模擬信號端201，源端和 襯底端連接在一起并連接至第一 NM0S管的源端。第二NM0S管304的源端和襯底端以及第 一 NM0S管303的源端連接在一起，使得第一 NM0S管303的源端和襯底端以及第二NM0S管 304的源端和襯底端具有相同的電位。
[0035] 在圖2所示的實施例中，由于每一個PM0S管的源端和襯底端都接在一起，并且每 一個NM0S管的源端和襯底端也都接在一起，使得第一 PM0S管301、第二PM0S管302、第一 NM0S管303和第二NM0S管304開始導(dǎo)通的柵源電壓值不會變化。
[0036] 設(shè)定第一模擬信號端201的電位為VA時，第一 PM0S管301和第二PM0S管302開 通的柵源電壓值（也即閾值電壓）為VTHP，第一 NM0S管303和第二NM0S管304開通的柵源 電壓值（也即閾值電壓）為VTHN。這樣，第一模擬信號端201的電位要順利傳輸?shù)降诙M {v.<v 信號端202,只需滿足這兩個柵源電壓值的較小者，即VA > VTHP或者^ : 。顯而易 \J DD ^ ^ A ^ ^ΤΗΝ 見，要使所有的在〇?VDD之間的VA都滿足，只有在VTHP+VTHN < VDD的條件下才能成立，而在 一般工藝中要滿足這個條件比在有襯偏效應(yīng)時滿足該條件容易的多。此時，第一模擬信號 201端在地GND和電源電壓VDD之間的全電壓范圍內(nèi)的電壓V A均可以順利傳輸?shù)降诙M 信號202。
[0037] 同樣地，由于對稱結(jié)構(gòu)的關(guān)系，第二模擬信號端202的電壓也能在這個比較容易 滿足的條件下順利傳輸?shù)降谝荒M信號端201。
[0038] 在圖2所示的實施例中，如果第一數(shù)字信號203接電源電壓VDD，第二數(shù)字信號 204 接地 GND，那么第一 PM0S 管 301、第二 PM0S 管 302、第一 NM0S 管 303 和第二 NM0S 管 304 均不開通。無論從第一模擬信號端201到第二模擬信號端202的傳輸路線上，還是從第二 模擬信號端202到第一模擬信號端201的傳輸路線上，由于PM0S管或者NM0S管的漏端和 襯底端存在寄生二極管，總有一個PM0S管和NM0S管處于二極管反偏狀態(tài)，所以此時第一模 擬信號端201和第二模擬信號端202之間是完全隔離的。
[0039] 需要說明的是，以上第一 PM0S管和第二PM0S管的第一閾值電壓是正電壓，而本領(lǐng) 域技術(shù)人員應(yīng)當理解，要使PM0S管導(dǎo)通，其柵源電壓是負值；而本申請中為了便于描述，第 一 PM0S管和第二PM0S管導(dǎo)通的"柵源電壓值"指的是正電壓，也就是柵源電壓的絕對值。
[0040] 以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。因 此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，只是依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的 任何簡單的修改、等同的變換，均仍屬于本發(fā)明技術(shù)方案的保護范圍內(nèi)。
【權(quán)利要求】
1. 一種傳輸門線路結(jié)構(gòu)，其特征在于，包括： 第一 PMOS管，其柵端接收第一數(shù)字信號，其漏端接第一模擬信號端，其源端連接所述 第一 PMOS管的襯底端； 第二PMOS管，其柵端接收所述第一數(shù)字信號，其漏端接第二模擬信號端，其源端連接 所述第二PMOS管的襯底端并連接至所述第一 PMOS管的源端； 第一 NM0S管，其柵端接收第二數(shù)字信號，其漏端接所述第一模擬信號端，其源端連接 所述第一 NM0S管的襯底端； 第二NM0S管，其柵端接收所述第二數(shù)字信號，其漏端接所述第二模擬信號端，其源端 連接所述第二NM0S管的襯底端并連接至所述第一 NM0S管的源端； 其中，所述第一 PMOS管和第二PMOS管具有第一閾值電壓，所述第一 NM0S管和第二 NM0S管具有第二閾值電壓，所述第一閾值電壓與第二閾值電壓之和小于電源電壓。
【文檔編號】H03K19/094GK104158537SQ201410431817
【公開日】2014年11月19日 申請日期:2014年8月28日 優(yōu)先權(quán)日:2014年8月28日
【發(fā)明者】周偉江 申請人:杭州士蘭微電子股份有限公司