半導(dǎo)體裝置以及電源控制方法
【專(zhuān)利摘要】本發(fā)明涉及半導(dǎo)體裝置以及電源控制方法。在從將來(lái)自電源部的輸出電壓作為電源的控制部輸出停止信號(hào)來(lái)使電源部的動(dòng)作停止的結(jié)構(gòu)的半導(dǎo)體裝置中，能夠可靠地進(jìn)行電源部的正常起動(dòng)。該半導(dǎo)體裝置具備：電源電路(1)，其將電源電壓VDD降壓而生成降壓電壓VDDL；LSI控制電路(2)，其被由電源電路(1)生成的降壓電壓驅(qū)動(dòng)并且向電源電路輸出使降壓電壓的生成停止的停止信號(hào)；以及起動(dòng)控制電路(4)以及與門(mén)電路and1，其停止停止信號(hào)向電源電路(1)的輸入直至降壓電壓成為預(yù)先決定的值以上為止。
【專(zhuān)利說(shuō)明】半導(dǎo)體裝置以及電源控制方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置以及電源控制方法，特別是涉及適合可靠地進(jìn)行設(shè)置在LSI (Large Scale Integrat1n:大規(guī)模集成)的電源電路的起動(dòng)控制等的半導(dǎo)體裝置以及電源控制方法。

【背景技術(shù)】
[0002]在LSI等半導(dǎo)體裝置中設(shè)置有生成比從外部輸入的電源的電壓VDD低的電壓VDDL的電源的電源電路、使用由電源電路生成的VDDL電源來(lái)控制半導(dǎo)體裝置內(nèi)部的各電路動(dòng)作的控制電路(以下，稱(chēng)為L(zhǎng)SI控制電路)等，利用LSI控制電路，使用比VDD電壓低的電壓VDDL來(lái)控制各電路動(dòng)作，從而實(shí)現(xiàn)低電力化。
[0003]在由這樣的結(jié)構(gòu)構(gòu)成的半導(dǎo)體裝置中，一般以進(jìn)一步減少消耗電力為目的，而具備按規(guī)定的條件使電路暫時(shí)停止的功率降低模式，例如，在搭載在半導(dǎo)體裝置中的電子電路的電源即二次電池的電池電壓降低的情況下，進(jìn)行使電源電路移至功率降低模式來(lái)將電壓的輸出功率降低，直至二次電池的電壓恢復(fù)為止將電子電路的消耗電流抑制為最小限度的控制。而且，對(duì)二次電池進(jìn)行充電等電池電壓恢復(fù)的情況下，進(jìn)行使電源電路從功率降低模式恢復(fù)而允許電源電壓VDDL的供給，并使電子電路成為通常動(dòng)作狀態(tài)的控制。
[0004]然而，例如如專(zhuān)利文獻(xiàn)I所記載的那樣，若通過(guò)移至功率降低模式和從功率降低模式的恢復(fù)，而進(jìn)行內(nèi)部電源電壓的輸出停止或者輸出開(kāi)始，貝1J存在在該切換時(shí)電子電路進(jìn)行與通常動(dòng)作不同的不穩(wěn)定動(dòng)作，產(chǎn)生各種不良狀況的情況。
[0005]在專(zhuān)利文獻(xiàn)I中記載有如下的技術(shù)，即通過(guò)對(duì)控制功率降低模式的起動(dòng)信號(hào)給予規(guī)定的延遲時(shí)間的短路控制信號(hào)來(lái)切斷內(nèi)部電源電壓，從而消除在向功率降低模式移至?xí)r所產(chǎn)生的來(lái)自電平轉(zhuǎn)換器的不正確信號(hào)的輸出。
[0006]專(zhuān)利文獻(xiàn)1:日本特開(kāi)2011 - 211512號(hào)公報(bào)
[0007]本申請(qǐng)發(fā)明所要解決的問(wèn)題在于，在包括上述專(zhuān)利文獻(xiàn)I的以往技術(shù)中，在從將來(lái)自電源電路的輸出電壓(VDDL)作為電源的LSI控制電路輸出功率降低信號(hào)而輸入至電源電路的功率降低端子的結(jié)構(gòu)中，無(wú)法回避電源電路非正常起動(dòng)的不良狀況。
[0008]即在具備以往的功率降低模式的半導(dǎo)體裝置中有如下的半導(dǎo)體裝置中，在對(duì)使用由電源電路生成的電壓VDDL的LSI控制電路的電源電壓的依賴(lài)等的特性進(jìn)行測(cè)試時(shí)，使電源電路本身具有功率降低功能，以便能夠從外部施加電壓VDDL，或者排除電源電路的影響。
[0009]這樣的電源電路構(gòu)成為，設(shè)置有輸入從外部輸入的功率降低信號(hào)的端子(以下，稱(chēng)為功率降低端子)，從LSI控制電路輸出功率降低信號(hào)而輸入至電源電路的功率降低端子。
[0010]然而，這樣在電源電路設(shè)置有功率降低功能而從將來(lái)自電源電路的輸出電壓(VDDL)作為電源的LSI控制電路輸出功率降低信號(hào)，再輸入至電源電路的功率降低端子的結(jié)構(gòu)中，存在電源電路未正常起動(dòng)的危險(xiǎn)性。
[0011 ] 例如，在電源接通時(shí)未產(chǎn)生來(lái)自電源電路的電壓VDDL (VDDL = 0V)，此時(shí)，來(lái)自LSI控制電路的功率降低信號(hào)通常成為不使電源電路功率降低的L(低)電平。
[0012]然而，LSI控制電路有最低動(dòng)作電壓，在VDDL上升至該最低動(dòng)作電壓為止的期間，LSI控制電路未正常動(dòng)作，而來(lái)自LSI控制電路的功率降低信號(hào)不定，因此，也有可能來(lái)自LSI控制電路的功率降低信號(hào)成為H (高)，電源電路也有功率降低。
[0013]另外，在這樣的電源電路中，通過(guò)構(gòu)成為從LSI控制電路將功率降低信號(hào)經(jīng)由與LSI控制電路同樣地將來(lái)自電源電路的輸出電壓(VDDL)作為電源的電平位移電路而輸入至電源電路的功率降低端子，也能夠可靠地使電源電路功率降低。
[0014]然而，電平位移電路也有最低動(dòng)作電壓，在電壓VDDL上升至該最低動(dòng)作電壓的期間，電平位移電路未正常動(dòng)作，在這樣的結(jié)構(gòu)中，即使在VDDL = O(V)時(shí)，電平位移電路也不一定正常動(dòng)作，即使在電源接通時(shí)來(lái)自LSI控制電路的功率降低信號(hào)成為L(zhǎng)(低)電平的情況下，來(lái)自電平位移電路的功率降低信號(hào)不一定成為L(zhǎng)(低)電平，有時(shí)也成為H(高)電平，該情況下，電源電路功率降低。
[0015]另外，即使在電源接通時(shí)來(lái)自電平位移電路的功率降低信號(hào)為L(zhǎng)(低)電平，伴隨著之后的VDDL電壓的上升，來(lái)自電平位移電路的功率降低信號(hào)也有可能成為H(高)，電源電路功率降低。


【發(fā)明內(nèi)容】

[0016]本發(fā)明是為了解決上述技術(shù)問(wèn)題而提出的，提供一種在從將來(lái)自電源電路的輸出電壓作為電源的LSI控制電路輸出功率降低信號(hào)而輸入至電源電路的功率降低端子的結(jié)構(gòu)中，能夠可靠地起動(dòng)電源電路的技術(shù)。
[0017]為了實(shí)現(xiàn)上述目的，本發(fā)明的半導(dǎo)體裝置具備:電源部，其將電源電壓降壓而生成降壓電壓并且在被輸入停止信號(hào)時(shí)停止該降壓電壓的生成；控制部，其被由上述電源部生成的降壓電壓驅(qū)動(dòng)并且向上述電源部輸出使上述降壓電壓的生成停止的停止信號(hào)；以及電源控制部，該電源控制部禁止向上述電源部輸入上述停止信號(hào)，直至上述降壓電壓成為預(yù)先決定的值以上為止。
[0018]另一方面，為了實(shí)現(xiàn)上述目的，本發(fā)明的電源控制方法包括:通過(guò)電源部將電源電壓降壓而生成降壓電壓并且在被輸入停止信號(hào)時(shí)停止該降壓電壓的生成的步驟；通過(guò)被由上述電源部生成的降壓電壓驅(qū)動(dòng)的控制部向上述電源部輸出使上述降壓電壓的生成停止的停止信號(hào)的步驟；以及通過(guò)電源控制部禁止上述電源部被輸入上述停止信號(hào)直至上述降壓電壓成為預(yù)先決定的值以上為止的步驟。
[0019]在本發(fā)明中，由于電源部將電源電壓降壓而生成降壓電壓并且在被輸入停止信號(hào)時(shí)停止該降壓電壓的生成，被由上述電源部生成的降壓電壓驅(qū)動(dòng)的控制部向上述電源部輸出使上述降壓電壓的生成停止的停止信號(hào)，電源控制部禁止向上述電源部輸入上述停止信號(hào)，直至上述降壓電壓成為預(yù)先決定的值以上為止，所以在因從電源部輸出的降壓電壓而直至控制部正常動(dòng)作為止的不穩(wěn)定的期間，能夠避免從該控制部輸出的停止信號(hào)所引起的電源部的非正常的動(dòng)作停止。
[0020]根據(jù)本發(fā)明，由于能夠避免在從電源部的降壓電壓VDDL的生成開(kāi)始至控制部的正常動(dòng)作開(kāi)始為止的不穩(wěn)定的期間的由來(lái)自該控制部的停止信號(hào)所引起的電源部的動(dòng)作停止，所以在從將來(lái)自電源部的輸出電壓作為電源的控制部輸出停止信號(hào)而使電源部的動(dòng)作停止的結(jié)構(gòu)的半導(dǎo)體裝置中，能夠可靠地進(jìn)行電源部的正常起動(dòng)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0021]圖1是表示本發(fā)明所涉及的半導(dǎo)體裝置的結(jié)構(gòu)例(第一實(shí)施方式)的電路圖。
[0022]圖2是表示圖1中的起動(dòng)控制電路的第一結(jié)構(gòu)例的電路圖。
[0023]圖3是表示圖2中的NMOS的動(dòng)作特性例的說(shuō)明圖。
[0024]圖4是表示圖1中的起動(dòng)控制電路的第二結(jié)構(gòu)例的電路圖。
[0025]圖5是表示本發(fā)明的半導(dǎo)體裝置的結(jié)構(gòu)例(第二實(shí)施方式)的電路圖。
[0026]圖6是表示圖5中的起動(dòng)控制電路的動(dòng)作例的時(shí)序圖。
[0027]圖7是表示使用了本發(fā)明所涉及的半導(dǎo)體裝置的太陽(yáng)能電池板的明暗判斷裝置的結(jié)構(gòu)例的框圖。
[0028]圖8是表示使用了本發(fā)明所涉及的半導(dǎo)體裝置的電池余量判斷裝置的結(jié)構(gòu)例的框圖。
[0029]圖9是表示構(gòu)成圖4中的起動(dòng)控制電路的PM0S5的第一代用例的電路圖。
[0030]圖10是表示構(gòu)成圖4中的起動(dòng)控制電路的PM0S5的第二代用例的電路圖。
[0031]圖11是表示使用于與本發(fā)明所涉及的半導(dǎo)體裝置的比較的半導(dǎo)體裝置的結(jié)構(gòu)例的電路圖。
[0032]附圖標(biāo)記說(shuō)明:1、111…電源電路;2、112...LSI控制電路(MCU) ;3、113…電平位移電路；4、4a?4e…起動(dòng)控制電路；4al、4bL...偏壓部；10、11…半導(dǎo)體裝置；71...太陽(yáng)能電池板；81…電池；andl?3…與門(mén)電路；invl、2…反相器；nmosl?6…N溝道MOS晶體管；node I?18、test…信號(hào)；or I…或門(mén)電路；pd…功率降低端子；pmosl?7...P溝道MOS晶體管；rl?3…電阻；stupd…端子；STUP1...起動(dòng)控制電路(閾值電壓大);STUP2...起動(dòng)控制電路(閾值電壓小);VDD...電源電壓；VDDL...降壓電壓。

【具體實(shí)施方式】
[0033]以下，使用圖對(duì)本發(fā)明所涉及的實(shí)施方式進(jìn)行說(shuō)明。首先，使用圖11，對(duì)使用于與本發(fā)明所涉及的半導(dǎo)體裝置的比較的半導(dǎo)體裝置進(jìn)行說(shuō)明。
[0034]圖11中的半導(dǎo)體裝置11如圖中記載為“LSI內(nèi)部”那樣，構(gòu)成為包括:將電壓VDD作為電源而生成更低的電壓VDDL(VDDL< VDD)的電源電路111 ;作為將由電源電路111生成的電壓VDDL作為電源的半導(dǎo)體集成電路的LSI控制電路112 ;將用于從LSI控制電路112使電源電路111功率降低的電壓VDDL電平的信號(hào)nodel轉(zhuǎn)換為電壓VDD電平的信號(hào)node2電平位移電路113 ;以及將來(lái)自外部端子的信號(hào)test和來(lái)自電平位移電路113的信號(hào)node2作為輸入而將信號(hào)node3作為輸出的與門(mén)電路and3。此外,信號(hào)node3被輸入至電源電路111的功率降低端子Pd。
[0035]LSI控制電路112是控制LSI內(nèi)部(半導(dǎo)體裝置11)的各電路動(dòng)作的電路，通過(guò)使用電源電路111生成的電壓VDDL作為電源，而實(shí)現(xiàn)半導(dǎo)體裝置11的低電力化。
[0036]另外，在電源電路111設(shè)置有功率降低功能，在電源電路111設(shè)置輸入由LSI控制電路112生成的功率降低信號(hào)的功率降低端子Pd，以便能夠在測(cè)試LSI控制電路112的電源電壓依賴(lài)等的特性時(shí)，針對(duì)外部施加VDDL或者排除電源電路111的影響。
[0037]如在上述的發(fā)明要解決的技術(shù)問(wèn)題處所說(shuō)明的那樣，在如半導(dǎo)體裝置11那樣地，在電源電路111設(shè)置有功率降低功能，并基于在將來(lái)自電源電路111的輸出電壓作為電源的LSI控制電路112預(yù)先決定的條件，來(lái)控制用于使功率降低功能執(zhí)行的功率降低信號(hào)的結(jié)構(gòu)中，電源電路111存在非正常起動(dòng)的危險(xiǎn)性。
[0038]為了避免該危險(xiǎn)性，在圖11所示的半導(dǎo)體裝置11中成為如下的結(jié)構(gòu)，即使用來(lái)自外部端子的信號(hào)test，而未產(chǎn)生電壓VDDL時(shí)信號(hào)node2變得不定的情況下，只要來(lái)自外部端子的信號(hào)test成為L(zhǎng) (低)，則來(lái)自將信號(hào)node2和信號(hào)test作為輸入的與門(mén)電路and3的輸出即信號(hào)node3成為L(zhǎng) (低)，電源電路111可靠地起動(dòng)。
[0039]然而，在圖11所示的電路結(jié)構(gòu)的情況下，由于需要用于輸入信號(hào)test的外部端子，所以對(duì)LSI的芯片尺寸、外部端子的配置帶來(lái)影響。特別是，因近年來(lái)的半導(dǎo)體裝置的價(jià)格競(jìng)爭(zhēng)激化，LSI的低價(jià)格化越來(lái)越成為重要的技術(shù)問(wèn)題，要求芯片尺寸盡可能小。
[0040]圖1示出為了應(yīng)對(duì)這樣的要求，在減少信號(hào)test輸入用的外部端子的結(jié)構(gòu)中，正常進(jìn)行電源電路111的起動(dòng)控制的結(jié)構(gòu)的半導(dǎo)體裝置。
[0041]圖1示出本發(fā)明所涉及的半導(dǎo)體裝置的第一實(shí)施方式例，圖1中的半導(dǎo)體裝置10在圖中記載為“LSI內(nèi)部”，構(gòu)成為包括:將來(lái)自外部端子(“VDD(端子)”)的電壓VDD作為電源來(lái)生成比電壓VDD低的電壓VDDL(相當(dāng)于本發(fā)明所涉及的降壓電壓)的作為本發(fā)明所涉及的電源部的電源電路I ;由將由電源電路I生成的電壓VDDL作為電源的作為本發(fā)明所涉及的控制部的半導(dǎo)體集成電路構(gòu)成的LSI控制電路2 ;用于在LSI控制電路2中將為了使電源電路I功率降低而生成的電壓VDDL電平的信號(hào)node4轉(zhuǎn)換為電壓VDD電平的信號(hào)node5的作為本發(fā)明所涉及的升壓部的電平位移電路3 ;將來(lái)自外部端子的電壓VDD和由電源電路I生成的VDDL電壓作為輸入而生成輸入至電源電路I的功率降低端子Pd的信號(hào)node6的起動(dòng)控制電路4 ；以及將來(lái)自起動(dòng)控制電路4的信號(hào)node6和來(lái)自電平位移電路3的電壓VDD電平的信號(hào)node5作為輸入而將信號(hào)node7作為向電源電路I設(shè)為功率降低端子Pd的輸出的與門(mén)電路andl。此外，由起動(dòng)控制電路4以及與門(mén)電路andl構(gòu)成本發(fā)明所涉及的電源控制部。另外，LSI控制電路2如圖中記載為“MCU”那樣，是微控制單元(MicroControl Unit)。
[0042]起動(dòng)控制電路4是通過(guò)對(duì)從電源電路I輸出的電壓VDDL進(jìn)行監(jiān)控并直至電壓VDDL超過(guò)預(yù)先決定的閾值電壓為止持續(xù)輸出L(低)電平的信號(hào)node6來(lái)使電源電路I可靠地起動(dòng)的電路，圖2示出其詳細(xì)的結(jié)構(gòu)。
[0043]如圖2中作為起動(dòng)控制電路4a所示，起動(dòng)控制電路為如下的電路，即在N溝道MOS晶體管nmosl的源極與接地(以下稱(chēng)為GND)之間連接電阻rl，N溝道MOS晶體管nmosl的柵極和體電極(bulk electrode)與GND連接，N溝道MOS晶體管nmosl的漏極和P溝道MOS晶體管pmosl的漏極以及柵極與P溝道MOS晶體管pmoS2的柵極連接，P溝道MOS晶體管pmosl的源極以及P溝道MOS晶體管pm0S2的源極和體電極與VDD電源連接，P溝道MOS晶體管pmos2的漏極以及VDD電源的反相器invl的輸入與N溝道MOS晶體管nmos2的漏極連接，N溝道MOS晶體管nmos2的源極和體電極與GND連接，N溝道MOS晶體管nmos2的柵極與VDDL電源連接。
[0044]此外，N溝道MOS晶體管nmosl相當(dāng)于本發(fā)明所涉及的第一 N溝道MOS晶體管，P溝道MOS晶體管pmosl相當(dāng)于本發(fā)明所涉及的第一 P溝道MOS晶體管，P溝道MOS晶體管pmos2相當(dāng)于本發(fā)明所涉及的第二 P溝道MOS晶體管,N溝道MOS晶體管nmos2相當(dāng)于本發(fā)明所涉及的第二 N溝道MOS晶體管。另外，反相器invl相當(dāng)于本發(fā)明所涉及的非門(mén)電路。
[0045]N溝道MOS晶體管nmosl、P溝道MOS晶體管pmosl、以及電阻rl構(gòu)成用于使P溝道MOS晶體管pmos2作為恒流源而動(dòng)作的偏壓部4al。
[0046]N溝道MOS晶體管nmosl使用耗盡型N溝道MOS晶體管，在其柵極與GND連接的情況下，以源極node8的電壓(node8電壓)為橫軸、漏極一源極間電流(nmosl&rl電流)為縱軸，表示為圖3中的實(shí)線的特性。
[0047]另外，對(duì)于電阻rl，若以源極node8的電壓(node8電壓)為橫軸、以在電阻rl流動(dòng)的電流(nmoslfcl電流)為縱軸，表示為圖3中的虛線的特性。
[0048]在圖3中，由于實(shí)線與虛線的交點(diǎn)只為I點(diǎn)，所以圖2中的源極node8的電壓在交點(diǎn)電壓穩(wěn)定。
[0049]若源極nodeS的電壓在交點(diǎn)電壓穩(wěn)定，則成為流動(dòng)交點(diǎn)電流的恒流源，所以通過(guò)使二極管連接的P溝道MOS晶體管pmosl的柵極node9與其它電路的P溝道MOS的柵極連接，能夠鏡射恒流。
[0050]即P溝道MOS晶體管pmos2的柵極與P溝道MOS晶體管pmosl的柵極node9連接，而作為鏡射P溝道MOS晶體管pmosl的電流的恒流源進(jìn)行動(dòng)作。
[0051]以下，進(jìn)行使用了這樣的構(gòu)成的起動(dòng)控制電路4a的圖1的電源電路I的起動(dòng)時(shí)的動(dòng)作說(shuō)明。首先，VDD電壓作為最初被供給的電壓，從電壓VDDL = OV的狀態(tài)考慮。在圖2中，由于被供給電壓VDD，所以P溝道MOS晶體管pmos2作為電流源進(jìn)行動(dòng)作。
[0052]另外，電壓VDDL = 0V, N溝道MOS晶體管nmos2為截止(OFF)狀態(tài)。因此，該情況下的N溝道MOS晶體管nmos2的漏極與P溝道MOS晶體管pmos2的漏極的連接點(diǎn)中的信號(hào)nodelO成為高(H)電平,來(lái)自輸入了信號(hào)nodelO (H)的反相器invl的信號(hào)即來(lái)自端子stupd的輸出信號(hào)成為低(L)電平。
[0053]由此，從圖1中的起動(dòng)控制電路4輸出的信號(hào)node6成為低(L)，與從LSI控制電路2以及電平位移電路3輸出的信號(hào)node4、5無(wú)關(guān)，從與門(mén)電路andl輸出的信號(hào)node7都成為低(L)。其結(jié)果，電源電路I不會(huì)功率降低而可靠地繼續(xù)起動(dòng)，從電源電路I輸出的電壓VDDL開(kāi)始上升。
[0054]若這樣地使電壓VDDL上升，則圖2中的N溝道MOS晶體管nmos2緩緩開(kāi)始導(dǎo)通(ON)，若VDDL電壓成為N溝道MOS晶體管nmos2的閾值電壓Vt以上，則N溝道MOS晶體管nmos2的漏極與P溝道MOS晶體管pmoS2的漏極的連接點(diǎn)中的電壓開(kāi)始降低，若信號(hào)nodelO降低至超過(guò)反相器invl的閾值的低(L)電平，則來(lái)自反相器invl的信號(hào)即來(lái)自端子stupd的輸出信號(hào)成為高⑶電平，從圖1中的起動(dòng)控制電路4輸出的信號(hào)node6成為高⑶。
[0055]即在電壓VDDL變成N溝道MOS晶體管nmos2的閾值電壓Vt以上時(shí)，來(lái)自反相器invl的輸出信號(hào)(來(lái)自端子stupd的信號(hào))成為高(H)電平。此時(shí)，如果圖1的電平位移電路3以及LSI控制電路2是正常動(dòng)作的電壓VDDL，則由于能夠使來(lái)自電平位移電路3的輸出信號(hào)node5確定為低(L),所以與來(lái)自反相器invl的輸出信號(hào)無(wú)關(guān),與門(mén)電路andl的輸出信號(hào)node7都成為低(L),電源電路I不會(huì)功率降低。
[0056]這樣，在圖1?圖3所示的第一實(shí)施方式例的半導(dǎo)體裝置10中，能夠直至由電源電路I生成的電壓VDDL成為N溝道MOS晶體管nmos2的閾值電壓Vt以上為止使電源電路I持續(xù)動(dòng)作，不必使用圖11所示的外部端子(信號(hào)test的輸入用)，而能夠可靠地使電源電路I正常起動(dòng)。而且，能夠成為不需要外部端子的構(gòu)成，并減小半導(dǎo)體裝置10的芯片尺寸。
[0057]接下來(lái)，使用圖4，對(duì)圖1中的起動(dòng)控制電路4的他的結(jié)構(gòu)例進(jìn)行說(shuō)明。在圖4所示的起動(dòng)控制電路4b中，在N溝道MOS晶體管nmos3的源極與GND之間連接有電阻r2。
[0058]另夕卜，N溝道MOS晶體管nmos4、N溝道MOS晶體管nmos5、以及N溝道MOS晶體管nmos6各自的源極與體電極與GND連接。
[0059]另夕卜，P溝道MOS晶體管pmos3、P溝道MOS晶體管pmos4、以及P溝道MOS晶體管pmos6各自的源極和體電極與電壓VDD連接。
[0060]另外，P溝道MOS晶體管pmos5的源極和體電極與電壓VDDL連接，N溝道MOS晶體管nmos3的柵極和體電極與GND連接。
[0061]另外，N溝道MOS晶體管nmos3的漏極與P溝道MOS晶體管pmos3的漏極和柵極、以及P溝道MOS晶體管pmos4、pmos6的柵極連接。
[0062]另外，P溝道MOS晶體管pmos4的漏極與N溝道MOS晶體管nmos4的漏極和柵極、以及N溝道MOS晶體管nmos5的柵極連接。
[0063]另外，N溝道MOS晶體管nmos5的漏極與P溝道MOS晶體管pmos5的漏極和柵極、以及N溝道MOS晶體管nmos6的柵極連接。
[0064]而且，P溝道MOS晶體管pmos6的漏極與將電壓VDD作為電源的反相器inv2的輸入、以及N溝道MOS晶體管nmos6的漏極連接。
[0065]此外，N溝道MOS晶體管nmos3相當(dāng)于本發(fā)明所涉及的第三N溝道MOS晶體管，P溝道MOS晶體管pm0S3相當(dāng)于本發(fā)明所涉及的第三P溝道MOS晶體管，P溝道MOS晶體管pmos4相當(dāng)于本發(fā)明所涉及的第四P溝道MOS晶體管,N溝道MOS晶體管nmos4相當(dāng)于本發(fā)明所涉及的第四N溝道MOS晶體管，N溝道MOS晶體管nmos5相當(dāng)于本發(fā)明所涉及的第五N溝道MOS晶體管，P溝道MOS晶體管pm0S5相當(dāng)于本發(fā)明所涉及的第五P溝道MOS晶體管，P溝道MOS晶體管pm0S6相當(dāng)于本發(fā)明所涉及的第六P溝道MOS晶體管，N溝道MOS晶體管nmos6相當(dāng)于本發(fā)明所涉及的第六N溝道MOS晶體管。
[0066]N溝道MOS晶體管nmos3、P溝道MOS晶體管pmos3和電阻r2如圖2所說(shuō)明的N溝道MOS晶體管nmosl、P溝道MOS晶體管pmospl和電阻rl同樣地，構(gòu)成用于使P溝道MOS晶體管pmos6作為恒流源而動(dòng)作的偏壓部4bl。
[0067]另外，P溝道MOS晶體管pmos4和N溝道MOS晶體管nmos4是用于使N溝道MOS晶體管nmos5作為恒流源進(jìn)行動(dòng)作的電流鏡電路，鏡射在P溝道MOS晶體管pmoS3中流動(dòng)的恒流。
[0068]P溝道MOS晶體管pmos6的柵極，與N溝道MOS晶體管nmos3的漏極與P溝道MOS晶體管pm0S3的漏極和柵極以及P溝道MOS晶體管pmoS4的柵極的連接點(diǎn)連接，并作為鏡射P溝道MOS晶體管pm0S3的電流的恒流源而動(dòng)作，并且該連接點(diǎn)的信號(hào)nodel2被輸入至柵極。
[0069]在N溝道MOS晶體管nmos5的柵極連接N溝道MOS晶體管nmos4的漏極和柵極，并作為鏡射N(xiāo)溝道MOS晶體管nmos4的電流的恒流源而動(dòng)作，并且該連接點(diǎn)的信號(hào)nodel3被輸入至柵極。
[0070]在這樣的結(jié)構(gòu)中，進(jìn)行圖1的電源電路I的起動(dòng)時(shí)的動(dòng)作說(shuō)明。此外，電壓VDD作為最初被供給的電壓，從電壓VDDL為OV的狀態(tài)考慮。
[0071 ] 由于被供給電壓VDD，所以N溝道MOS晶體管nmos5以及P溝道MOS晶體管pmos6作為恒流源而動(dòng)作。
[0072]另外，電壓VDDL為0V，向N溝道MOS晶體管nmos6的柵極輸入的信號(hào)nodel4成為低(L)電平，N溝道MOS晶體管nmos6為截止(OFF)狀態(tài)。
[0073]因此,該情況下的輸入至反相器inv2的信號(hào)nodel5成為高(H)電平,反相器inv2的輸出信號(hào)(來(lái)自端子stupd的信號(hào))成為低(L)電平，所以圖1中的起動(dòng)控制電路4的輸出信號(hào)node6成為低(L)電平,與來(lái)自電平位移電路3的輸出信號(hào)node5的狀態(tài)無(wú)關(guān),來(lái)自與門(mén)電路andl的輸出信號(hào)node7都成為低(L)，電源電路I不會(huì)功率降低，來(lái)自電源電路I的VDDL電壓開(kāi)始上升始。
[0074]若這樣地使VDDL電壓上升，則圖4中的信號(hào)node 14的電壓也上升，但由于P溝道MOS晶體管pmos5為二極管連接、、且N溝道MOS晶體管nmos5作為恒流源進(jìn)行動(dòng)作,所以信號(hào)nodel4的電壓成為從電壓VDDL降低P溝道MOS晶體管pmoS5的閾值電壓Vt的量后的電壓。
[0075]若信號(hào)nodel4的電壓上升，則N溝道MOS晶體管nmos6緩緩開(kāi)始導(dǎo)通(ON)，若信號(hào)nodel4的電壓成為N溝道MOS晶體管nmos6的閾值電壓Vt以上，則信號(hào)nodel5的電壓開(kāi)始降低，若信號(hào)nodel5的電壓降低至超過(guò)反相器inv2的閾值的低(L)電平，則反相器inv2的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))成為高(H)電平，來(lái)自圖1中的起動(dòng)控制電路4的輸出信號(hào)node6成為高(H)。
[0076]即在從電源電路I輸出的電壓VDDL變成P溝道MOS晶體管pmos5的閾值電壓Vt與N溝道MOS晶體管nmos6的閾值電壓Vt的和以上的情況下，反相器inv2的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))成為高⑶電平，來(lái)自圖1中的起動(dòng)控制電路4的輸出信號(hào)node6成為高⑶。
[0077]這樣，根據(jù)由圖4所示的構(gòu)造構(gòu)成的起動(dòng)控制電路4b，通過(guò)除了由圖2所示的結(jié)構(gòu)構(gòu)成的起動(dòng)控制電路4a之外，還設(shè)置P溝道MOS晶體管pmos4、P溝道MOS晶體管pmos5、N溝道MOS晶體管nmos4、以及N溝道MOS晶體管nmos5，能夠使電源電路I持續(xù)動(dòng)作直至從電源電壓I輸出的電壓VDDL變成P溝道MOS晶體管pmos5的閾值電壓與N溝道MOS晶體管nmos6的閾值電壓的和以上為止，并獲得閾值電壓的上升效果。
[0078]由此，能夠使電源電路I持續(xù)動(dòng)作以達(dá)到比由圖2所示的結(jié)構(gòu)構(gòu)成的起動(dòng)控制電路4a更高的電壓，不必使用用于輸入圖11所示的測(cè)試用的信號(hào)test的外部端子而能夠可靠地使電源電路I正常起動(dòng)。
[0079]接下來(lái)，使用圖5以及圖6，來(lái)說(shuō)明圖1中的起動(dòng)控制電路4的其它結(jié)構(gòu)例。在圖5所示的起動(dòng)控制電路4c中，具備兩個(gè)起動(dòng)控制電路STUPl、STUP2、以及或門(mén)電路orl、與門(mén)電路and2。
[0080]從起動(dòng)控制電路STUPl輸出的信號(hào)nodel6被輸入至或門(mén)電路orl的一個(gè)輸入端子，從起動(dòng)控制電路STUP2輸出的信號(hào)nodel7被輸入至與門(mén)電路and2的一個(gè)輸入端子。
[0081]另外，以如下方式連接，即或門(mén)電路orl的輸出被輸入至與門(mén)電路and2的另一個(gè)輸入端子，與門(mén)電路and2的輸出被輸入至或門(mén)電路orl的另一個(gè)輸入端子。
[0082]在本例中，起動(dòng)控制電路STUPl的閾值電壓大于起動(dòng)控制電路STUP2的閾值電壓。
[0083]使用圖6，進(jìn)行由這樣的結(jié)構(gòu)構(gòu)成的起動(dòng)控制電路4c的圖1中的電源電路I的起動(dòng)時(shí)的動(dòng)作說(shuō)明。電壓VDD作為最初被供給的電壓，電壓VDDL從OV的狀態(tài)考慮。
[0084]電壓VDDL為0V，起動(dòng)控制電路STUPl以及起動(dòng)控制電路STUP2各自的輸出信號(hào)nodel6、17都為低(L)電平,另外，由于與門(mén)電路and2的輸出信號(hào)nodel8為低(L),或門(mén)電路orl的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))成為低(L)電平，所以圖1的電源電路I起動(dòng)，電壓VDDL開(kāi)始上升。
[0085]若這樣地使電壓VDDL上升，而電壓VDDL成為“起動(dòng)控制電路STUPl的閾值電壓>VDDL >起動(dòng)控制電路STUP2的閾值電壓”的范圍，則起動(dòng)控制電路STUPl的輸出信號(hào)nodel6的電平還保持為低(L)，起動(dòng)控制電路STUP2的輸出信號(hào)nodel7的信號(hào)電平從低(L)成為高(H)，但與門(mén)電路Aand2的輸出信號(hào)nodel8的電平為低(L)，或門(mén)電路orl的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))也還保持為低(L)電平。
[0086]若電壓VDDL從該狀態(tài)進(jìn)一步上升，而電壓VDDL成為“ VDDL >起動(dòng)控制電路STUPl的閾值電壓”的范圍，則起動(dòng)控制電路STUPl的輸出信號(hào)nodel6從低成為高(L — H)，起動(dòng)控制電路STUP2的輸出信號(hào)nodel7還保持為高⑶，或門(mén)電路orl的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))以及與門(mén)電路and2的輸出信號(hào)Nnodel8從低成為高(L — H)。由此，來(lái)自圖1中的起動(dòng)控制電路4的輸出信號(hào)node6成為高(H)。
[0087]接下來(lái)，對(duì)電壓VDDL從“VDDL >起動(dòng)控制電路STUPl的閾值電壓”的狀態(tài)開(kāi)始下降的情況進(jìn)行說(shuō)明。
[0088]在電壓VDDL為“VDDL >起動(dòng)控制電路STUPl的閾值電壓”的狀態(tài)下，從起動(dòng)控制電路STUPl輸出的信號(hào)nodel6以及從起動(dòng)控制電路STUP2輸出的信號(hào)nodel7成為高(H)，或門(mén)電路orl的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))以及與門(mén)電路and2的輸出信號(hào)nodel8 也是高(L — H)。
[0089]若電壓VDDL開(kāi)始下降，而電壓VDDL成為“起動(dòng)控制電路STUPl的閾值電壓彡VDDL>起動(dòng)控制電路STUP2的閾值電壓”的范圍，則起動(dòng)控制電路STUPl的輸出信號(hào)node 16從高成為低(H — L)，起動(dòng)控制電路STUP2的輸出信號(hào)nodel7還保持為高(H)，但或門(mén)電路orl的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))以及與門(mén)電路and2的輸出信號(hào)Nnodel8還保持為高⑶。
[0090]若電壓VDDL從該狀態(tài)進(jìn)一步下降，而電壓VDDL成為“起動(dòng)控制電路STUP2的閾值電壓彡VDDL”的范圍，則起動(dòng)控制電路STUPl的輸出信號(hào)nodel6還保持為低(L)，起動(dòng)控制電路STUP2的輸出信號(hào)nodel7從高成為低(H — L)，或門(mén)電路orl的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))以及與門(mén)電路and2的輸出信號(hào)nodel8從高成為低(H — L)。由此，來(lái)自圖1中的起動(dòng)控制電路4的輸出信號(hào)node6成為低(L)。
[0091]這樣，在起動(dòng)控制電路4c中，在電壓VDDL上升時(shí)，為起動(dòng)控制電路STUPl的閾值電壓，或門(mén)電路orl的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))從低成為高(L —H),在電壓VDDL下降時(shí)，為起動(dòng)控制電路STUP2的閾值電壓，或門(mén)電路orl的輸出信號(hào)(來(lái)自端子stupd的輸出信號(hào))從高成為低(H — L)。
[0092]這樣,在圖5所示的起動(dòng)控制電路4c中，是圖2、4所示的起動(dòng)控制電路4a、4b,通過(guò)將兩個(gè)各個(gè)的閾值電壓不同的起動(dòng)控制電路和作為邏輯電路的或門(mén)電路orl以及與門(mén)電路and2組合，能夠創(chuàng)建在電壓VDDL上升時(shí)閾值電壓較高，在電壓VDDL下降時(shí)閾值電壓較低的起動(dòng)控制電路。
[0093]由此，能夠在電壓VDDL起動(dòng)時(shí)可靠地使電源電路I起動(dòng)以達(dá)到較高的電壓，能夠在起動(dòng)后的測(cè)試時(shí)使電源電路I功率降低，以使電壓VDDL達(dá)到較低的電壓，并能夠在測(cè)試時(shí)向圖1中的VDDL端子外部施加更低的電壓。
[0094]因此，通過(guò)將起動(dòng)控制電路STUPl的閾值電壓設(shè)定為以電壓VDDL驅(qū)動(dòng)的電路能夠可靠地動(dòng)作的電壓，將起動(dòng)控制電路STUP2的閾值電壓設(shè)定為盡可能低的電壓，能夠確認(rèn)測(cè)試時(shí)以電壓VDDL驅(qū)動(dòng)的電路的低電壓動(dòng)作差值。
[0095]此外，使用圖1?圖6所說(shuō)明的本發(fā)明所涉及的半導(dǎo)體裝置中的各起動(dòng)控制電路作為電源電路的起動(dòng)控制電路應(yīng)用，但通過(guò)置換電壓VDDL的生成源可作為其它的電路使用。
[0096]例如，如圖7所示，通過(guò)將電壓VDDL置換為由作為太陽(yáng)能電池板的太陽(yáng)能電池板71生成的電壓，能夠使起動(dòng)控制電路作為用于判斷來(lái)自太陽(yáng)能電池板71的輸出的大小(明暗)的明暗判斷電路4d發(fā)揮作用。
[0097]另外，如圖8所示，通過(guò)將電壓VDDL置換為作為蓄電池的電池81的輸出電壓，能夠使起動(dòng)控制電路作為用于判斷2值的電池81的余量(L =EMPTY, H =FULL)的電池余量判斷電路4e發(fā)揮作用。
[0098]即能夠?qū)⑵饎?dòng)控制電路作為對(duì)特定電壓(VDDL)進(jìn)行以閾值電壓為基準(zhǔn)的大小判斷的電路使用。
[0099]此外，如圖7、圖8所示，在將由圖1中的設(shè)置在半導(dǎo)體裝置10的起動(dòng)控制電路4以及與門(mén)電路andl構(gòu)成的本發(fā)明所涉及的電源控制部作為對(duì)由太陽(yáng)能電池板、蓄電池生成的確定電壓(VDDL)進(jìn)行以閾值電壓為基準(zhǔn)的大小判斷的電路使用的情況下，電源控制部構(gòu)成為設(shè)置如下的控制功能，即若從電源電路I開(kāi)始生成降壓電壓(VDDL)之后該降壓電壓成為預(yù)先決定的值以上，則切換為將由LSI控制電路2生成且被電平位移電路3升壓的停止信號(hào)node5直接輸入至電源電路I，并且輸入來(lái)自包括太陽(yáng)能電池板或者蓄電池的電源部的電壓，生成表示輸入的電壓是否是預(yù)先決定的值以上的信號(hào)并輸出。
[0100]以上，如使用各圖所說(shuō)明的那樣，在本實(shí)施方式的半導(dǎo)體裝置中，作為電源控制方法，在電源電路I中，將電源電壓VDD降壓來(lái)生成電壓VDDL (降壓電壓)，并且在被輸入停止信號(hào)時(shí)停止該降壓電壓的生成，在利用由電源電路I生成的電壓VDDL驅(qū)動(dòng)的LSI控制電路2中，在預(yù)先決定的條件成立時(shí)生成使電源電路I對(duì)電壓VDDL的生成停止的功率降低信號(hào)node4(停止信號(hào))而輸出，在構(gòu)成本發(fā)明所涉及的電源控制部的起動(dòng)控制電路4中，從LSI控制電路2輸出并經(jīng)由電平位移電路3將功率降低信號(hào)node7輸入至電源電路1，并且從電源電路I開(kāi)始生成電壓VDDL之后到電壓VDDL成為預(yù)先決定的值以上為止的期間，禁止電源電路I被輸入功率降低信號(hào)node7。由此，在因從電源電路I輸出的電壓VDDL而直至LSI控制電路2正常動(dòng)作為止的不穩(wěn)定的期間，能夠避免由該LSI控制電路2輸出的功率降低信號(hào)node4所引起的電源電路I的非正常的動(dòng)作停止。
[0101 ] 這樣，在本實(shí)施方式中，由于能夠避免從電源電路I對(duì)電壓VDDL的生成開(kāi)始至LSI控制電路2的正常動(dòng)作開(kāi)始為止的不穩(wěn)定的期間的由來(lái)自該LSI電路2的停止信號(hào)所引起的電源電路I的動(dòng)作停止，所以在從將來(lái)自電源電路I的輸出電壓作為電源的LSI控制電路2輸出停止信號(hào)(功率降低信號(hào)node4)來(lái)使電源電路I的動(dòng)作停止的構(gòu)成的半導(dǎo)體裝置10中，能夠可靠地進(jìn)行電源電路I的正常起動(dòng)。
[0102]此外，本發(fā)明并不局限于使用各圖所說(shuō)明的實(shí)施方式例，在不脫離其要旨的范圍內(nèi)可進(jìn)行各種變更。例如，如果能夠從外部供給偏壓，則能夠削除圖2以及圖4所示的偏壓部 4al、4bl。
[0103]另外，也可以如圖9所示，以電阻r3代用圖4所示的起動(dòng)控制電路4b中的P溝道MOS晶體管pmos5，也可以為如圖10所示那樣地與P溝道MOS晶體管pmos72層層疊來(lái)使閾值電壓上升的結(jié)構(gòu)。此外，P溝道MOS晶體管pmoS7相當(dāng)于本發(fā)明所涉及的第七P溝道MOS
晶體管。
[0104]另外，在圖1所示的半導(dǎo)體裝置10中，由起動(dòng)控制電路4以及與門(mén)電路andl構(gòu)成本發(fā)明所涉及的電源控制部，但也能夠由電平位移電路3、起動(dòng)控制電路4、以及與門(mén)電路andl構(gòu)成本發(fā)明所涉及的電源控制部。另外，也能夠?yàn)樵陔娫措娐稩的內(nèi)部設(shè)置電平位移電路3的結(jié)構(gòu)。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其特征在于，具備: 電源部，其將電源電壓降壓而生成降壓電壓并且在被輸入停止信號(hào)時(shí)停止該降壓電壓的生成； 控制部，其被由所述電源部生成的降壓電壓驅(qū)動(dòng)并且向所述電源部輸出使所述降壓電壓的生成停止的停止信號(hào)；以及 電源控制部，該電源控制部禁止所述電源部被輸入所述停止信號(hào)，直至所述降壓電壓成為預(yù)先決定的值以上為止。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 具備升壓部，該升壓部將從所述控制部輸出的所述停止信號(hào)升壓至所述電源電壓的電壓電平而輸出給所述電源控制部， 所述電源部若被輸入所述升壓了的停止信號(hào)，則停止所述降壓電壓的生成。
3.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 所述電源控制部具備: 第一 N溝道MOS晶體管，其柵極、源極以及體電極與接地電壓連接； 第一P溝道MOS晶體管，其源極以及體電極與所述電源電壓連接，柵極以及漏極與所述第一 N溝道MOS晶體管的漏極連接； 第二 P溝道MOS晶體管，其源極以及體電極與所述電源電壓連接，柵極與所述第一 P溝道MOS晶體管的柵極連接； 第二 N溝道MOS晶體管，其源極與接地電壓連接，柵極與所述降壓電壓連接，漏極與所述第二 P溝道MOS晶體管的漏極連接，若所述降壓電壓成為預(yù)先決定的值以上，則該第二 N溝道MOS晶體管導(dǎo)通而使所述第二 P溝道MOS晶體管的漏極的電位成為低電平； 非門(mén)電路，其被所述電源電壓驅(qū)動(dòng)且輸入端子與所述第二 N溝道MOS晶體管的漏極以及所述第二 P溝道MOS晶體管的漏極連接，該非門(mén)電路將輸入至所述輸入端子的信號(hào)反轉(zhuǎn)而輸出；以及 與門(mén)電路，其進(jìn)行從所述非門(mén)電路輸出的信號(hào)與所述停止信號(hào)的邏輯乘法運(yùn)算。
4.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 所述電源控制部具備: 第三N溝道MOS晶體管，其柵極、源極以及體電極與接地電壓連接； 第三P溝道MOS晶體管，其源極以及體電極與所述電源電壓連接，柵極以及漏極與所述第三N溝道MOS晶體管的漏極連接； 第四P溝道MOS晶體管，其源極以及體電極與所述電源電壓連接，柵極與所述第三P溝道MOS晶體管的柵極以及所述第三N溝道MOS晶體管的漏極連接； 第四N溝道MOS晶體管，其源極以及體電極與接地電壓連接，柵極以及漏極與所述第四P溝道MOS晶體管的漏極連接； 第五N溝道MOS晶體管，其源極以及體電極與接地電壓連接，柵極與所述第四N溝道MOS晶體管的柵極連接； 第五P溝道MOS晶體管，其源極以及體電極與所述降壓電壓連接，柵極以及漏極與所述第五N溝道MOS晶體管的漏極連接； 第六P溝道MOS晶體管，其源極以及體電極與所述電源電壓連接，柵極與所述第三P溝道MOS晶體管以及所述第四P溝道MOS晶體管各自的柵極連接； 第六N溝道MOS晶體管，其源極以及體電極與接地電壓連接，漏極與所述第六P溝道MOS晶體管的漏極連接，柵極與所述第五P溝道MOS晶體管以及所述第五N溝道MOS晶體管各自的漏極連接，若所述降壓電壓成為預(yù)先決定的值以上且所述第六P溝道MOS晶體管以及所述第五N溝道MOS晶體管各自的漏極的電壓成為預(yù)先決定的值以上，則該第六N溝道MOS晶體管導(dǎo)通而使所述第六P溝道MOS晶體管的漏極的電壓成為低電平； 非門(mén)電路，其被所述電源電壓驅(qū)動(dòng)且輸入端子與所述第六N溝道MOS晶體管以及所述第六P溝道MOS晶體管各自的漏極連接，該非門(mén)電路將輸入至所述輸入端子的信號(hào)反轉(zhuǎn)而輸出；以及 與門(mén)電路，其進(jìn)行從所述非門(mén)電路輸出的信號(hào)與所述停止信號(hào)的邏輯乘法運(yùn)算。
5.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 所述電源控制部具備: 第一起動(dòng)控制部，若所述降壓電壓成為預(yù)先決定的第一值以上，則該第一起動(dòng)控制部將輸出信號(hào)從低電平切換為高電平而輸出； 第二起動(dòng)控制部，若所述降壓電壓成為比所述第一值低的第二值以上，則該第二起動(dòng)控制部將輸出信號(hào)從低電平切換為高電平而輸出； 或門(mén)電路，其將從所述第一起動(dòng)控制部輸出的輸出信號(hào)輸入至一個(gè)輸入端子，并進(jìn)行與輸入至另一個(gè)輸入端子的信號(hào)的邏輯加法運(yùn)算； 第一與門(mén)電路，其將從所述第二起動(dòng)控制部輸出的輸出信號(hào)輸入至一個(gè)輸入端子并向另一個(gè)輸入端子輸入從所述或門(mén)電路的輸出端子輸出的信號(hào)而進(jìn)行邏輯乘法運(yùn)算，并將運(yùn)算結(jié)果輸入至所述或門(mén)電路的另一個(gè)輸入端子；以及 第二與門(mén)電路，其進(jìn)行從所述或門(mén)電路的輸出端子輸出的信號(hào)與所述停止信號(hào)的邏輯乘法運(yùn)算。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 代替所述第五P溝道MOS晶體管而具備電阻。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 具備第七P溝道MOS晶體管，其源極與所述第五P溝道MOS晶體管的漏極以及柵極連接，體電極與所述降壓電壓連接，漏極以及柵極與所述第五N溝道MOS晶體管的漏極連接。
8.根據(jù)權(quán)利要求1?7中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 所述電源控制部具備控制部，若所述電源部開(kāi)始生成所述降壓電壓之后所述降壓電壓成為預(yù)先決定的值以上，則該控制部將所述停止信號(hào)直接輸入至所述電源部并輸入來(lái)自包括太陽(yáng)能電池板或者蓄電池的電源部的電壓，生成表示輸入的電壓是否是預(yù)先決定的值以上的信號(hào)而輸出。
9.一種電源控制方法,其特征在于,包括: 通過(guò)電源部將電源電壓降壓而生成降壓電壓并且在被輸入停止信號(hào)時(shí)停止該降壓電壓的生成的步驟； 通過(guò)被由所述電源部生成的降壓電壓驅(qū)動(dòng)的控制部向所述電源部輸出使所述降壓電壓的生成停止的停止信號(hào)的步驟；以及 通過(guò)電源控制部禁止所述電源部被輸入所述停止信號(hào)直至所述降壓電壓成為預(yù)先決定的值以上為止的步驟。
【文檔編號(hào)】H03K17/22GK104378092SQ201410396209
【公開(kāi)日】2015年2月25日 申請(qǐng)日期:2014年8月13日 優(yōu)先權(quán)日:2013年8月14日
【發(fā)明者】日高雄斗 申請(qǐng)人:拉碧斯半導(dǎo)體株式會(huì)社