模擬數(shù)字轉(zhuǎn)換裝置及其方法
【專利摘要】本公開提供了一種模擬數(shù)字轉(zhuǎn)換裝置及其方法，該裝置包括一主模擬數(shù)字轉(zhuǎn)換器以及一輔模擬數(shù)字轉(zhuǎn)換器。主模擬數(shù)字轉(zhuǎn)換器用于將模擬輸入信號(hào)轉(zhuǎn)換成主數(shù)字?jǐn)?shù)據(jù)，而輔模擬數(shù)字轉(zhuǎn)換器用于將同一模擬輸入信號(hào)轉(zhuǎn)換成輔數(shù)字?jǐn)?shù)據(jù)。主模擬數(shù)字轉(zhuǎn)換器具有一第一分辨率以及一第一轉(zhuǎn)換速度，而輔模擬數(shù)字轉(zhuǎn)換器具有一第二分辨率以及一第二轉(zhuǎn)換速度。其中第二分辨率低于第一分辨率，并且第二轉(zhuǎn)換速度快于第一轉(zhuǎn)換速度。主模擬數(shù)字轉(zhuǎn)換器藉由執(zhí)行連續(xù)漸進(jìn)程序產(chǎn)生主數(shù)字?jǐn)?shù)據(jù)。于此，連續(xù)漸進(jìn)程序包括基于輔數(shù)字?jǐn)?shù)據(jù)的值的快速追蹤步驟。
【專利說明】模擬數(shù)字轉(zhuǎn)換裝置及其方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是關(guān)于一種連續(xù)漸進(jìn)式暫存器（successive-approximation-register; SAR)模擬數(shù)字轉(zhuǎn)換器（analog-to-digitalconverters;ADC)，特別是關(guān)于一種模擬數(shù)字 轉(zhuǎn)換裝置及其方法。

【背景技術(shù)】
[0002] SARADC已廣泛地使用在許多應(yīng)用中。SARADC是將模擬輸入信號(hào)轉(zhuǎn)換成數(shù)字輸出 數(shù)據(jù)。SARADC具有一SAR控制器以及一數(shù)字模擬轉(zhuǎn)換器（digital-to-analogconverter; DAC)。SAR控制器用于連續(xù)逼近，而DAC用于將數(shù)字碼轉(zhuǎn)換成電壓。為了使SARADC具有高 分辨率的轉(zhuǎn)換，通常需要使用高分辨率的DAC。這樣于連續(xù)逼近時(shí)則需要的更多的步驟來更 新數(shù)字碼，即，需要較長(zhǎng)的時(shí)間來完成連續(xù)逼近，因而限制SARADC的轉(zhuǎn)換速度。簡(jiǎn)言之，現(xiàn) 有技術(shù)難以達(dá)到同時(shí)具有高分辨率及高轉(zhuǎn)換速度。
[0003] 于是，期望能提供一種裝置及方法，其能提供具有在分辨率及轉(zhuǎn)換速度之間的可 接受的平衡的SARADC。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的模擬數(shù)字轉(zhuǎn)換裝置及其方法可允許一連續(xù)漸進(jìn)式暫存器（successive-a pproximation-register;SAR)模擬數(shù)字轉(zhuǎn)換器能具有轉(zhuǎn)換速度及分辨率之間的可接收的 平衡。
[0005] 在一實(shí)施例中，一種模擬數(shù)字轉(zhuǎn)換裝置包括一主模擬數(shù)字轉(zhuǎn)換器以及一輔模擬數(shù) 字轉(zhuǎn)換器。主模擬數(shù)字轉(zhuǎn)換器用于將模擬輸入信號(hào)轉(zhuǎn)換成主數(shù)字?jǐn)?shù)據(jù)，而輔模擬數(shù)字轉(zhuǎn)換 器用于將同一模擬輸入信號(hào)轉(zhuǎn)換成輔數(shù)字?jǐn)?shù)據(jù)。主模擬數(shù)字轉(zhuǎn)換器具有一第一分辨率以及 一第一轉(zhuǎn)換速度，而輔模擬數(shù)字轉(zhuǎn)換器具有一第二分辨率以及一第二轉(zhuǎn)換速度。其中第二 分辨率低于第一分辨率，并且第二轉(zhuǎn)換速度快于第一轉(zhuǎn)換速度。
[0006] 其中，主模擬數(shù)字轉(zhuǎn)換器藉由執(zhí)行連續(xù)漸進(jìn)程序產(chǎn)生主數(shù)字?jǐn)?shù)據(jù)。于此，連續(xù)漸進(jìn) 程序包括基于輔數(shù)字?jǐn)?shù)據(jù)的值的快速追蹤步驟。
[0007] 在一實(shí)施例中，一種模擬數(shù)字轉(zhuǎn)換方法，包括：將模擬輸入信號(hào)轉(zhuǎn)換成主數(shù)字?jǐn)?shù) 據(jù)、將同一模擬輸入信號(hào)轉(zhuǎn)換成輔數(shù)字?jǐn)?shù)據(jù)、以及執(zhí)行包括基于輔數(shù)字?jǐn)?shù)據(jù)的值的一快速 追蹤步驟的一第一程序。于此，主模擬數(shù)字轉(zhuǎn)換器具有一第一分辨率以及一第一轉(zhuǎn)換速度， 而輔模擬數(shù)字轉(zhuǎn)換器具有一第二分辨率以及一第二轉(zhuǎn)換速度。其中第二分辨率低于第一分 辨率，并且第二轉(zhuǎn)換速度快于第一轉(zhuǎn)換速度。
[0008] 在一實(shí)施例中，一種模擬數(shù)字轉(zhuǎn)換方法包括：接收一模擬輸入信號(hào)、取樣模擬輸入 信號(hào)來產(chǎn)生一第一電壓、使用一數(shù)字模擬轉(zhuǎn)換器依據(jù)一數(shù)字碼產(chǎn)生一第二電壓、依據(jù)第一 電壓與第二電壓之間的差的極性連續(xù)地更新數(shù)字碼以造成第二電壓逼近第一電壓、以及藉 由依據(jù)一輔數(shù)字模擬轉(zhuǎn)換器的輸出直接更新數(shù)字碼來越過數(shù)字碼的連續(xù)地更新步驟。
[0009] 在一些實(shí)施例中，較高分辨率但較低速度的主模擬數(shù)字轉(zhuǎn)換器利用較低分辨率但 較高速度的輔模擬數(shù)字轉(zhuǎn)換器來啟動(dòng)加載連續(xù)漸進(jìn)程序來連續(xù)漸進(jìn)取樣的模擬輸入信號(hào)。
[0010] 在一些實(shí)施例中，模擬數(shù)字轉(zhuǎn)換方法可包括連續(xù)執(zhí)行較高分辨率但較低速度的模 擬數(shù)字轉(zhuǎn)換以及較低分辨率但較高速度的模擬數(shù)字轉(zhuǎn)換、以及利用較低分辨率但較高速度 的模擬數(shù)字轉(zhuǎn)換的結(jié)果透過越過具有多個(gè)步驟的連續(xù)漸進(jìn)程序中的至少一步驟來加速連 續(xù)漸進(jìn)程序。其中，較高分辨率但較低速度的模擬數(shù)字轉(zhuǎn)換是基于連續(xù)漸進(jìn)程序。

【專利附圖】

【附圖說明】
[0011] 圖1為根據(jù)本發(fā)明一實(shí)施例的連續(xù)漸進(jìn)式暫存器（successive-approximation-r egister;SAR)模擬數(shù)字轉(zhuǎn)換器的示意圖。
[0012] 圖2為實(shí)現(xiàn)圖1中的取樣保持電路、數(shù)字模擬轉(zhuǎn)換器、加總電路的整合功能的數(shù)字 模擬轉(zhuǎn)換電路的一實(shí)施例的不意圖。
[0013] 圖3為在主模擬數(shù)字轉(zhuǎn)換器（analog-to-digitalconverters;ADC)接收輔模擬 數(shù)字轉(zhuǎn)換器的幫助的范例下，圖2中的數(shù)字模擬轉(zhuǎn)換電路的范例波形的示意圖。
[0014] 圖4為圖1的主ADC利用輔ADC的輸出時(shí)所使用的邏輯表的一實(shí)施例的示意圖。
[0015] 圖5為圖1的主ADC的運(yùn)作流程圖。
[0016] 附圖標(biāo)記
[0017] 100模擬數(shù)字轉(zhuǎn)換裝置
[0018] 110主數(shù)字模擬轉(zhuǎn)換器
[0019] 111取樣保持電路
[0020] 112數(shù)字模擬轉(zhuǎn)換器
[0021] 113加總電路
[0022] 114比較器
[0023] 115啟動(dòng)加載式SAR控制器
[0024] 120 輔ADC
[0025]VIN模擬輸入信號(hào)
[0026]DOTT主數(shù)字?jǐn)?shù)據(jù)
[0027]DAUX輔數(shù)字?jǐn)?shù)據(jù)
[0028]DONE邏輯信號(hào)
[0029] \第一電壓
[0030]V2第二電壓
[0031]V3第三電壓
[0032]Vx共模電壓
[0033]Dx決策/[目號(hào)
[0034]D數(shù)位碼
[0035] 200數(shù)字模擬轉(zhuǎn)換電路
[0036] 210取樣開關(guān)
[0037] 220 電容數(shù)組
[0038] 230DAC開關(guān)電路
[0039] 231 ?238DAC開關(guān)
[0040]Q?C8 電容
[0041]Ni?N8內(nèi)部電路節(jié)點(diǎn)
[0042]Di?D8 子碼
[0043]VE正參考電壓
[0044] _VK負(fù)參考電壓
[0045]Nx共同電路節(jié)點(diǎn)
[0046]SAMP取樣信號(hào)
[0047] 501 開始
[0048] 503 初始化{DpDpuDj為0
[0049] 505在Q?C8上取樣VIN
[0050] 507 將n設(shè)為 8
[0051] 509 n是否為 0?
[0052] 511n是否大于4及DONE是否為1 ?
[0053] 513 偵測(cè)Dx
[0054] 515 基于Dx 更新 Dn
[0055] 517等待電容穩(wěn)定
[0056] 519 n減去 1
[0057]521 基于DAUX更新{DpDpuDj
[0058] 522 將n設(shè)為 5
[0059] 523 偵測(cè)Dx
[0060]525 基于Dx更新 D0
[0061]527 基于{D8、D7、、、Dj或基于{D8、D7、、、D。}計(jì)算Dout
[0062]n內(nèi)部變數(shù)
[0063]D。子碼
[0064]Dn子碼
[0065] 320 ?324、326 ?328 時(shí)間點(diǎn)

【具體實(shí)施方式】
[0066] 以下的詳細(xì)描述系參照附圖，藉由【專利附圖】

【附圖說明】，揭露本發(fā)明各種可實(shí)行的實(shí)施例。所 記載的實(shí)施例是明確且充分揭露，以致使所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者能據(jù)以實(shí)施。不 同的實(shí)施例間并非相互排斥，某些實(shí)施例可與一個(gè)或一個(gè)以上的實(shí)施例進(jìn)行合并而成為新 的實(shí)施例。因此，下列詳細(xì)描述并非用于限定本發(fā)明。
[0067]圖1是根據(jù)本發(fā)明一實(shí)施例的模擬數(shù)字轉(zhuǎn)換裝置的功能方塊圖。參照?qǐng)D1，模擬數(shù) 字轉(zhuǎn)換裝置1〇〇包括一主數(shù)字模擬轉(zhuǎn)換器（analog-to-digitalconverters;ADC) 110以及 一輔ADC120。
[0068] 主ADC110接收一模擬輸入信號(hào)VIN并輸出主數(shù)字?jǐn)?shù)據(jù)DQUT。輔ADC120接收同一 模擬輸入信號(hào)VIN，但輸出輔數(shù)字?jǐn)?shù)據(jù)DAUX以及一邏輯信號(hào)DONE。于此，邏輯信號(hào)DONE用于 信號(hào)通知模擬數(shù)字轉(zhuǎn)換執(zhí)行完成。來自輔ADC120的邏輯信號(hào)DONE會(huì)提供給主ADC110 以啟動(dòng)加載（bootstrap)主ADC110的模擬數(shù)字轉(zhuǎn)換。來自主ADC110的主數(shù)字?jǐn)?shù)據(jù)Dqut 與來自輔ADC120的輔數(shù)字?jǐn)?shù)據(jù)DAUX均為同一模擬輸入信號(hào)VIN的數(shù)字表示。
[0069] 然而，主ADC110與輔ADC120具有不同的模擬數(shù)字轉(zhuǎn)換的分辨率。特別是，輔ADC 120的分辨率是低于主ADC110的分辨率。由于輔ADC120的分辨率較低，因此輔ADC120較主ADC110快完成模擬數(shù)字轉(zhuǎn)換。在輔ADC120完成模擬數(shù)字轉(zhuǎn)換后，輔ADC120拉起 (assert)邏輯信號(hào)DONE，并提供輔數(shù)字?jǐn)?shù)據(jù)DAUX給主ADC110作為主數(shù)字?jǐn)?shù)據(jù)DOTT的粗估 值，藉以允許主ADC110跳過不必要的轉(zhuǎn)換步驟，因而增加整體轉(zhuǎn)換速度。
[0070]于此，主ADC110 可為連續(xù)漸進(jìn)式暫存器（successive-approximation-registe r;SAR)ADC。主ADC110 包括一取樣保持（sample-and-hold;S/H)電路 111、一數(shù)字模擬轉(zhuǎn) 換器（digital-to-analogconverter;DAC) 112、一加總電路 113、一比較器 114 以及一啟動(dòng) 加載式（bootstrapped)SAR控制器 115。
[0071] 取樣保持電路111將模擬輸入信號(hào)VIN取樣成一第一電壓VpDAC112將一數(shù)字 碼D轉(zhuǎn)換成一第二電壓V2。加總電路113根據(jù)第一電壓與第二電壓V2產(chǎn)生一第三電壓 V3。于此，第三電壓V3代表第一電壓％與第二電壓^的間的差。比較器114根據(jù)第三電壓 V3的極性的偵測(cè)結(jié)果（即，比較第三電壓V3與接地準(zhǔn)位）產(chǎn)生一決策信號(hào)Dx。啟動(dòng)加載式 SAR控制器115接收決策信號(hào)Dx、輔數(shù)字?jǐn)?shù)據(jù)DAUX以及邏輯信號(hào)DONE、依照決策信號(hào)Dx、輔 數(shù)字?jǐn)?shù)據(jù)DAUX以及邏輯信號(hào)DONE執(zhí)行一連續(xù)漸進(jìn)程序來連續(xù)地更新數(shù)字碼D以使第二電 壓V2逐漸逼近第一電壓％、以及在連續(xù)漸進(jìn)程序結(jié)束時(shí)基于數(shù)字碼D的最終值產(chǎn)生主數(shù)字 數(shù)據(jù)DOTT。于連續(xù)漸進(jìn)程序的執(zhí)行期間，當(dāng)邏輯信號(hào)DONE被拉起時(shí)，啟動(dòng)加載式SAR控制器 115以輔數(shù)字?jǐn)?shù)據(jù)DAUX直接更新數(shù)字碼D并跳過原本應(yīng)執(zhí)行的至少一連續(xù)漸進(jìn)步驟。
[0072] 在一實(shí)施例中，參照?qǐng)D2,能藉由具有取樣保持功能的數(shù)字模擬轉(zhuǎn)換電路200來整 合并實(shí)現(xiàn)取樣保持電路111、數(shù)字模擬轉(zhuǎn)換器112及加總電路113的功能。數(shù)字模擬轉(zhuǎn)換電 路200包括一取樣開關(guān)210、一電容數(shù)組220以及一DAC開關(guān)電路230。
[0073] 舉例來說，但不限于此，電容數(shù)組220包括八個(gè)電容Q?C8，并且電容Q?C8中 的每一者均具有一頂板和一底板。各電容Q?C8的頂板連接共同電路節(jié)點(diǎn)Nx，而各電容 q?C8的底板連接各自的內(nèi)部電路節(jié)點(diǎn)。例如，電容q?C8的底板分別連接內(nèi)部電路節(jié) 點(diǎn)&?N8。DAC開關(guān)電路230包括八個(gè)DAC開關(guān)231?238,并且DAC開關(guān)231?238分別 對(duì)應(yīng)于電容Q?C8。數(shù)位碼D為八個(gè)子碼Di?D8的組合。子碼Di?D8分別控制DAC開 關(guān) 231 ?238。
[0074] 在一實(shí)施例中，子碼Di?D8中的每一者均具有3種可能值：「-1」、「0」、「1」。當(dāng)子 碼的值為「〇」時(shí)，對(duì)應(yīng)的DAC開關(guān)將對(duì)應(yīng)的內(nèi)部電路節(jié)點(diǎn)連接至接地。當(dāng)子碼的值為「1」 時(shí)，對(duì)應(yīng)的DAC開關(guān)將對(duì)應(yīng)的內(nèi)部電路節(jié)點(diǎn)連接至負(fù)參考電壓-VK。而當(dāng)子碼的值為「_1」 時(shí)，對(duì)應(yīng)的DAC開關(guān)將對(duì)應(yīng)的內(nèi)部電路節(jié)點(diǎn)連接至正參考電壓VK。
[0075] 例如：當(dāng)子碼Di(D2、D3、、、或D8)的值為「0」時(shí)，對(duì)應(yīng)的DAC開關(guān)231 (232、233、、、或 238)將對(duì)應(yīng)的內(nèi)部電路節(jié)點(diǎn)&(隊(duì)、隊(duì)、、、或N8)連接至接地。當(dāng)子HDi(D2、D3、、、或D8)的 值為「1」時(shí)，對(duì)應(yīng)的〇八(：開關(guān)231 (232、233、、、或238)將對(duì)應(yīng)的內(nèi)部電路節(jié)點(diǎn)&(隊(duì)、隊(duì)、、、 或隊(duì)）連接至負(fù)參考電壓-VK。當(dāng)子HDi(D2、D3、、、或D8)的值為「_1」時(shí)，對(duì)應(yīng)的DAC開關(guān) 231 (232、233、、、或238)將對(duì)應(yīng)的內(nèi)部電路節(jié)點(diǎn)隊(duì)^隊(duì)…或…連接至正參考電壓乂^
[0076] 在（應(yīng)用圖2中的數(shù)字模擬轉(zhuǎn)換電路200的圖1中的主ADC110所執(zhí)行的）模擬 數(shù)字轉(zhuǎn)換的開始，所有子碼Di?D8重置為「0」，因此所有內(nèi)部電路節(jié)點(diǎn)&?N8連接至接地。
[0077] 在取樣期間（此時(shí)，取樣信號(hào)SAMP被拉起），共同電路節(jié)點(diǎn)Nx經(jīng)由取樣開關(guān)210 連接至模擬輸入信號(hào)vIN，因而藉由電容Ci?c8取樣模擬輸入信號(hào)VIN。
[0078] 在取樣信號(hào)SAMP未拉起的情況下，取樣開關(guān)210打開，以及模擬輸入信號(hào)VIN的準(zhǔn) 位被保持并儲(chǔ)存在電容(^?C8上；因而有效地實(shí)現(xiàn)圖1中的取樣保持電路111的功能。換 言之，圖1中的第一電壓 ' 是隱含且儲(chǔ)存在電容Q?C8上。
[0079] 于連續(xù)漸進(jìn)程序的執(zhí)行期間，依據(jù)決策信號(hào)Dx(如圖1所示）的值連續(xù)更新子碼 D8、D7、D6、D5、D4、D3、D2、Di，以致使內(nèi)部電路節(jié)點(diǎn)N8、N7、N6、N5、N4、N3、N2、&有條件地切換成 連接至正參考電壓或負(fù)參考電壓-VK ;因而有效地實(shí)現(xiàn)圖1中的DAC112的功能。換言 之，圖1中的第二電壓V2為內(nèi)隱式且儲(chǔ)存在電容(^?(：8上。
[0080] 由于第一電壓Vi及第二電壓V2均為內(nèi)隱式且儲(chǔ)存在電容Ci?c8上，因此其隱含 地加總；因而有效地實(shí)現(xiàn)圖1中的加總電路113的功能，并且在共同電路節(jié)點(diǎn)Nx的電壓位 準(zhǔn)（以下稱的為共模電位^)則實(shí)現(xiàn)圖1中的加總電路113的輸出，即，第三電壓V3。
[0081] 請(qǐng)參照回圖1，在任一實(shí)施例中，使用輔ADC120來加速主ADC110的轉(zhuǎn)換。因此， 輔ADC120的模擬數(shù)字轉(zhuǎn)換的執(zhí)行速度需快于主ADC110。
[0082] 在一實(shí)施例中，輔ADC120的分辨率低于主ADC110。舉例而言，較低分辨率的ADC 使用較小的電容以加速比較及穩(wěn)定（settling)，并且其可快于較高分辨率的ADC。輔ADC 120具有低于主ADC110的分辨率但快于主ADC110,以至于邏輯信號(hào)DONE會(huì)在主ADC110 完成轉(zhuǎn)換的前被拉起。
[0083] 在一實(shí)施例中，輔ADC120為4位ADC，因此其分辨率小于主ADC110的4個(gè)最高有 效位（moresignificantbit;MSB)。亦即，輔數(shù)字?jǐn)?shù)據(jù)DAlIX為主ADC110的4個(gè)最高有效 位的子碼{D8、D7、D6、D5}的大概估計(jì)。
[0084] 圖3為圖2所示電路的范例波形的示意圖。參照?qǐng)D1、圖2和圖3,在取樣信號(hào) SAMP被拉起的取樣期間，第二電壓V2內(nèi)隱地為零，而第一電壓％內(nèi)隱地追蹤模擬輸入信號(hào) VIN(此時(shí)即等于共模電位Vx)。在時(shí)間點(diǎn)320(此時(shí)取樣信號(hào)SAMP未拉起），第一電壓Vi內(nèi) 隱地保持并且因此為共模電位^。然后，共模電位Vx的極性被解析為子碼D8。在時(shí)間點(diǎn) 328,子碼D8被解析為-1 (因共模電位Vx為負(fù)的）并更新，其導(dǎo)致DAC開關(guān)238將內(nèi)部電 路節(jié)點(diǎn)N8連接至正參考電壓VK(如圖2所示），因而使得共模電位Vx更高。在每次按照子 碼D8的值穩(wěn)定共模電位Vx之后，共模電位Vx的極性被解析為子碼D7。在時(shí)間點(diǎn)327,子碼 D7被解析為1 (因共模電位Vx為正的）并更新，其導(dǎo)致DAC開關(guān)237將內(nèi)部電路節(jié)點(diǎn)N7連 接至負(fù)參考電壓(如圖2所示），因而使得共模電位Vx更低。于每次按照子碼D8的值穩(wěn) 定的期間，輔ADC120完成其模擬數(shù)字轉(zhuǎn)換。在時(shí)間點(diǎn)326,邏輯信號(hào)DONE被拉起并且輔 數(shù)字?jǐn)?shù)據(jù)DAUX的值為可接受的。在這一刻，只有子碼D8與子碼D7被解析；然而，在輔數(shù)字?jǐn)?shù) 據(jù)DAUX(其為子碼{D8、D7、D6、DJ的大概估計(jì)）為可接受的時(shí)候，即可直接使用輔數(shù)字?jǐn)?shù)據(jù) DAUX來更新子碼{08、07、0 6、05}。亦即，能跨過解析子碼06、05的步驟，并且以基于輔數(shù)字?jǐn)?shù) 據(jù)DAUX的值的"快速追蹤"步驟取代這些解析步驟。反之，若輔數(shù)字?jǐn)?shù)據(jù)DAUX不存在或不恰 當(dāng)，則這些解析步驟都是必需的。
[0085] 在一實(shí)施例中，啟動(dòng)加載式SAR控制器115包括且使用圖4所示的邏輯表，以按照 每個(gè)輔數(shù)字?jǐn)?shù)據(jù)DAUX的值（0至15的4位數(shù)字）更新子碼{D8、D7、D6、DJ。
[0086] 在另一實(shí)施例中，若邏輯表與在連續(xù)漸進(jìn)程序中已解析的值（即在前述實(shí)施例 中，述及的子碼{D8、D7})之間有不一致，依據(jù)圖4所示的邏輯表則無法完全映像子碼{D8、D7、D6、D5}。當(dāng)偵測(cè)到不一致時(shí)，將維持已解析的值，并更新剩余的值（即，在前述實(shí)施例中 的子碼{D6、D5})，以至于最小化子碼{D8、D7、D6、D5}與輔數(shù)字?jǐn)?shù)據(jù)DAUX的間的差異。
[0087] 舉例而言，若子碼{D8、D7}已解析為{-1、1}，但輔數(shù)字?jǐn)?shù)據(jù)DAUX為8(依據(jù)圖5的邏 輯表應(yīng)映像為子碼{08、0 7、06、05} = {1、-1、-1、-1})，因此維持子碼{08、07}為{-1、1}并 更新子碼{D6、D5}為{-1、-1}。即，將子碼{D8、D7、D6、D5}設(shè)定成{-1、1、-1、-1}，并且在未 改變子碼{D8、D7}的已解析值的下此結(jié)果最相近于輔數(shù)字?jǐn)?shù)據(jù)DAUX為8。
[0088] 雖然輔數(shù)字?jǐn)?shù)據(jù)DAUX與已由主ADC110解析的最高有效位的間的差異可能造成錯(cuò) 誤的輸出數(shù)據(jù)（即，主數(shù)字?jǐn)?shù)據(jù)DOTT)，然而只要在主ADC110的最低有效位（在圖2的實(shí)施例 中即對(duì)應(yīng)子碼Di-Dj的間實(shí)現(xiàn)及使用冗位（redundancy),此錯(cuò)誤即能被容忍及修正。在 最低有效位使用冗位來修正最高有效位的誤錯(cuò)的原則為本領(lǐng)域所熟知，故于此不再贅述。
[0089] 圖1所示的啟動(dòng)加載式SAR控制器115為有限狀態(tài)機(jī)制（finitestatemachine)。 圖5為實(shí)現(xiàn)圖1所示的啟動(dòng)加載式SAR控制器115的控制功能的一實(shí)施例的流程圖。參照 圖5,在ADC啟動(dòng)（步驟501)后，ADC初始化數(shù)位碼D，即將子碼{D8、D7、、、DJ均設(shè)為0(步 驟503)。然后，ADC以電容Q?C8取樣模擬輸入信號(hào)VIN取樣在（例如：透過拉起然后未 拉起取樣信號(hào)SAMP，如圖2所示）（步驟505)。接著，ADC藉由將一內(nèi)部變量n設(shè)定為8(表 示使用的電容數(shù)量）來開始連續(xù)漸進(jìn)程序（步驟507)。
[0090] 然后，ADC檢查內(nèi)部變量n是否為0(步驟509);若內(nèi)部變量n不為0,則表示連 續(xù)漸進(jìn)程序尚未完成。并且，ADC檢查內(nèi)部變量n是否大于4以及邏輯信號(hào)DONE是否拉起 (步驟511)。若內(nèi)部變量n不大于4或邏輯信號(hào)DONE未拉起，則偵測(cè)決策信號(hào)Dx的極性 (步驟513)并基于決策信號(hào)Dx的極性更新子碼Dn(步驟515)。若內(nèi)部變量n大于4且邏 輯信號(hào)DONE亦拉起，則直接基于輔數(shù)字?jǐn)?shù)據(jù)DAUX更新子碼{D8、D7、D6、D5}(步驟521)并將 內(nèi)部變量n設(shè)為5 (步驟522)以表示子碼D5已更新。
[0091] 在子碼Dn或子碼{D8、D7、D6、D5}更新（步驟515或步驟522)后，ADC等待電容Ci? C8穩(wěn)定（步驟517)。然后，ADC減少內(nèi)部變量n(步驟519)，例如：ADC將內(nèi)部變數(shù)n減去 1。接著，循環(huán)回到檢查內(nèi)部變量n是否為0(步驟509);若內(nèi)部變量n為0,則表示連續(xù)漸 進(jìn)程序完成。然后，ADC基于子碼{D8、D7、D6、D5}計(jì)算主數(shù)字?jǐn)?shù)據(jù)DOTT的值（步驟527)。接 著，ADC藉由循環(huán)回到步驟503來繼續(xù)往前執(zhí)行下一模擬數(shù)字轉(zhuǎn)換。
[0092] 在一實(shí)施例中，子碼D。的值將被包括在計(jì)算主數(shù)字?jǐn)?shù)據(jù)中。在一些實(shí)施例中， 主數(shù)字?jǐn)?shù)據(jù)DOTT是依據(jù)下列公式計(jì)算。

【權(quán)利要求】
1. 一種模擬數(shù)字轉(zhuǎn)換裝置，包括： 一主模擬數(shù)字轉(zhuǎn)換器，具有一第一分辨率以及一第一轉(zhuǎn)換速度，以部分基于一輔數(shù)字 數(shù)據(jù)的值，將一模擬輸入信號(hào)轉(zhuǎn)換成一主數(shù)字?jǐn)?shù)據(jù)；以及 一輔模擬數(shù)字轉(zhuǎn)換器，具有一第二分辨率以及一第二轉(zhuǎn)換速度，以將所述模擬輸入信 號(hào)轉(zhuǎn)換成所述輔數(shù)字?jǐn)?shù)據(jù)； 其中，所述第二分辨率低于所述第一分辨率，并且所述第二轉(zhuǎn)換速度快于所述第一轉(zhuǎn) 換速度。
2. 根據(jù)權(quán)利要求1所述的模擬數(shù)字轉(zhuǎn)換裝置，其中所述主模擬數(shù)字轉(zhuǎn)換器包括： 一啟動(dòng)加載式控制器，用于執(zhí)行一第一程序來根據(jù)一決策信號(hào)以及所述輔數(shù)字?jǐn)?shù)據(jù)更 新一數(shù)字碼并且在所述第一程序結(jié)束時(shí)基于所述數(shù)字碼的最終值產(chǎn)生所述主數(shù)字?jǐn)?shù)據(jù)。
3. 根據(jù)權(quán)利要求2所述的模擬數(shù)字轉(zhuǎn)換裝置，其中所述主模擬數(shù)字轉(zhuǎn)換器更包括： 一取樣保持電路，用于將所述模擬輸入信號(hào)取樣成一第一電壓； 一數(shù)字模擬轉(zhuǎn)換器，用于將所述數(shù)字碼轉(zhuǎn)換成一第二電壓； 一加總電路，用于產(chǎn)生一第三電壓，其中所述第三電壓的大小等于所述第一電壓與所 述第二電壓之間的差；以及 一比較器，用于基于所述第三電壓的極性產(chǎn)生所述決策信號(hào)。
4. 根據(jù)權(quán)利要求3所述的模擬數(shù)字轉(zhuǎn)換裝置，其中所述比較器比較第三電壓與一接地 準(zhǔn)位來產(chǎn)生所述決策信號(hào)。
5. 根據(jù)權(quán)利要求2所述的模擬數(shù)字轉(zhuǎn)換裝置，其中所述輔模擬數(shù)字轉(zhuǎn)換器更輸出一邏 輯信號(hào)，并且所述啟動(dòng)加載式控制器在所述邏輯信號(hào)拉起時(shí)使用所述輔數(shù)字?jǐn)?shù)據(jù)直接更新 所述數(shù)字碼并越過至少一位的數(shù)字碼的至少一解析步驟。
6. 根據(jù)權(quán)利要求5所述的模擬數(shù)字轉(zhuǎn)換裝置，其中所述啟動(dòng)加載式控制器基于一邏輯 表的值使用所述輔數(shù)字?jǐn)?shù)據(jù)直接更新所述數(shù)字碼。
7. 根據(jù)權(quán)利要求2所述的模擬數(shù)字轉(zhuǎn)換裝置，其中所述啟動(dòng)加載式控制器包括一有限 狀態(tài)機(jī)制。
8. 根據(jù)權(quán)利要求1所述的模擬數(shù)字轉(zhuǎn)換裝置，其中所述輔模擬數(shù)字轉(zhuǎn)換器為一快閃模 擬數(shù)字轉(zhuǎn)換器或一連續(xù)漸進(jìn)式暫存器模擬數(shù)字轉(zhuǎn)換器。
9. 一種模擬數(shù)字轉(zhuǎn)換方法，包括： 將一模擬輸入信號(hào)轉(zhuǎn)換成一主數(shù)字?jǐn)?shù)據(jù)，其中所述主模擬數(shù)字轉(zhuǎn)換器具有一第一分辨 率以及一第一轉(zhuǎn)換速度； 將所述模擬輸入信號(hào)轉(zhuǎn)換成所述輔數(shù)字?jǐn)?shù)據(jù)，其中所述輔模擬數(shù)字轉(zhuǎn)換器具有一第二 分辨率以及一第二轉(zhuǎn)換速度；以及 執(zhí)行一第一程序，其中所述第一程序包括基于輔數(shù)字?jǐn)?shù)據(jù)的值的一快速追蹤步驟； 其中，所述第二分辨率低于所述第一分辨率，并且所述第二轉(zhuǎn)換速度快于所述第一轉(zhuǎn) 換速度。
10. 根據(jù)權(quán)利要求9所述的模擬數(shù)字轉(zhuǎn)換方法，其中所述第一程序的執(zhí)行步驟包括： 根據(jù)一決策信號(hào)以及所述輔數(shù)字?jǐn)?shù)據(jù)更新一數(shù)字碼；以及 在所述第一程序結(jié)束時(shí)基于所述數(shù)字碼的最終值產(chǎn)生所述主數(shù)字?jǐn)?shù)據(jù)。
11. 根據(jù)權(quán)利要求10所述的模擬數(shù)字轉(zhuǎn)換方法，其中所述主數(shù)字?jǐn)?shù)據(jù)的轉(zhuǎn)換步驟包 括： 將所述模擬輸入信號(hào)取樣成一第一電壓； 將所述數(shù)字碼轉(zhuǎn)換成一第二電壓； 產(chǎn)生一第三電壓，其中所述第三電壓代表所述第一電壓與所述第二電壓之間的差；以 及 基于所述第三電壓的極性產(chǎn)生所述決策信號(hào)。
12. 根據(jù)權(quán)利要求11所述的模擬數(shù)字轉(zhuǎn)換方法，其中所述決策信號(hào)的產(chǎn)生步驟包括： 比較所述第三電壓與一接地準(zhǔn)位來產(chǎn)生所述決策信號(hào)。
13. 根據(jù)權(quán)利要求10所述的模擬數(shù)字轉(zhuǎn)換方法，其中所述數(shù)字碼的更新步驟包括： 在所述邏輯信號(hào)拉起時(shí)使用所述輔數(shù)字?jǐn)?shù)據(jù)直接更新所述數(shù)字碼；以及 越過至少一位的數(shù)字碼的至少一解析步驟。
14. 根據(jù)權(quán)利要求13所述的模擬數(shù)字轉(zhuǎn)換方法，其中所述數(shù)字碼的更新步驟包括： 基于一邏輯表的值使用所述輔數(shù)字?jǐn)?shù)據(jù)直接更新所述數(shù)字碼。
15. -種模擬數(shù)字轉(zhuǎn)換方法，包括： 接收一模擬輸入信號(hào)； 取樣所述模擬輸入信號(hào)來產(chǎn)生一第一電壓； 使用一數(shù)字模擬轉(zhuǎn)換器依據(jù)一數(shù)字碼產(chǎn)生一第二電壓； 依據(jù)所述第一電壓與所述第二電壓之間的差的極性連續(xù)地更新所述數(shù)字碼以造成所 述第二電壓逼近所述第一電壓；以及 藉由依據(jù)一輔數(shù)字模擬轉(zhuǎn)換器的輸出直接更新所述數(shù)字碼來越過所述數(shù)字碼的連續(xù) 地更新步驟。
【文檔編號(hào)】H03M1/12GK104518798SQ201410392642
【公開日】2015年4月15日 申請(qǐng)日期:2014年8月11日 優(yōu)先權(quán)日:2013年10月4日
【發(fā)明者】林嘉亮 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司