低脈沖輸出電路及應(yīng)用低脈沖輸出電路的設(shè)備的制作方法
【專利摘要】本發(fā)明提供一種低脈沖輸出電路及應(yīng)用低脈沖輸出電路的設(shè)備，包括：第一邏輯電路、電容C1、第二邏輯電路，延時電路、第三邏輯電路，所述第一邏輯電路的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路的輸出端連接第一電源，第一邏輯電路的輸出端通過電容C1連接第二邏輯電路的第一輸入端，第二邏輯電路的第一輸入端、第二輸入端連接第二電源，第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端作為脈沖輸出端，本發(fā)明能夠?qū)㈦A躍信號處理成低脈沖信號，并且能夠根據(jù)實際需求調(diào)整設(shè)定脈沖信號的寬度。
【專利說明】低脈沖輸出電路及應(yīng)用低脈沖輸出電路的設(shè)備

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及脈沖轉(zhuǎn)換【技術(shù)領(lǐng)域】，尤其涉及一種低脈沖輸出電路及應(yīng)用低脈沖輸出電路的設(shè)備。

【背景技術(shù)】
[0002]當前業(yè)界電子系統(tǒng)中最常用的芯片就是MCU，MCU作為電子系統(tǒng)的控制樞紐需要很多觸發(fā)信號作為代碼運行的開始。但是外圍的觸發(fā)信號多是由高到低的電平轉(zhuǎn)換，或者由低到高的電平轉(zhuǎn)換，而MCU等處理芯片由于信號復(fù)用等原因需要輸入短暫的脈沖信號。
[0003]由于當前業(yè)界的處理高低電平轉(zhuǎn)換的單一性，極大影響了 MCU的輸入復(fù)用性，無法合理利用MCU的中斷接口資源。如在HDMI轉(zhuǎn)MHL信號管理中，需要MCU對充電管理過程進行控制，但是由于HDMI轉(zhuǎn)MHL系統(tǒng)的MCU的觸發(fā)需要高低沖信號，若直接連接電源，當HDMI轉(zhuǎn)MHL系統(tǒng)的管理MCU處于休眠狀態(tài)時，不能滿足喚醒MCU的要求；在AC電源的外部應(yīng)用電路中，同樣需要低脈沖信號來喚醒AC電源的外部應(yīng)用電路，但由于AC電源是由高到低的電平轉(zhuǎn)換信號，當MCU處于休眠狀態(tài)時，AC電源不能滿足喚醒MCU的要求。
[0004]因此，需要一種低脈沖輸出電路及應(yīng)用低脈沖輸出電路的設(shè)備，以避免上述不足。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種低脈沖輸出電路及應(yīng)用低脈沖輸出電路的設(shè)備，能夠?qū)⒌碗娖睫D(zhuǎn)高電平的階躍信號處理成低脈沖信號，從而為MCU合理方便的接收觸發(fā)信號提供技術(shù)基礎(chǔ)。
[0006]為解決上述問題，本發(fā)明提供一種低脈沖輸出電路，其特征在于，包括:第一邏輯電路、電容Cl、第二邏輯電路、延時電路以及第三邏輯電路，所述第一邏輯電路的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路的輸出端連接第一電源，且第一邏輯電路的輸出端通過電容Cl連接第二邏輯電路的輸入端，第二邏輯電路的第一輸入端及第二輸入端連接第二電源，且第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端作為脈沖輸出端。
[0007]進一步的，所述延時電路包括充電延時電路和放電延時電路，充電延時電路包括串聯(lián)的電阻R3和電容C2，放電延時電路包括并聯(lián)的電容C2和電阻R4，所述電容C2和電阻R4連接地端。
[0008]進一步的，所述第一電源通過電阻Rl連接第一邏輯電路的輸出端，既能夠?qū)⒌谝贿壿嬰娐返妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第一邏輯電路的損害。
[0009]進一步的，所述第二電源通過電阻R2連接第二邏輯電路的第一輸入端及第二輸入端，既能夠?qū)⒌诙壿嬰娐返牡谝惠斎攵思暗诙斎攵算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第二邏輯電路的損害，需要指出的是第二電源在經(jīng)過電阻R2、第二邏輯電路及電阻R3后，產(chǎn)生的電流應(yīng)當滿足能夠使第三邏輯電路導通，才能夠才第三邏輯電路的輸出端輸出脈沖信號。
[0010]進一步的，所述第三電源通過電阻R5連接第三邏輯電路的輸出端，其具體數(shù)值根據(jù)輸出需要進行調(diào)整，既能夠?qū)⒌谌壿嬰娐泛偷妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第三邏輯電路的損害。
[0011]進一步的，所述第四電源通過電阻R6連接反相電路的輸出端，既能夠?qū)Ψ聪嚯娐返妮敵龆颂峁└唠娖?，又能夠起到限流的作用防止因電流過高對反相電路的損害。
[0012]進一步的，所述第一電源、第二電源、第三電源及第四電源，滿足高于本高脈沖輸出電路的開機電壓，即高于信號輸入端電壓。
[0013]作為本發(fā)明低脈沖輸出電路的一種優(yōu)選方式，所述RC延時電路包括由電阻R3和電容C2串聯(lián)構(gòu)成的充電延時電路，以及由電容C2和電阻R4并聯(lián)構(gòu)成的放電延時電路，電容C2及電阻R4接地端。采用此電路結(jié)構(gòu)，既能夠?qū)崿F(xiàn)充電放電延時，同時電路結(jié)構(gòu)又較為簡單。
[0014]進一步的，所述第一邏輯電路采用具有N溝道的第一 MOS管，其柵極作為輸入端連接電平轉(zhuǎn)換信號，源極接地端，漏極作為輸出端通過上拉電阻Rl連接第一電源及電容Cl ；所述第二邏輯電路采用具有P溝道的第二 MOS管，其柵極作為輸入端連接電容Cl及第二電源，漏極作為輸出端連RC接延時電路，源極作為第一輸出端連接第二電源；所述第三邏輯電路采用具有N溝道的第三MOS管，其柵極作為輸入端連接延時電路，其源極接地端，其漏極作為輸出端且通過上拉電阻R5連接第三電源。
[0015]作為本發(fā)明低脈沖輸出電路的一種變形，所述第一邏輯電路采用NPN三極管，其基極作為輸入端連接電平轉(zhuǎn)換信號，集電極接地端，發(fā)射極作為輸出端連接第一電源及電容Cl ;第二邏輯電路采用PNP三極管，其基極作為第一輸入端連接電容Cl及第二電源，發(fā)射極作為輸出端連接延時電路，集電極作為第二輸入端連接第二電源；第三邏輯電路采用NPN三極管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源，所述NPN三極管的基極與具有N溝道的第一 MOS管及第三MOS管的柵極連接方式相同，NPN三極管的集電極與具有N溝道的第一 MOS管及第三MOS管的源極連接方式相同，NPN三極管的發(fā)射極與具有N溝道的第一 MOS管及第三MOS管的漏極連接方式相同，所述PNP三極管的基極與具有P溝道的第二 MOS管的柵極連接方式相同，PNP三極管的集電極與具有P溝道第二 MOS管的源極連接方式相同，PNP三極管的發(fā)射極與具有P溝道的第二 MOS管的漏極連接方式相同。
[0016]進一步的，作為本發(fā)明低脈沖輸出電路的一種變形，第一邏輯電路、第二邏輯電路及第三邏輯電路采用與門和反相器的組合電路，與門的輸入端作為信號輸入端，反相器的輸出端作為信號輸出端，電平轉(zhuǎn)換信號由與門的輸入端輸入，由反相器的輸出端輸出，具體的，所述第一邏輯電路中與門的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路中反相器的輸出端連接第一電源，且第一邏輯電路中反相器的輸出端通過電容Cl連接第二邏輯電路中與門的第一輸入端，第二邏輯電路中與門的第一輸入端及第二輸入端連接第二電源，且第二邏輯電路中反相器的輸出端通過延時電路連接第三邏輯電路中與門的輸入端，第三邏輯電路中反相器的輸出端連接第三電源，第三邏輯電路中反相器的輸出端作為脈沖輸出端，采用此種結(jié)構(gòu)的電路也能夠滿足要求，但相比而言，采用MOS管電路結(jié)構(gòu)更為簡單，成本更低。
[0017]其具體工作原理是:當?shù)谝?MOS管的柵極連接輸入電平由低到高轉(zhuǎn)換的時候，第一MOS管導通，電容Cl瞬間導通，第二MOS管的柵極短暫為低電平，第二MOS管導通，第二電源通過電阻R3對電容C2進行充電，延遲第三MOS管的導通時間，充電完成后第三MOS管的柵極變?yōu)楦唠娖?，從而第三MOS管導通，第三MOS管的漏極輸出由高電平轉(zhuǎn)為低電平。電容Cl由于電容效應(yīng)，第二 MOS管恢復(fù)截止狀態(tài)，電容C2通過電阻R4進行放電，因此第三MOS管的柵極電平被拉低，第三MOS管截止，第三MOS管的漏極輸出由低電平恢復(fù)為高電平，因此第三MOS管的漏極輸出端為低脈沖。其中，在放電過程中，電容C2與電阻R4構(gòu)成的放電延時電路能夠延遲第三MOS管的截止時間，通過調(diào)整電容C2與電阻R4的值能夠控制延遲時間的長短，從而控制輸出脈沖的寬度。
[0018]本發(fā)明還提供一種信號轉(zhuǎn)換設(shè)備，包括HDMI轉(zhuǎn)MHL系統(tǒng)，連接所述HDMI轉(zhuǎn)MHL系統(tǒng)的MCU，連接所述MCU的低脈沖輸出電路，所述低脈沖輸出電路輸入端用以連接HDMI電纜，當HDMI電纜連接如圖2所示的低脈沖輸出電路后，經(jīng)過電路轉(zhuǎn)換，將由低到高的HDMI電平信號轉(zhuǎn)換為低脈沖后輸出，喚醒處于休眠中的MCU，MCU管理控制HDMI轉(zhuǎn)MHL系統(tǒng)，將輸入系統(tǒng)的HDMI信號轉(zhuǎn)換成為MHL信號后輸出。當沒有HDMI電纜連接時，脈沖轉(zhuǎn)換電路不輸出低脈沖信號，則MCU保持休眠狀態(tài)，節(jié)省了 MCU資源，提高了 MCU的利用率。
[0019]本發(fā)明還提供一種低脈沖輸出電路，包括電容Cl、第二邏輯電路，延時電路以及第三邏輯電路，電容Cl 一端連接第一電源，另一端連接所述第二邏輯電路的輸入端，第二邏輯電路的輸入端及第一輸出端連接第二電源，第二邏輯電路的第二輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端作為脈沖輸出端。
[0020]進一步的，所述延時電路包括充電延時電路和放電延時電路，充電延時電路包括串聯(lián)的電阻R3和電容C2，放電延時電路包括并聯(lián)的電容C2和電阻R4，所述電容C2和電阻R4連接地端。
[0021]進一步的，所述第二電源通過電阻R2連接第二邏輯電路的第一輸入端及第二輸入端，既能夠?qū)⒌诙壿嬰娐返牡谝惠斎攵思暗诙斎攵算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第二邏輯電路的損害，需要指出的是第二電源在經(jīng)過電阻R2、第二邏輯電路及電阻R3后，產(chǎn)生的電流應(yīng)當滿足能夠使第三邏輯電路導通，才能夠才第三邏輯電路的輸出端輸出脈沖信號。
[0022]進一步的，所述第三電源通過電阻R5連接第三邏輯電路的輸出端，其具體數(shù)值根據(jù)輸出需要進行調(diào)整，能夠?qū)⒌谌壿嬰娐泛偷妮敵龆算Q位在高電平。
[0023]進一步的，所述第四電源通過電阻R6連接反相電路的輸出端，既能夠?qū)Ψ聪嚯娐返妮敵龆颂峁└唠娖?，又能夠起到限流的作用防止因電流過高對反相電路的損害。
[0024]進一步的，所述第一電源、第二電源、第三電源及第四電源，滿足高于本高脈沖輸出電路的開機電壓，即高于信號輸入端電壓。
[0025]作為本發(fā)明一種低脈沖輸出電路的一種優(yōu)選方式，所述延時電路包括由電阻R3和電容C2串聯(lián)構(gòu)成的充電延時電路，以及由電容C2和電阻R4并聯(lián)構(gòu)成的放電延時電路，電容C2及電阻R4接地端。采用此電路結(jié)構(gòu)，既能夠?qū)崿F(xiàn)充電放電延時，同時電路結(jié)構(gòu)又較為簡單。
[0026]進一步的，所述第二邏輯電路采用具有P溝道的第二 MOS管，其柵極作為輸入端連接電容Cl及通過上拉電阻R2第二電源，漏極作為第二輸出端連接RC延時電路，源極作為第一輸出端連接第二電源；所述第三邏輯電路采用具有N溝道的第三MOS管，其柵極作為輸入端連接延時電路，其源極接地端，其漏極連接第三電源且作為脈沖輸出端。
[0027]進一步的，作為本發(fā)明低脈沖輸出電路的一種變形，所述第二邏輯電路采用PNP三極管，其基極作為第一輸入端連接電容Cl及第二電源，發(fā)射極作為輸出端連接延時電路，集電極作為第二輸入端連接第二電源；第三邏輯電路采用NPN三極管，其基極作為輸入端，集電極接地端，發(fā)射極作為輸出端且連接第三電源，所述PNP三極管的基極與P溝道的第二 MOS管的柵極連接方式相同，PNP三極管的集電極與P溝道的第二 MOS管的漏極連接方式相同，PNP三極管的發(fā)射極與P溝道的第二 MOS管源極連接方式相同；第三MOS管可以采用NPN三極管代替，其中NPN三極管的基極與N溝道的第三MOS管的柵極連接方式相同，NPN三極管的集電極與N溝道的第三MOS管的漏極連接方式相同，NPN三極管的發(fā)射極與N溝道的第三MOS管源極連接方式相同。
[0028]進一步的，作為本發(fā)明一種低脈沖輸出電路的另一種變形，所述第二邏輯電路、第三邏輯電路采用與門和反相器的組合電路，第二邏輯電路中與門的第一輸入端通過電容Cl后接入電平轉(zhuǎn)換輸入信號及連接第一電源，第二邏輯電路中與門的第一輸入端連接第二電源，第二邏輯電路中與門的第二輸入端連接第二電源，第二邏輯電路中反相器的輸出端通過延時電路連接第三邏輯電路中與門的輸入端，第三邏輯電路中反相器的輸出端連接第三電源，同時作為低脈沖信號的輸出端，采用此結(jié)構(gòu)的電路也能夠滿足要求，但相比而言，采用MOS管電路結(jié)構(gòu)更為簡單，成本更低。
[0029]其具體工作原理是:當輸入端輸入電平由高到低轉(zhuǎn)換時，電容Cl瞬間導通，第二MOS管的柵極短暫為低電平，第二 MOS管導通，第二電源通過第二 MOS管及電阻R3和電容C2，使第三MOS管柵極為高電平，第三MOS管導通，第三MOS管的輸出由高電平轉(zhuǎn)換為低電平，同時由于電容C2儲存電荷，在充電過程中電容C2與電阻R3構(gòu)成RC串聯(lián)電路，延遲第三MOS管的打開時間，電容Cl由于電容效應(yīng)，第二 MOS管恢復(fù)截止狀態(tài)，電容C2與電阻R4并聯(lián)并通過電阻R4進行放電，因此第三MOS管的柵極電平被拉低，第三MOS管截止，第三MOS管的漏極輸出由低電平恢復(fù)為高電平，因此第三MOS管輸出為低脈沖。其中，在放電過程中，電容C2與電阻R4構(gòu)成的放電延時電路能夠延遲第三MOS管的截止時間，通過調(diào)整電容C2與電阻R4的值能夠控制延遲時間的長短，從而控制輸出脈沖的寬度。
[0030]本發(fā)明還提供一種AC電子設(shè)備，包括:AC接口、MCU及其控制的功能電路、以及低脈沖輸出電路，AC接口用于外接AC電源，所述低脈沖輸出電路在AC電源從AC接口上拔出時為所述MCU提供低脈沖信號，MCU根據(jù)該低脈沖信號變換控制所述功能電路的方式，所述低脈沖輸出電路的輸入端連接AC電源，輸出端連接所述MCU，當AC電源撥出時，產(chǎn)生由高到低的電平轉(zhuǎn)換信號，從低脈沖輸出電路的輸入端輸入，經(jīng)過電路轉(zhuǎn)換，產(chǎn)生低脈沖信號，低脈沖信號喚醒處于休眠狀態(tài)中的MCU，從而控制外圍功能電路的工作，平時MCU可以保證處于休眠狀態(tài)，節(jié)省了 MCU資源，提高了 MCU的利用率。
[0031]本發(fā)明通過利用電容效應(yīng)及延時電路的延時特性，結(jié)合邏輯電路的開關(guān)特點，能夠?qū)⒏唠娖睫D(zhuǎn)低電平的階躍信號以及低電平轉(zhuǎn)高電平的階躍信號處理成低脈沖信號，并且能夠根據(jù)實際需求通過設(shè)置延時電路的電容及電阻的數(shù)值來調(diào)整設(shè)定脈沖信號的寬度。

【專利附圖】

【附圖說明】
[0032]圖1為本發(fā)明實施例一的電路原理圖；
[0033]圖2為本發(fā)明實施例一的具體電路圖；
[0034]圖3為本發(fā)明采用與門和反相器作為邏輯電路的示意圖；
[0035]圖4為本發(fā)明實施例二的電路原理圖；
[0036]圖5為本發(fā)明實施例二的具體電路圖；
[0037]圖6為本發(fā)明實施例三的原理圖；
[0038]圖7為本發(fā)明實施例四的原理圖。
[0039]附圖標記:S1 --第一電源，S2:第二電源，S3:第三電源，IN:電平信號輸入端，OUT:脈沖輸出端，Cl:電容Cl，100:第一邏輯電路，200:第二邏輯電路，300:延時電路，400 --第三邏輯電路。

【具體實施方式】
[0040]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0041]實施例一
[0042]請參照圖1所示的本發(fā)明實施例一的電路原理圖，包括:第一邏輯電路、電容Cl、第二邏輯電路，RC延時電路以及第三邏輯電路，所述第一邏輯電路的輸入端作為電平信號輸入端IN輸入電平轉(zhuǎn)換信號,第一邏輯電路的輸出端連接第一電源,且第一邏輯電路的輸出端通過電容Cl連接第二邏輯電路的第一輸入端，第二邏輯電路的輸入端及第二輸入端連接第二電源，且第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端作為脈沖輸出端0UT，所述第一電源、第二電源以及第三電源提供高電平。
[0043]當電平信號輸入端IN輸入由低到高的電平轉(zhuǎn)換信號時，第一邏輯電路導通，電容Cl瞬間導通，第二邏輯電路短暫導通，第二電源輸入的高電平通過第二邏輯電路及RC延時電路后使第三邏輯電路導通，第三邏輯電路的輸出端輸出由高電平轉(zhuǎn)為低電平，由于電容Cl的電容效應(yīng)，第二邏輯電路截止，RC延時電路進行放電，第三邏輯電路截止，第三邏輯電路的輸出端輸出由低電平恢復(fù)為高電平，因此本實施例輸出低脈沖。
[0044]請參照圖2所示的本發(fā)明實施例一的具體電路圖，包括:第一邏輯電路具有N溝道的第一 MOS管，第二邏輯電路具有P溝道的第二 MOS管以及第三邏輯電路具有N溝道的第三MOS管，所述第一 MOS管的源極連接地端，漏極連接第一高電平，所述第一 MOS管的漏極通過電容Cl連接第二 MOS管的柵極，第二 MOS管的漏極和柵極連接第二高電平，第二 MOS管源極和第三MOS管柵極之間連接有RC延時電路，第三MOS管的源極接地端，漏極連接第三高電平，所述第三MOS管漏極連接。
[0045]所述第一電源通過上拉電阻Rl連接第一邏輯電路的輸出端，既能夠?qū)⒌谝贿壿嬰娐返妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第一邏輯電路的損害。
[0046]所述第二電源通過上拉電阻R2連接第二邏輯電路的第一輸入端及第二輸入端，既能夠?qū)⒌诙壿嬰娐返牡谝惠斎攵思暗诙斎攵算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第二邏輯電路的損害，需要指出的是第二電源在經(jīng)過電阻R2、第二邏輯電路及電阻R3后，產(chǎn)生的電流應(yīng)當滿足能夠使第三邏輯電路導通，才能夠才第三邏輯電路的輸出端輸出脈沖信號。
[0047]所述第三電源通過上拉電阻R5連接第三邏輯電路的輸出端，其具體數(shù)值根據(jù)輸出需要進行調(diào)整，既能夠?qū)⒌谌壿嬰娐泛偷妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第三邏輯電路的損害。
[0048]所述延時電路包括電容C2和電阻R3串聯(lián)構(gòu)成的充電延時電路，用以延遲第三MOS管的導通；以及電容C2和電阻R4并聯(lián)構(gòu)成的放電延時電路，所述電容C2及電阻R4接地端，用以延遲第三MOS管的截止，同時R4還作為Q3的下拉電阻，用以提供第三MOS管輸入端的低電平。
[0049]其具體工作原理為:當?shù)谝?MOS管的柵極連接輸入電平由低到高轉(zhuǎn)換的時候，第一 MOS管導通，電容Cl瞬間導通，第二 MOS管的柵極短暫為低電平，第二 MOS管導通，第二高電平通過電容R3對電容C2進行充電，延遲第三MOS管的導通時間，充電完成后第三MOS管的柵極變?yōu)楦唠娖?，從而第三MOS管導通，第三MOS管的漏極輸出由高電平轉(zhuǎn)為低電平。電容Cl由于電容效應(yīng)，第二 MOS管恢復(fù)截止狀態(tài)，電容C2通過電阻R4進行放電，因此第三MOS管的柵極電平被拉低，第三MOS管截止，第三MOS管的漏極輸出由低電平恢復(fù)為高電平，因此第三MOS管輸出端輸出低脈沖。其中，在放電過程中，電容C2與電阻R4構(gòu)成的放電延時電路能夠延遲第三MOS管的截止時間，通過調(diào)整電容C2與電阻R4的值能夠控制延遲時間的長短，從而控制輸出脈沖的寬度。
[0050]本實施的通過利用電容效應(yīng)及RC延時電路的延時特性，結(jié)合MOS管的邏輯電路特點，能夠?qū)⒌碗娖睫D(zhuǎn)高電平的階躍信號處理成低脈沖信號，并且能夠根據(jù)實際需求設(shè)定脈沖信號的寬度。
[0051]作為本實施例的一個變形，所述第一邏輯電路采用NPN三極管，其基極作為輸入端連接電平轉(zhuǎn)換信號，集電極接地端，發(fā)射極作為輸出端連接第一電源及電容Cl ;第二邏輯電路采用PNP三極管，其基極作為第一輸入端連接電容Cl及第二電源，發(fā)射極作為輸出端連接延時電路，集電極作為第二輸入端連接第二電源；第三邏輯電路采用NPN三極管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源，第一 MOS管第三MOS管所述NPN三極管的基極與N溝道MOS管的柵極連接方式相同，NPN三極管的集電極與N溝道MOS管的漏極連接方式相同，NPN三極管的發(fā)射極與N溝道MOS管源極連接方式相同，具有P溝道的第二 MOS管可以采用PNP三極管代替，其中PNP三極管的基極與P溝道MOS管的柵極連接方式相同，PNP三極管的集電極與P溝道MOS管的漏極連接方式相同，PNP三極管的發(fā)射極與P溝道MOS管源極連接方式相同，但考慮到NPN三極管的阻耗要大于N溝道的MOS管，PNP三極管的阻耗要大于P溝道的MOS管，因此優(yōu)選采用本實施例中提供的MOS管作為邏輯電路。
[0052]如圖3所示，作為本實施例的另外一個變形，所述第一邏輯電路、第二邏輯電路、第三邏輯電路采用與門和反相器的組合電路，第一邏輯電路、電容Cl、第二邏輯電路、延時電路以及第三邏輯電路，所述第一邏輯電路中與門的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路中反相器的輸出端連接第一電源，且第一邏輯電路中反相器的輸出端通過電容Cl連接第二邏輯電路中與門的輸入端，第二邏輯電路中與門的第一輸入端及第二輸入端連接第二電源，且第二邏輯電路中反相器的輸出端通過延時電路連接第三邏輯電路中與門的輸入端，第三邏輯電路中反相器的輸出端連接第三電源，第三邏輯電路中反相器的輸出端作為脈沖輸出端，采用此種結(jié)構(gòu)的電路也能夠滿足要求，但相比而言，采用MOS管電路結(jié)構(gòu)更為簡單，成本更低。
[0053]實施例二
[0054]請參照如圖4所示的本發(fā)明實施例二的電路原理圖，包括電容Cl、第二邏輯電路，延時電路以及第三邏輯電路，電容Cl 一端連接第一電源，另一端連接所述第二邏輯電路的輸入端，第二邏輯電路的輸入端及第一輸出端連接第二電源，第二邏輯電路的第二輸出端通過RC延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端作為脈沖輸出端OUT。
[0055]當輸入由低到高的電平轉(zhuǎn)換信號時，電容Cl瞬間導通，第二邏輯電路短暫導通，第二電源輸入的高電平通過第二邏輯電路及RC延時電路后使第三邏輯電路導通，第三邏輯電路的輸出端輸出由高電平轉(zhuǎn)為低電平，由于電容Cl的電容效應(yīng)，第二邏輯電路截止，延時電路進行放電，第三邏輯電路截止，第三邏輯電路的輸出端輸出由低電平恢復(fù)為高電平，因此本實施例輸出低脈沖。
[0056]請參照如圖5所示的本發(fā)明實施例二的具體電路圖，其中，第二邏輯電路具有P溝道的第二 MOS管，第三邏輯電路具有N溝道的第三MOS管，所述第二 MOS管的柵極通過電容Cl輸入第一高電平，第二 MOS管的漏極和柵極連接第二高電平，第二 MOS管的源極和第三MOS管柵極之間連接有RC延時電路，第三MOS管的源極接地端，漏極連接第三高電平，且第三MOS管的漏極作為脈沖輸出端OUT。
[0057]所述第二電源通過上拉電阻R2連接第二邏輯電路的第一輸入端及第二輸入端，既能夠?qū)⒌诙壿嬰娐返牡谝惠斎攵思暗诙斎攵算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第二邏輯電路的損害。
[0058]所述第三電源通過上拉電阻R5連接第三邏輯電路的輸出端，其具體數(shù)值根據(jù)輸出需要進行調(diào)整，既能夠?qū)⒌谌壿嬰娐泛偷妮敵龆算Q位在高電平，又能夠起到限流的作用，防止因電流過高對第三邏輯電路的損害。
[0059]所述延時電路包括電容C2和電阻R3串聯(lián)構(gòu)成的充電延時電路，用以延遲第三MOS管的導通；以及電容C2和電阻R4并聯(lián)構(gòu)成的放電延時電路，所述電容C2及電阻R4接地端，用以延遲第三MOS管的截止。
[0060]其具體工作原理為:當電容Cl連接輸入電平由低到高轉(zhuǎn)換的時候，電容Cl瞬間導通，第二 MOS管的柵極短暫為低電平，第二 MOS管導通，第二高電平通過電容R3對電容C2進行充電，延遲第三MOS管的導通時間，充電完成后第三MOS管的柵極變?yōu)楦唠娖剑瑥亩谌齅OS管導通，第三MOS管的漏極輸出由高電平轉(zhuǎn)為低電平。電容Cl由于電容效應(yīng)，第二 MOS管恢復(fù)截止狀態(tài)，電容C2通過電阻R4進行放電，因此第三MOS管的柵極電平被拉低，第三MOS管截止，第三MOS管的漏極輸出由低電平恢復(fù)為高電平，因此第三MOS管漏極輸出端輸出低脈沖。其中，在放電過程中，電容C2與電阻R4構(gòu)成的放電延時電路能夠延遲第三MOS管的截止時間，通過調(diào)整電容C2與電阻R4的值能夠控制延遲時間的長短，從而控制輸出脈沖的寬度。
[0061]本實施的通過利用電容效應(yīng)及延時電路的延時特性，結(jié)合邏輯電路的特點，能夠?qū)⒌碗娖睫D(zhuǎn)高電平的階躍信號處理成低脈沖信號，并且能夠根據(jù)實際需求設(shè)定脈沖信號的覽度。
[0062]作為本實施例的一個變形，所述第二邏輯電路采用PNP三極管，其基極作為第一輸入端連接電容Cl及第二電源，發(fā)射極作為輸出端連接延時電路，集電極作為第二輸入端連接第二電源；第三邏輯電路采用NPN三極管，其基極作為輸入端，集電極接地端，發(fā)射極作為輸出端且連接第三電源第二 MOS管第三MOS管，所述PNP三極管的基極與具有P溝道的第二 MOS管的柵極連接方式相同，PNP三極管的集電極與具有P溝道的第二 MOS管的源極連接方式相同，PNP三極管的發(fā)射極與具有P溝道的第二 MOS管的漏極連接方式相同；所述NPN三極管的基極與具有N溝道的第三MOS管的柵極連接方式相同，NPN三極管的集電極與具有N溝道的第三MOS管的源極連接方式相同，NPN三極管的發(fā)射極與具有N溝道的第三MOS管的漏極連接方式相同。但考慮到NPN三極管的阻耗要大于N溝道的MOS管，PNP三極管的阻耗要大于P溝道的MOS管，因此優(yōu)選采用本實施例中提供的MOS管作為邏輯電路。
[0063]作為本實施例的另外一個變形，所述第二邏輯電路、第三邏輯電路采用與門和反相器的組合電路，第二邏輯電路中與門的第一輸入端通過電容Cl后接入電平轉(zhuǎn)換輸入信號及連接第一電源，第二邏輯電路中與門的第一輸入端連接第二電源，第二邏輯電路中與門的第二輸入端連接第二電源，第二邏輯電路中反相器的輸出端通過延時電路連接第三邏輯電路中與門的輸入端，第三邏輯電路中反相器的輸出端連接第三電源，同時作為低脈沖信號的輸出端，采用此結(jié)構(gòu)的電路也能夠滿足要求，但相比而言，采用MOS管電路結(jié)構(gòu)更為簡單，成本更低。
[0064]實施例三
[0065]請參照如圖6所示的本發(fā)明實施例三的原理圖，本實施例提供的信號轉(zhuǎn)換設(shè)備包括用于接收HDMI信號并將其轉(zhuǎn)換為MHL信號輸出的HDMI轉(zhuǎn)MHL系統(tǒng)、負責控制管理HDMI轉(zhuǎn)MHL系統(tǒng)的MCU以及負責為MCU提供低脈沖信號的低脈沖輸出電路，所述MCU連接的輸入端連接所述低脈沖輸出電路的輸出端，所述MCU連接的控制輸出端連接所述HDMI轉(zhuǎn)MHL系統(tǒng)，所述低脈沖輸出電路的輸入端用以連接HDMI電纜。本實施例中，所述低脈沖輸出電路采用圖2所示的電路設(shè)計，本實施例提供的信號轉(zhuǎn)換設(shè)備的工作過程如下:
[0066]當HDMI電纜連接如圖2所示的低脈沖輸出電路后，HDMI電纜輸入的由低到高的HDMI電平信號被所述低脈沖輸出電路轉(zhuǎn)換為低脈沖信號后輸出，可以喚醒處于休眠中的MCU, MCU進而管理控制HDMI轉(zhuǎn)MHL系統(tǒng)工作，使其將輸入的HDMI信號轉(zhuǎn)換成為MHL信號后輸出；
[0067]本實施例的有益效果:當沒有HDMI電纜連接時，脈沖轉(zhuǎn)換電路不輸出低脈沖信號，則MCU保持休眠狀態(tài)，節(jié)省了 MCU資源，提高了 MCU的利用率。
[0068]實施例四
[0069]請參照如圖7所示的本發(fā)明實施例四AC電子設(shè)備的原理圖,包括AC電源外圍應(yīng)用電路及控制AC電源外圍應(yīng)用電路的MCU，所述MCU連接有如圖4所示的低脈沖輸出電路，當AC電源撥出時，AC電源會產(chǎn)生由高到低的電平轉(zhuǎn)換信號，經(jīng)過電路轉(zhuǎn)換，將由高到低的電平信號轉(zhuǎn)換為低脈沖后輸出，喚醒處于休眠狀態(tài)中的MCU，MCU管理控制AC電源的外圍應(yīng)用電路，完成相應(yīng)功能，如筆記本等設(shè)備，撥出AC電源后，MCU能控制必要電路進行工作，非必要電路進入休眠狀態(tài)，降低了設(shè)備功耗，延長了電量的使用時間。
[0070]本實施例的有益效果:當沒有AC電源撥出時，脈沖轉(zhuǎn)換電路不輸出低脈沖信號，則MCU能夠保持休眠狀態(tài)，節(jié)省了 MCU資源，提高了 MCU的利用率，同時當撥出AC電源后，MCU能控制必要電路進行工作，非必要電路進入休眠狀態(tài)，降低了設(shè)備功耗，延長了電量的使用時間。
[0071]顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種低脈沖輸出電路，其特征在于，包括:第一邏輯電路、電容Cl、第二邏輯電路、延時電路以及第三邏輯電路，所述第一邏輯電路的輸入端輸入電平轉(zhuǎn)換信號，第一邏輯電路的輸出端連接第一電源，且第一邏輯電路的輸出端通過電容Cl連接第二邏輯電路的輸入端，第二邏輯電路的第一輸入端及第二輸入端連接第二電源，且第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端作為脈沖輸出端。
2.根據(jù)權(quán)利要求1所述的低脈沖輸出電路，其特征在于:所述第一邏輯電路采用具有N溝道的MOS管，其柵極作為輸入端連接電平轉(zhuǎn)換信號，源極接地端，漏極作為輸出端連接第一電源及電容Cl ;第二邏輯電路采用具有P溝道的MOS管，其柵極作為第一輸入端連接電容Cl及第二電源，漏極作為輸出端連接延時電路，源極作為第二輸入端連接第二電源；第三邏輯電路采用具有N溝道的MOS管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源；或者，所述第一邏輯電路采用NPN三極管，其基極作為輸入端連接電平轉(zhuǎn)換信號，集電極接地端，發(fā)射極作為輸出端連接第一電源及電容Cl ;第二邏輯電路采用PNP三極管，其基極作為第一輸入端連接電容Cl及第二電源，發(fā)射極作為輸出端連接延時電路，集電極作為第二輸入端連接第二電源；第三邏輯電路采用NPN三極管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源。
3.根據(jù)權(quán)利要求1所述的低脈沖輸出電路，其特征在于:所述第一邏輯電路、第二邏輯電路、第三邏輯電路采用與門和反相器的組合電路，與門的輸入端作為信號輸入端，反相器的輸出端作為信號輸出端。
4.根據(jù)權(quán)利要求1至3中任一項所述的低脈沖輸出電路，其特征在于:所述第一電源通與第一邏輯電路的輸出端之間連接有電阻R1，所述第二電源與第二邏輯電路的第一輸入端之間連接電阻R3，所述第三電源與第三邏輯電路的輸出端之間連接電阻R5，用于鉗位高電平且限制流通電流。
5.一種低脈沖輸出電路，其特征在于，包括:電容Cl、第二邏輯電路，延時電路以及第三邏輯電路，電容Cl 一端連接第一電源，另一端連接所述第二邏輯電路的第一輸入端，第二邏輯電路的輸入端及第二輸入端連接第二電源，第二邏輯電路的輸出端通過延時電路連接第三邏輯電路的輸入端，第三邏輯電路的輸出端連接第三電源，第三邏輯電路的輸出端作為脈沖輸出端。
6.根據(jù)權(quán)利要求5所述的低脈沖輸出電路，其特征在于:所述第二邏輯電路采用具有P溝道的MOS管，其柵極作為第一輸入端連接電容Cl及第二電源，漏極作為輸出端連接延時電路，源極作為第二輸入端連接第二電源；第三邏輯電路采用具有N溝道的MOS管，其柵極作為輸入端，其源極接地端，其漏極作為輸出端且連接第三電源；或者，所述第二邏輯電路采用PNP三極管，其基極作為第一輸入端連接電容Cl及第二電源，發(fā)射極作為輸出端連接延時電路，集電極作為第二輸入端連接第二電源；第三邏輯電路采用NPN三極管，其基極作為輸入端，集電極接地端，發(fā)射極作為輸出端且連接第三電源。
7.根據(jù)權(quán)利要求5所述的低脈沖輸出電路，其特征在于:所述第二邏輯電路、第三邏輯電路采用與門和反相器的組合電路，與門的輸入端作為信號輸入端，反相器的輸出端作為信號輸出端。
8.根據(jù)權(quán)利要求5至7中任一項所述的低脈沖輸出電路，其特征在于:所述第一電源通與第一邏輯電路的輸出端之間連接有電阻R1，所述第二電源與第二邏輯電路的輸出端之間連接電阻R3，所述第三電源與第三邏輯電路的輸出端之間連接電阻R5，用于鉗位高電平且限制流通電流。
9.一種信號轉(zhuǎn)換設(shè)備，其特征在于，包括:用于接收HDMI信號并將其轉(zhuǎn)換為MHL信號輸出的HDMI轉(zhuǎn)MHL系統(tǒng)、控制HDMI轉(zhuǎn)MHL系統(tǒng)工作的MCU以及如權(quán)利要求1?4中任一項所述的低脈沖輸出電路，所述低脈沖輸出電路為所述MCU提供低脈沖信號。
10.一種AC電子設(shè)備，其特征在于，包括:AC接口、MCU及其控制的功能電路、以及如權(quán)利要求5?8中任一項所述的低脈沖輸出電路，AC接口用于外接AC電源，所述低脈沖輸出電路在AC電源從AC接口上拔出時為所述MCU提供低脈沖信號，MCU根據(jù)該低脈沖信號變換控制所述功能電路的方式。
【文檔編號】H03K19/0185GK104135271SQ201410342199
【公開日】2014年11月5日 申請日期:2014年7月17日 優(yōu)先權(quán)日:2014年7月17日
【發(fā)明者】李樹鵬 申請人:青島歌爾聲學科技有限公司