亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

包含相關(guān)系統(tǒng)、裝置及方法的功率放大器模塊的制作方法

文檔序號(hào):7544604閱讀:537來(lái)源:國(guó)知局
包含相關(guān)系統(tǒng)、裝置及方法的功率放大器模塊的制作方法
【專(zhuān)利摘要】本發(fā)明涉及一種功率放大器模塊,其包含:功率放大器,其包含GaAs雙極晶體管,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,所述集極在與所述基極的結(jié)處具有至少約3×1016cm-3的摻雜濃度,所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí);及RF發(fā)射線(xiàn),其由所述功率放大器驅(qū)動(dòng),所述RF發(fā)射線(xiàn)包含導(dǎo)電層及所述導(dǎo)電層上的表面處理鍍層,所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的擴(kuò)散勢(shì)壘層,所述擴(kuò)散勢(shì)壘層包含鎳且具有小于約鎳在0.9GHz下的集膚深度的厚度。本發(fā)明還提供所述模塊的其它實(shí)施例連同其相關(guān)方法及組件。
【專(zhuān)利說(shuō)明】包含相關(guān)系統(tǒng)、裝置及方法的功率放大器模塊
[0001]相關(guān)申請(qǐng)案交叉參考
[0002]本申請(qǐng)案主張來(lái)自2012年6月14日提出申請(qǐng)的美國(guó)臨時(shí)申請(qǐng)案61/659,848的優(yōu)先權(quán)權(quán)益。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明一般來(lái)說(shuō)涉及功率放大器,且明確地說(shuō)涉及功率放大器模塊。更具體來(lái)說(shuō)但不限定于根據(jù)最佳實(shí)踐模式描述的下文中的特定實(shí)施例,本發(fā)明涉及供在無(wú)線(xiàn)通信中使用的功率放大器模塊且包含相關(guān)的系統(tǒng)、裝置及方法。
【背景技術(shù)】
[0004]移動(dòng)裝置中可包含功率放大器以放大RF信號(hào)以供經(jīng)由天線(xiàn)發(fā)射。舉例來(lái)說(shuō),在具有時(shí)分多址(TDMA)架構(gòu)(例如全球移動(dòng)通信系統(tǒng)(GSM)中所找到的所述架構(gòu))、碼分多址(CDMA)及寬帶碼分多址(W-CDMA)系統(tǒng)的移動(dòng)裝置中,可使用功率放大器來(lái)放大具有相對(duì)低功率的RF信號(hào)。管理RF信號(hào)的放大可為重要的,這是因?yàn)樗l(fā)射功率電平可取決于用戶(hù)遠(yuǎn)離基站及/或移動(dòng)環(huán)境多遠(yuǎn)。功率放大器還可用以幫助隨時(shí)間調(diào)節(jié)RF信號(hào)的功率電平,以便在經(jīng)指派接收時(shí)槽期間阻止發(fā)射信號(hào)干擾。
[0005]功率放大器的電力消耗及與其相關(guān)聯(lián)的功率附加效率(PAE)可為重要考慮。鑒于與提供聲音、數(shù)據(jù)及系統(tǒng)控制的無(wú)線(xiàn)通信相關(guān)聯(lián)的日益增加的要求,需要經(jīng)改進(jìn)功率放大器、功率放大器模塊以及與其相關(guān)的裝置、系統(tǒng)及方法。此外,需要具有經(jīng)改進(jìn)功率效率的功率放大器。
[0006]本發(fā)明的某些特定方面涉及集成電路封裝領(lǐng)域,且更明確地說(shuō)涉及形成用于封裝射頻(RF)集成電路(IC)的線(xiàn)接合墊的系統(tǒng)及方法。
[0007]將硅或其它半導(dǎo)體晶片制作成集成電路,如IC制作領(lǐng)域的技術(shù)人員已知。將IC接合并電連接到具有若干電及金屬跡線(xiàn)層的載體或襯底,且進(jìn)行封裝以供使用。將表面電鍍材料電鍍到銅跡線(xiàn)的頂部層上以在IC與襯底之間提供電連接點(diǎn),從而準(zhǔn)許IC與外部世界介接。傳統(tǒng)上,鎳/金(Ni/Au)已經(jīng)是用于RFIC產(chǎn)品的標(biāo)準(zhǔn)表面電鍍材料,且在特定情形中,RFIC線(xiàn)接合到電鍍于襯底的表面上的Ni/Au線(xiàn)接合墊以形成RFIC與其封裝的電連接。然而,金價(jià)格的增加已增加與Ni/Au表面鍍層相關(guān)聯(lián)的封裝成本。
[0008]本發(fā)明的其它特定方面涉及集成電路布局及封裝領(lǐng)域,且更明確地說(shuō)涉及射頻(RF)集成電路(IC)的布局及封裝的系統(tǒng)及方法。
[0009]本發(fā)明的又一些方面更明確地說(shuō)涉及雙極晶體管及包含雙極晶體管的產(chǎn)品。雙極晶體管(例如異質(zhì)結(jié)雙極晶體管(HBT))實(shí)施于各種各樣的應(yīng)用中。此些雙極晶體管可形成于半導(dǎo)體襯底(例如砷化鎵(GaAs)襯底)上。雙極晶體管的一種說(shuō)明性應(yīng)用是在功率放大器系統(tǒng)中。隨著技術(shù)演進(jìn),功率放大器系統(tǒng)的規(guī)范已變得滿(mǎn)足起來(lái)更苛刻。
[0010]如上文所指示,功率放大器性能的一個(gè)方面是線(xiàn)性。線(xiàn)性性能的量度可包含溝道功率比(例如鄰近溝道功率比(ACPRl)及替代溝道功率比(ACPR2))及/或溝道泄漏功率比(例如鄰近溝道泄漏功率比(ACLRl)及替代溝道泄漏功率比(ACLR2))。ACPR2及ACLR2可稱(chēng)為第二溝道線(xiàn)性量度。ACPR2值與ACLR2值可在以與所關(guān)注頻率具有約1.98MHz的偏移測(cè)量時(shí)相對(duì)應(yīng)。
[0011]按慣例,文獻(xiàn)中的多數(shù)出版物已集中于ACPRl及ACLRl線(xiàn)性量度,且極少出版關(guān)于ACRP2或ACLR2的出版物。來(lái)自行業(yè)的最近ACPR2及ACLR2系統(tǒng)規(guī)范已特別難以滿(mǎn)足,尤其在滿(mǎn)足與RF增益相關(guān)的其它系統(tǒng)規(guī)范時(shí)更如此。因此,在包含雙極晶體管的系統(tǒng)(例如功率放大器系統(tǒng))中需要經(jīng)改進(jìn)線(xiàn)性。
[0012]本發(fā)明的再一些方面涉及用于功率放大器的雙模式數(shù)字控制接口。
[0013]若干個(gè)電子裝置(包含無(wú)線(xiàn)裝置)可具有由前端組件控制或設(shè)定的一個(gè)或一個(gè)以上組件。舉例來(lái)說(shuō),功率放大器可由功率放大器控制器設(shè)定或配置。在一些情形中,功率放大器控制器可自身由另一接口組件基于裝置的狀態(tài)控制或配置。
[0014]通常,裝置內(nèi)的各種組件將通過(guò)不同組織形成。為促進(jìn)可通過(guò)不同組織設(shè)計(jì)的組件之間的互通性,通常針對(duì)不同類(lèi)型的裝置及組件采用若干標(biāo)準(zhǔn)。隨著技術(shù)進(jìn)步,標(biāo)準(zhǔn)可改變或可采用新標(biāo)準(zhǔn)。在一些情形中,較新標(biāo)準(zhǔn)與較舊標(biāo)準(zhǔn)不兼容。
[0015]且本發(fā)明的再一些方面涉及異質(zhì)結(jié)雙極晶體管(HBT)功率放大器偏置電路。功率放大器通常為可放大輸入信號(hào)以產(chǎn)生顯著大于所述輸入信號(hào)的輸出信號(hào)的有源元件。存在許多類(lèi)型的功率放大器且存在用以形成功率放大器的許多方式。舉例來(lái)說(shuō),一些功率放大器可使用異質(zhì)結(jié)雙極晶體管(HBT)形成。許多HBT功率放大器使用二極管堆疊偏置配置。在一些此類(lèi)配置中,二極管堆疊偏置配置展現(xiàn)對(duì)裝置β的敏感性,此可導(dǎo)致放大器的大致靜態(tài)電流變化。此外,靜態(tài)電流的變化可影響性能參數(shù)且可使產(chǎn)品良率降級(jí)。
[0016]本發(fā)明的其它方面涉及理解在一些半導(dǎo)體材料系統(tǒng)中,可能將不同裝置技術(shù)組合于單個(gè)半導(dǎo)體裸片上以形成混合結(jié)構(gòu)。舉例來(lái)說(shuō),在特定材料系統(tǒng)中,可能將異質(zhì)結(jié)雙極晶體管(HBT)與場(chǎng)效應(yīng)晶體管(FET) —起集成于單個(gè)襯底上,以制作稱(chēng)為BiFET的結(jié)構(gòu)。裝置(例如RF功率放大器)可使用BiFET技術(shù)制作以具有經(jīng)增加設(shè)計(jì)靈活性。因此,包含HBT及FET的BiFET功率放大器可有利地經(jīng)設(shè)計(jì)以在比雙極晶體管功率放大器低的參考電壓下操作。裝置制造商特別關(guān)注可通過(guò)將FET集成到砷化鎵(GaAs)HBT工藝中而形成的高功率BiFET放大器。然而,用以將FET集成到GaAs HBT工藝中的先前嘗試僅已產(chǎn)生η型FET裝置。
[0017]因此,具有包含P型FET裝置且可包含互補(bǔ)η型及ρ型FET裝置的BiFET裝置結(jié)構(gòu)將為合意的。
[0018]且本文中所揭示的經(jīng)改進(jìn)技術(shù)的再一些方面涉及終止信號(hào)的諧波分量。在相對(duì)高頻率應(yīng)用(例如射頻(RF)應(yīng)用)中,可發(fā)生不希望的信號(hào)反射及/或噪聲。此不希望的信號(hào)反射及/或噪聲可在信號(hào)的基本頻率及/或其它頻率(例如信號(hào)的基本頻率的諧波)下發(fā)生。為減小信號(hào)反射及/或噪聲的影響,可實(shí)施阻抗匹配。其中最小化不希望的信號(hào)反射及/或噪聲為有利的一種說(shuō)明性應(yīng)用為功率放大器系統(tǒng)。
[0019]功率附加效率(PAE)為用于評(píng)定功率放大器的一個(gè)度量。另外,線(xiàn)性為用于評(píng)定功率放大器的另一度量。PAE及/或線(xiàn)性可為顧客(例如原始裝備制造商(OEM))通過(guò)其確定購(gòu)買(mǎi)哪些功率放大器的度量。例如,顧客可能由于PAE對(duì)顧客的產(chǎn)品的影響而不購(gòu)買(mǎi)具有低于特定電平的PAE的功率放大器。舉例來(lái)說(shuō),較低PAE可減小電子裝置(例如移動(dòng)電話(huà))的電池壽命。然而,增強(qiáng)PAE可以不利地影響線(xiàn)性為代價(jià)。類(lèi)似地,改進(jìn)線(xiàn)性可致使PAE的減少。同時(shí),顧客希望具有高線(xiàn)性及高PAE的功率放大器。
[0020]功率放大器的輸出處的負(fù)載線(xiàn)可影響PAE及線(xiàn)性?xún)烧摺R恍┏R?guī)功率放大器系統(tǒng)已包含用以在功率放大器輸出信號(hào)的基本頻率下匹配功率放大器輸出的阻抗且還用以執(zhí)行諧波終止的負(fù)載線(xiàn)。然而,已證明難以用最優(yōu)化PAE及線(xiàn)性?xún)烧叩姆绞狡ヅ涔β史糯笃鬏敵龅幕绢l率的阻抗同時(shí)包含諧波終止。因此,需要改進(jìn)功率放大器的線(xiàn)性及PAE兩者。[0021 ] 現(xiàn)在本發(fā)明的又一些方面涉及用于高性能射頻應(yīng)用的發(fā)射線(xiàn)。
[0022]發(fā)射線(xiàn)可實(shí)施于多種背景中,例如在封裝襯底或印刷電路板(PCB)上。多層層壓PCB或封裝襯底廣泛用于射頻(RF)應(yīng)用中。
[0023]RF電路(例如功率放大器、低噪聲放大器(LNA)、混合器、電壓控制振蕩器(VCO)、濾波器、開(kāi)關(guān)及全部收發(fā)器)已使用半導(dǎo)體技術(shù)實(shí)施。然而,在RF模塊(舉例來(lái)說(shuō),包含功率放大器、開(kāi)關(guān)及/或?yàn)V波器的RF前端模塊)中,單芯片集成可由于以不同半導(dǎo)體技術(shù)實(shí)施不同塊而為不實(shí)用的。例如,功率放大器可通過(guò)GaAs工藝形成,而相關(guān)控制及/或偏置電路可通過(guò)CMOS工藝形成。
[0024]長(zhǎng)發(fā)射線(xiàn)及/或其它芯片上無(wú)源器件可消耗大的芯片面積。因此,可使用多芯片模塊(MCM)及/或系統(tǒng)級(jí)封裝(SiP)組裝技術(shù)來(lái)實(shí)現(xiàn)RF模塊的低成本、小的大小及/或高性能。層壓技術(shù)可用于MCM組裝,其中在層壓襯底上實(shí)施發(fā)射線(xiàn)。此些發(fā)射線(xiàn)中的導(dǎo)體損耗可對(duì)MCM中的元件中的任一者的性能具有顯著影響。因此,層壓電鍍技術(shù)可顯著影響RF性能。
[0025]層壓技術(shù)的成本可通過(guò)用于性能及/或組裝需要的選材帶動(dòng)。使用金(Au)線(xiàn)接合來(lái)將RF電路元件連接到發(fā)射線(xiàn)的RF SiP可使用多種不同表面處理鍍層(例如較低損耗、較昂貴NiAu (舉例來(lái)說(shuō),由于較厚Au)或較高損耗、較低廉NiPdAu)。因此,需要用于RF發(fā)射線(xiàn)的具成本效益、高性能技術(shù)。
[0026]且又一些方面涉及用于氮化鉭終止的穿晶片通孔的設(shè)備及方法。在特定實(shí)施方案中,氮化鉭(TaN)終止層在砷化鎵(GaAs)晶片的第一側(cè)或前側(cè)上形成,且金導(dǎo)電層在所述TaN終止層上方形成。此后,穿晶片通孔被蝕刻到GaAs晶片的第二側(cè)或背側(cè)中以便延伸通過(guò)GaAs晶片及TaN終止層的第一部分或內(nèi)部分以到達(dá)金導(dǎo)電層。在特定實(shí)施方案中,穿晶片通孔電鍍有鎳釩(NiV)勢(shì)壘層、金種子層及銅層。在穿晶片通孔形成期間,TaN終止層的第二部分或外部分被維持且經(jīng)配置以環(huán)繞金導(dǎo)電層與銅層之間的界面以便抑制銅到GaAs晶片中的擴(kuò)散。
[0027]相對(duì)于使用氮化硅終止及經(jīng)濺鍍勢(shì)壘層的方案,TaN終止的穿晶片通孔可提供經(jīng)改進(jìn)金屬粘合及經(jīng)減小銅遷移。此外,在特定實(shí)施方案中,使用TaN終止層來(lái)終止穿晶片通孔可準(zhǔn)許在不改變與在GaAs晶片的前側(cè)上形成的晶體管結(jié)構(gòu)相關(guān)聯(lián)的制作或光刻掩模的情況下移動(dòng)穿晶片通孔的位置或定位。將穿晶片通孔配置為可在不改變與晶體管相關(guān)聯(lián)的光刻掩模的情況下移動(dòng)可增加設(shè)計(jì)靈活性及/或減小與包含穿晶片通孔的集成電路設(shè)計(jì)的漸進(jìn)式調(diào)整(incremental fix)或成品出廠(chǎng)檢驗(yàn)(tape-out)相關(guān)聯(lián)的時(shí)間及成本。
[0028]除以上內(nèi)容之外,本發(fā)明的又一些方面涉及經(jīng)封裝半導(dǎo)體結(jié)構(gòu),且更明確地說(shuō)涉及提供射頻(RF)隔離及/或電磁輻射的結(jié)構(gòu)。
[0029]經(jīng)封裝半導(dǎo)體組件可包含封裝內(nèi)的集成式屏蔽技術(shù)。為形成屏蔽(其可稱(chēng)為“法拉第籠(Faraday cage) ”),可通過(guò)通孔將頂部層導(dǎo)電層電連接到底部導(dǎo)電層。例如,底部導(dǎo)電層可為接地平面且通孔可將頂部導(dǎo)電層連接到接地。通孔可提供頂部導(dǎo)電層與底部導(dǎo)電層之間的電連接,且還充當(dāng)屏蔽自身的一部分。然而,通孔可消耗封裝中的顯著面積量。同時(shí),通孔可影響屏蔽的接地連接的強(qiáng)度。
[0030]繼以上內(nèi)容,本發(fā)明的額外方面涉及半導(dǎo)體裝置封裝,且更明確地說(shuō)涉及半導(dǎo)體裝置的電磁及/或射頻干擾屏蔽。
[0031]在射頻(RF)通信系統(tǒng)中一般需要RF裝置與由其它RF裝置產(chǎn)生的電磁(射頻)干擾(EMI)隔離以便維持適當(dāng)裝置性能。類(lèi)似地,RF裝置通常需要與從環(huán)境接收或發(fā)射到環(huán)境的電磁干擾隔尚。
[0032]將RF裝置與此電磁干擾隔離的傳統(tǒng)方法為用通常稱(chēng)為“罐”的接地金屬外殼覆蓋RF裝置。然而,此解決方案為高成本的且缺少設(shè)計(jì)靈活性。另外,金屬可給印刷電路板上的裝置占用面積添加顯著大小,且還給印刷電路板添加重量。
[0033]實(shí)施本發(fā)明的各個(gè)以下章節(jié)中所進(jìn)一步詳細(xì)描述的特征、屬性或特性中的一者或一者以上可實(shí)現(xiàn)功率放大器系統(tǒng)中的合意的線(xiàn)性及PAE。此外,在功率放大器系統(tǒng)中實(shí)施以下揭示內(nèi)容中所描述的一個(gè)或一個(gè)以上特征可實(shí)現(xiàn)通過(guò)其評(píng)定功率放大器的合意的FOM及/或其它度量。雖然出于說(shuō)明性目的而連同功率放大器模塊一起描述本發(fā)明的一些特征,但所屬領(lǐng)域的技術(shù)人員應(yīng)理解,本文中所描述的原理及優(yōu)點(diǎn)可應(yīng)用于功率放大器系統(tǒng)的其它部分,例如在功率放大器裸片、供與功率放大器裸片一起使用的襯底及包含功率放大器的無(wú)線(xiàn)通信裝置中,以及在任何類(lèi)似【技術(shù)領(lǐng)域】的技術(shù)人員應(yīng)了解的任何及所有其它應(yīng)用中。

【發(fā)明內(nèi)容】

[0034]1.介紹
[0035]功率放大器可使具有相對(duì)低功率的射頻(RF)信號(hào)的功率升壓。此后,經(jīng)升壓RF信號(hào)可用于多種目的,例如驅(qū)動(dòng)發(fā)射器的天線(xiàn)。
[0036]功率放大器可用于多種RF無(wú)線(xiàn)通信裝置中。作為一個(gè)實(shí)例,功率放大器可包含于移動(dòng)電話(huà)中以放大RF信號(hào)以供發(fā)射。例如,在具有時(shí)分多址(TDMA)架構(gòu)(例如全球移動(dòng)通信系統(tǒng)(GSM)中所找到的所述架構(gòu))、碼分多址(CDMA)及寬帶碼分多址(W-CDMA)系統(tǒng)的移動(dòng)電話(huà)中,可使用功率放大器來(lái)放大RF信號(hào)。
[0037]功率附加效率(PAE)為用于評(píng)定功率放大器的一個(gè)度量。線(xiàn)性是用于評(píng)定功率放大器的另一度量。PAE及/或線(xiàn)性可為顧客通過(guò)其確定購(gòu)買(mǎi)哪些功率放大器的度量。例如,顧客可能由于PAE對(duì)顧客產(chǎn)品的影響而不購(gòu)買(mǎi)具有低于特定電平的PAE的功率放大器。舉例來(lái)說(shuō),較低PAE可減小移動(dòng)裝置(例如移動(dòng)電話(huà))的電池壽命。舉例來(lái)說(shuō),線(xiàn)性可由鄰近溝道功率比(ACPR)及/或替代溝道功率比(ACPR2)測(cè)量。同時(shí)實(shí)現(xiàn)高PAE及高線(xiàn)性可為困難的。然而,顧客通常期望高PAE及高線(xiàn)性。優(yōu)值(FOM)是可反映PAE及線(xiàn)性?xún)烧叩囊粋€(gè)度量。
[0038]I1.線(xiàn)接合墊系統(tǒng)及相關(guān)方法
[0039]揭示用以通過(guò)使用鎳/鈀/金(Ni/Pd/Au)表面電鍍材料用于RFIC產(chǎn)品而減小RFIC封裝的成本的系統(tǒng)及方法。為減少成本,Ni/Pd/Au表面鍍層中的金層薄于Ni/Au表面鍍層中的金層。然而,Ni/Pd/Au由于薄鈀層及金層以及鎳的鐵磁本質(zhì)而具有比Ni/Au高得多的射頻薄片電阻。此貢獻(xiàn)于RF信號(hào)上的減小的有效電流薄片厚度及增加的電流擁擠,且可(在一些實(shí)施例中)導(dǎo)致比在行進(jìn)通過(guò)電鍍有Ni/Au的表面的RF信號(hào)上發(fā)現(xiàn)的RF損耗多的行進(jìn)通過(guò)電鍍有Ni/Pd/Au的表面的RF信號(hào)的RF損耗。這些損耗可影響產(chǎn)品性能及良率。
[0040]揭示用以減小與用于RFIC的較低成本Ni/Pd/Au表面鍍層相關(guān)聯(lián)的RF損耗的其它系統(tǒng)及方法。在設(shè)計(jì)布局的一些實(shí)施例中,線(xiàn)接合區(qū)中的RF線(xiàn)/跡線(xiàn)表面、邊緣及側(cè)壁對(duì)電鍍工藝開(kāi)放且因此用Ni/Pd/Au表面處理層電鍍。由于集膚效應(yīng)及對(duì)行進(jìn)通過(guò)經(jīng)電鍍線(xiàn)接合區(qū)的RF電流的渦流電流效應(yīng),大多數(shù)RF電流在經(jīng)電鍍線(xiàn)接合區(qū)的跡線(xiàn)邊緣及側(cè)壁上延續(xù)。由于大多數(shù)RF電流在跡線(xiàn)邊緣及側(cè)壁上延續(xù),因此電鍍跡線(xiàn)邊緣及側(cè)壁更多貢獻(xiàn)于RF損耗。為減小RF損耗,一些實(shí)施例重新配置焊料掩模以覆蓋線(xiàn)接合區(qū)中的跡線(xiàn)邊緣及側(cè)壁以使得跡線(xiàn)邊緣及側(cè)壁不用Ni/Pd/Au表面處理層電鍍。圍繞線(xiàn)接合區(qū)的不含Ni/Pd/Au鍍層的銅跡線(xiàn)邊緣及側(cè)壁給圍繞Ni/Pd/Au線(xiàn)接合墊的RF電流提供低電阻性路徑,且因此,減小與RFIC襯底的Ni/Pd/Au表面鍍層相關(guān)聯(lián)的RF信號(hào)損耗。
[0041]特定實(shí)施例涉及一種包含提供具有至少一個(gè)銅跡線(xiàn)的襯底的制作射頻集成電路(RFIC)模塊的方法,所述銅跡線(xiàn)具有線(xiàn)接合表面。所述方法進(jìn)一步包含直接在銅跡線(xiàn)的接合表面上方形成線(xiàn)接合墊的焊料掩模開(kāi)口,所述線(xiàn)接合墊具有至少一個(gè)邊緣及至少一個(gè)側(cè)壁。所述方法進(jìn)一步包含直接在線(xiàn)接合墊的至少一個(gè)邊緣及至少一個(gè)側(cè)壁上方形成焊料掩模、用鎳層電鍍所述銅跡線(xiàn)、用鈀層電鍍所述鎳層及用金層電鍍所述鈀層以形成鎳/鈀/金線(xiàn)接合墊。所述鎳/鈀/金線(xiàn)接合墊具有不含鎳、鈀及金層的至少一個(gè)邊緣及至少一個(gè)側(cè)壁。
[0042]根據(jù)若干個(gè)實(shí)施例,本發(fā)明涉及一種用于射頻集成電路(RFIC)模塊的線(xiàn)接合墊。所述線(xiàn)接合墊包含電鍍于銅跡線(xiàn)的線(xiàn)接合表面上方的鎳層,所述銅跡線(xiàn)在RFIC模塊的襯底的上部表面上形成。所述線(xiàn)接合墊進(jìn)一步包含電鍍于所述鎳層上方的鈀層及電鍍于所述鈀層上方的金層。所述線(xiàn)接合墊具有線(xiàn)接合區(qū)、鄰近于所述線(xiàn)接合區(qū)的至少一個(gè)邊緣及鄰近于所述至少一個(gè)邊緣的至少一個(gè)側(cè)壁,所述至少一個(gè)邊緣及所述至少一個(gè)側(cè)壁不含鎳層、層及金層。
[0043]根據(jù)各種實(shí)施例,一種用于制作射頻集成電路(RFIC)模塊的設(shè)備包含用于提供具有至少一個(gè)銅跡線(xiàn)的襯底的構(gòu)件(所述銅跡線(xiàn)具有線(xiàn)接合表面)及用于直接在所述銅跡線(xiàn)的所述接合表面上方形成線(xiàn)接合墊的焊料掩模開(kāi)口的構(gòu)件,所述線(xiàn)接合墊具有至少一個(gè)邊緣及至少一個(gè)側(cè)壁。所述設(shè)備進(jìn)一步包含用于直接在所述線(xiàn)接合墊的至少一個(gè)邊緣及至少一個(gè)側(cè)壁上方形成焊料掩模的構(gòu)件、用于用鎳層電鍍銅跡線(xiàn)的構(gòu)件、用于用鈀層電鍍所述鎳層的構(gòu)件及用于用金層電鍍所述鈀層的構(gòu)件以形成鎳/鈀/金線(xiàn)接合墊。所述鎳/鈀/金線(xiàn)接合墊具有不含鎳、鈀及金層的至少一個(gè)邊緣及至少一個(gè)側(cè)壁。
[0044]出于總結(jié)本發(fā)明的目的,本文中已描述本發(fā)明的特定方面、優(yōu)點(diǎn)及新穎特征。應(yīng)理解,未必所有此些優(yōu)點(diǎn)均可根據(jù)本發(fā)明的任何特定實(shí)施例實(shí)現(xiàn)。因此,本發(fā)明可以在不必須實(shí)現(xiàn)如本文中可教示或建議的其它優(yōu)點(diǎn)的情況下實(shí)現(xiàn)或最優(yōu)化如本文中所教示的一個(gè)優(yōu)點(diǎn)或優(yōu)點(diǎn)群組的方式體現(xiàn)或?qū)嵤?br> [0045]II1.用于減小高RF損耗鍍層的影響的設(shè)備及方法[0046]揭示用以通過(guò)使用鎳/鈀/金(Ni/Pd/Au)表面電鍍材料用于RFIC產(chǎn)品而減小RFIC封裝的成本的系統(tǒng)及方法。為減少成本,Ni/Pd/Au表面鍍層中的金層薄于Ni/Au表面鍍層中的金層。然而,Ni/Pd/Au由于薄鈀層及金層以及鎳的鐵磁本質(zhì)而具有比Ni/Au高得多的射頻薄片電阻。此貢獻(xiàn)于RF信號(hào)上的減小的有效電流薄片厚度及增加的電流擁擠,且可(在一些實(shí)施例中)導(dǎo)致比在行進(jìn)通過(guò)電鍍有Ni/Au的表面的RF信號(hào)上發(fā)現(xiàn)的RF損耗多的行進(jìn)通過(guò)電鍍有Ni/Pd/Au的表面的RF信號(hào)的RF損耗。這些損耗可影響產(chǎn)品性能及良率。
[0047]揭示用以減小與用于RFIC的較低成本Ni/Pd/Au表面鍍層相關(guān)聯(lián)的RF損耗的其它系統(tǒng)及方法。在設(shè)計(jì)布局的一些實(shí)施例中,線(xiàn)接合區(qū)中的RF線(xiàn)/跡線(xiàn)表面、邊緣及側(cè)壁對(duì)電鍍工藝開(kāi)放且因此用Ni/Pd/Au表面處理層電鍍。由于集膚效應(yīng)及對(duì)行進(jìn)通過(guò)經(jīng)電鍍線(xiàn)接合區(qū)的RF電流的渦流電流效應(yīng),大多數(shù)RF電流在經(jīng)電鍍線(xiàn)接合區(qū)的跡線(xiàn)邊緣及側(cè)壁上延續(xù)。由于大多數(shù)RF電流在跡線(xiàn)邊緣及側(cè)壁上延續(xù),因此電鍍跡線(xiàn)邊緣及側(cè)壁更多貢獻(xiàn)于RF損耗。為減小RF損耗,一些實(shí)施例重新配置焊料掩模以覆蓋線(xiàn)接合區(qū)中的跡線(xiàn)邊緣及側(cè)壁以使得跡線(xiàn)邊緣及側(cè)壁不用Ni/Pd/Au表面處理層電鍍。圍繞線(xiàn)接合區(qū)的不含Ni/Pd/Au鍍層的銅跡線(xiàn)邊緣及側(cè)壁給圍繞Ni/Pd/Au線(xiàn)接合墊的RF電流提供低電阻性路徑,且因此,減小與RFIC襯底的Ni/Pd/Au表面鍍層相關(guān)聯(lián)的RF信號(hào)損耗。
[0048]另外,揭示用以減小與裸片上電容器、電阻器、電感器或RFIC的其它無(wú)源裝置的高RF損耗接合墊相關(guān)聯(lián)的RF損耗的系統(tǒng)及方法。在一些實(shí)施例中,RFIC包含裸片上電容器、電阻器、電感器或其它無(wú)源裝置。電容器或無(wú)源裝置接合到攜載RF電流的銅跡線(xiàn)。舉例來(lái)說(shuō),當(dāng)使用高RF損耗接合墊(例如Ni/Pd/Au接合墊)來(lái)將無(wú)源裝置連接到RFIC模塊的電路跡線(xiàn)時(shí),高RF損耗接合墊在RF電流流動(dòng)通過(guò)其時(shí)產(chǎn)生RF信號(hào)損耗。相對(duì)于RFIC的RF信號(hào)輸出放置裸片上電容器、電阻器、電感器或RF上部跡線(xiàn)的其它無(wú)源裝置減小與裸片上無(wú)源裝置接合墊相關(guān)聯(lián)的RF損耗。
[0049]在特定實(shí)施例中,揭示一種經(jīng)配置以減小信號(hào)損耗的電子電路模塊。所述模塊包含具有輸出信號(hào)及與所述輸出信號(hào)相關(guān)聯(lián)的電流的電子電路裝置。所述電子電路裝置包含第一引線(xiàn)、第二引線(xiàn)及具有裸片上無(wú)源組件的集成電路裸片。所述電子電路模塊進(jìn)一步包含襯底,所述襯底包含用于傳導(dǎo)所述電流的跡線(xiàn)。所述跡線(xiàn)具有電連接到所述第一引線(xiàn)的上行信號(hào)路徑上的第一接合墊及電連接到所述第二引線(xiàn)的下行信號(hào)路徑上的第二接合墊。所述電子電路裝置經(jīng)配置以使得裸片上無(wú)源組件電連接到所述第一引線(xiàn)且輸出信號(hào)電連接到所述第二引線(xiàn)。借此引導(dǎo)所述電流遠(yuǎn)離所述第一接合墊。在一實(shí)施例中,所述電子電路模塊為射頻集成電路模塊且信號(hào)損耗為射頻信號(hào)損耗。在另一實(shí)施例中,所述電子電路裝置為射頻電子電路裝置,所述輸出信號(hào)為射頻輸出信號(hào)且所述電流為射頻電流。
[0050]根據(jù)若干個(gè)實(shí)施例,電子電路裝置經(jīng)配置以減小信號(hào)損耗。所述裝置包含:集成電路裸片,其具有裸片上無(wú)源組件;輸出信號(hào),其具有相關(guān)聯(lián)電流;第一引線(xiàn),其電連接到位于襯底上的跡線(xiàn)的上行信號(hào)路徑上的第一接合墊;及第二引線(xiàn),其電連接到位于所述跡線(xiàn)上的下行信號(hào)路徑上的第二接合墊。所述電子電路裝置經(jīng)配置以使得裸片上無(wú)源組件電連接到所述第一引線(xiàn)且輸出信號(hào)電連接到所述第二引線(xiàn)。借此引導(dǎo)所述電流遠(yuǎn)離所述第一接合墊。
[0051]根據(jù)各種實(shí)施例,揭示一種用于減小電子電路模塊中的信號(hào)損耗的方法。所述方法包含制作包含具有裸片上無(wú)源組件的集成電路裸片的電子電路裝置及從所述電子電路裝置產(chǎn)生輸出信號(hào)。所述輸出信號(hào)具有相關(guān)聯(lián)電流。所述方法進(jìn)一步包含在所述電子電路裝置上形成第一引線(xiàn)及第二引線(xiàn)、在襯底上形成第一接合墊及第二接合墊及在所述襯底上形成跡線(xiàn)以提供導(dǎo)電路徑以在所述第一與第二接合墊之間傳導(dǎo)電流。所述跡線(xiàn)具有與所述第一接合墊相關(guān)聯(lián)的上行信號(hào)路徑及與所述第二接合墊相關(guān)聯(lián)的下行信號(hào)路徑。所述方法進(jìn)一步包含將所述第一引線(xiàn)電連接到所述第一接合墊、將所述第二引線(xiàn)電連接到所述第二接合墊及將所述電子電路裝置配置以使得裸片上無(wú)源組件電連接到所述第一引線(xiàn)且輸出信號(hào)電連接到所述第二引線(xiàn)。借此引導(dǎo)所述電流遠(yuǎn)離所述第一接合墊。
[0052]在一實(shí)施例中,揭示一種用于減小電子電路模塊中的信號(hào)損耗的設(shè)備。所述設(shè)備包含用于制作包含具有裸片上無(wú)源組件的集成電路裸片的電子電路裝置的構(gòu)件及用于從所述電子電路裝置產(chǎn)生輸出信號(hào)的構(gòu)件。所述輸出信號(hào)具有相關(guān)聯(lián)電流。所述設(shè)備進(jìn)一步包含用于在所述電子電路裝置上形成第一引線(xiàn)及第二引線(xiàn)的構(gòu)件、用于在襯底上形成第一接合墊及第二接合墊的構(gòu)件及用于在所述襯底上形成跡線(xiàn)以提供導(dǎo)電路徑以在所述第一與第二接合墊之間傳導(dǎo)電流的構(gòu)件。所述跡線(xiàn)具有與所述第一接合墊相關(guān)聯(lián)的上行信號(hào)路徑及與所述第二接合墊相關(guān)聯(lián)的下行信號(hào)路徑。所述設(shè)備進(jìn)一步包含用于將所述第一引線(xiàn)電連接到所述第一接合墊的構(gòu)件、用于將所述第二引線(xiàn)電連接到所述第二接合墊的構(gòu)件及用于將所述電子電路裝置配置以使得裸片上無(wú)源組件電連接到所述第一引線(xiàn)且輸出信號(hào)電連接到所述第二引線(xiàn)的構(gòu)件。借此引導(dǎo)所述電流遠(yuǎn)離所述第一接合墊。
[0053]出于總結(jié)本發(fā)明的目的,本文中已描述本發(fā)明的特定方面、優(yōu)點(diǎn)及新穎特征。應(yīng)理解,未必所有此些優(yōu)點(diǎn)均可根據(jù)本發(fā)明的任何特定實(shí)施例實(shí)現(xiàn)。因此,本發(fā)明可以在不必須實(shí)現(xiàn)如本文中可教示或建議的其它優(yōu)點(diǎn)的情況下實(shí)現(xiàn)或最優(yōu)化如本文中所教示的一個(gè)優(yōu)點(diǎn)或優(yōu)點(diǎn)群組的方式體現(xiàn)或?qū)嵤?br> [0054]IV.具有包括分級(jí)的集極的雙極晶體管
[0055]技術(shù)方案中所描述的創(chuàng)新各自具有數(shù)個(gè)方面,所述技術(shù)方案中的單個(gè)技術(shù)方案均不僅負(fù)責(zé)其合意的屬性。在不限制本發(fā)明的范圍的情況下,現(xiàn)在將簡(jiǎn)要論述一些突出特征。
[0056]本發(fā)明的一個(gè)方面是一種雙極晶體管,所述雙極晶體管包含集極、安置于所述集極上方的基極及射極。所述集極在鄰接所述基極的第一集極區(qū)域具有至少約3 X IO16CnT3的摻雜濃度。所述集極還具有在所述第一集極區(qū)域下方的另一集極區(qū)域。另一集極區(qū)域包含其中摻雜濃度遠(yuǎn)離所述第一集極區(qū)域增加的至少一個(gè)分級(jí)。
[0057]在特定實(shí)施例中,另一集極區(qū)域包含第一分級(jí)及其中摻雜濃度遠(yuǎn)離所述基極以不同于所述第一分級(jí)中的速率增加的第二分級(jí)。根據(jù)這些實(shí)施例中的一些實(shí)施例,所述雙極晶體管可在圍繞約833MHz為中心的頻帶內(nèi)的頻率下具有至少約29dBm的增益。根據(jù)若干個(gè)實(shí)施例,在相同電流密度下,與不具有所述第二分級(jí)的相同晶體管相比,所述雙極晶體管的所述第二分級(jí)可經(jīng)配置以增加所述雙極晶體管的BvCEX。在各種實(shí)施例中,所述第一分級(jí)中的摻雜濃度從比所述第一集極區(qū)域的所述摻雜濃度小約一數(shù)量級(jí)分級(jí)到小于所述第一集極區(qū)域的所述摻雜濃度。根據(jù)這些實(shí)施例中的一些實(shí)施例,所述第二分級(jí)中的摻雜濃度從所述第一分級(jí)中的約最大摻雜濃度分級(jí)到比所述第二分級(jí)下方的子集極的摻雜濃度小至少約一個(gè)數(shù)量級(jí)的摻雜濃度。在一些實(shí)施例中,所述第一分級(jí)跨越接近所述第一集極區(qū)域且具有比所述第一集極區(qū)域的厚度多大約兩倍的厚度的第二集極區(qū)域。根據(jù)特定實(shí)施例,所述第二分級(jí)跨越具有大于所述第一集極區(qū)域的厚度且小于所述第二集極區(qū)域的厚度的厚度的第三集極區(qū)域。在各種實(shí)施例中,所述集極基本上由所述第一集極區(qū)域、所述第二集極區(qū)域及所述第三集極區(qū)域組成。根據(jù)一些實(shí)施例,所述雙極晶體管還包含在所述集極下方的子集極。根據(jù)特定實(shí)施例,所述第一分級(jí)毗連所述第二分級(jí)且摻雜濃度在所述第一分級(jí)與所述第二分級(jí)的邊界的兩側(cè)上大約相同。
[0058]在特定實(shí)施例中,所述第一集極區(qū)域的厚度選自約1000 A到2000人的范圍。根據(jù)這些實(shí)施例中的一些實(shí)施例,所述第一集極區(qū)域的摻雜濃度選自約3X IO16cnT3到9 X IO16CnT3 的范圍。
[0059]根據(jù)若干個(gè)實(shí)施例,所述第一集極區(qū)域中的摻雜濃度為至少約6X 1016cm_3。
[0060]根據(jù)一些實(shí)施例,所述基極具有小于約14()U Λ的厚度。在這些實(shí)施例中的一些實(shí)施例中,所述基極具有選自約3.5Χ IO19CnT3到7Χ IO19CnT3的范圍的摻雜濃度。
[0061]在若干個(gè)實(shí)施例中,所述雙極晶體管為異質(zhì)結(jié)雙極晶體管(HBT)。
[0062]根據(jù)一些實(shí)施例,所述雙極晶體管為GaAs晶體管。
[0063]本發(fā)明的另一方面是一種包含雙極晶體管的功率放大器模塊。所述雙極晶體管具有集極、基極及射極。所述集極在與所述基極的結(jié)處具有摻雜濃度以使得所述功率放大器具有不大于約65dBc的替代溝道功率比(ACPR2)。所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí)。
[0064]根據(jù)特定實(shí)施例,ACPR2在所述功率放大器在圍繞大約833MHz為中心的頻帶內(nèi)操作時(shí)不大于約65dBc。
[0065]在若干個(gè)實(shí)施例中,所述集極還包含比所述第一分級(jí)更遠(yuǎn)離所述基極的第二分級(jí)。根據(jù)一些實(shí)施例,在相同電流密度下,與不具有所述第二分級(jí)的相同晶體管相比,所述第二分級(jí)經(jīng)配置以增加所述雙極晶體管的BvCEX。
[0066]根據(jù)若干個(gè)實(shí)施例,在與所述基極的所述結(jié)處所述集極中的摻雜濃度為至少約
3X IO16Cm 3O
[0067]在特定實(shí)施例中,所述集極包含鄰接所述基極的第一區(qū)域,所述第一區(qū)域具有至少約3X IO16cnT3的大致平穩(wěn)摻雜濃度及選自約1000 A到2000人的范圍的厚度。根據(jù)這些實(shí)施例中的一些實(shí)施例,所述集極的所述第一區(qū)域中的摻雜濃度在從約3X IO16CnT3到9X IO1W3的范圍內(nèi)選擇。
[0068]本發(fā)明的又一方面是一種包含雙極晶體管的功率放大器裸片,所述雙極晶體管具有集極、鄰接所述集極的基極及射極。所述集極在與所述基極的結(jié)處具有至少約3X IO16CnT3的摻雜濃度。所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí)。
[0069]本發(fā)明的另一方面是一種包含天線(xiàn)、電池及功率放大器的移動(dòng)裝置。所述功率放大器包含具有集極、基極及射極的異質(zhì)結(jié)雙極晶體管。所述集極包含鄰接所述基極且具有至少約3 X IO16CnT3的第一摻雜濃度的第一集極區(qū)域。所述集極還包含接近所述第一集極區(qū)域且具有其中摻雜濃度遠(yuǎn)離所述基極增加的第一分級(jí)的第二集極區(qū)域。所述集極還包含接近所述第二集極區(qū)域且具有其中摻雜濃度遠(yuǎn)離所述基極以不同于所述第一分級(jí)的速率增加的第二分級(jí)的第三集極區(qū)域。所述第一摻雜濃度、所述第一分級(jí)及所述第二分級(jí)經(jīng)配置以改進(jìn)所述功率放大器的線(xiàn)性。
[0070]本發(fā)明的又一方面是一種形成雙極晶體管的方法。所述方法包含:形成子集極;形成具有至少一個(gè)分級(jí)的集極區(qū)域,所述至少一個(gè)分級(jí)具有遠(yuǎn)離所述子集極減少的摻雜濃度;及形成鄰近鄰接所述雙極晶體管的基極且在與所述基極的界面處具有至少約3X IO16CnT3的摻雜濃度的不同集極區(qū)域。
[0071]出于總結(jié)本發(fā)明的目的,本文中已描述本發(fā)明的特定方面、優(yōu)點(diǎn)及新穎特征。應(yīng)理解,未必所有此些優(yōu)點(diǎn)均可根據(jù)本發(fā)明的任何特定實(shí)施例實(shí)現(xiàn)。因此,本發(fā)明可以在不必須實(shí)現(xiàn)如本文中可教示或建議的其它優(yōu)點(diǎn)的情況下實(shí)現(xiàn)或最優(yōu)化如本文中所教示的一個(gè)優(yōu)點(diǎn)或優(yōu)點(diǎn)群組的方式體現(xiàn)或?qū)嵤?br> [0072]V.具有三模式輸入/輸出接口的雙模式功率放大器控制件
[0073]根據(jù)本發(fā)明的一些實(shí)施例,本發(fā)明的此方面涉及一種可用以在單個(gè)數(shù)字控制接口裸片內(nèi)提供射頻前端(RFFE)串行接口及通用輸入/輸出(GPIO)接口兩者的雙模式控制接口。在特定實(shí)施例中,所述雙模式控制接口或數(shù)字控制接口可與功率放大器通信。此外,所述雙模式控制接口可用以設(shè)定所述功率放大器的模式。
[0074]根據(jù)特定實(shí)施例,所述雙模式控制接口包含經(jīng)配置以提供RFFE串行接口的RFFE核心。此外,所述雙模式控制接口包含經(jīng)配置以接收電壓輸入/輸出(VIO)信號(hào)的VIO引腳。此VIO信號(hào)確定RFFE核心的操作模式是否被設(shè)定為作用狀態(tài)與非作用狀態(tài)中的一者。當(dāng)所述RFFE核心被設(shè)定為所述非作用狀態(tài)時(shí),所述雙模式控制接口經(jīng)配置以提供通用輸入/輸出(GPIO)接口。另外,所述雙模式控制接口包含組合邏輯塊,所述組合邏輯塊經(jīng)配置以分別將啟用信號(hào)及模式信號(hào)提供到啟用電平移位器及模式電平移位器。此外,所述雙模式控制接口包含電力接通復(fù)位,所述電力接通復(fù)位經(jīng)配置以基于所述VIO信號(hào)而選擇所述啟用信號(hào)及所述模式信號(hào)以分別提供到所述啟用電平移位器及所述模式電平移位器。
[0075]針對(duì)一些實(shí)施方案,所述雙模式接口包含時(shí)鐘/模式引腳,所述時(shí)鐘/模式引腳經(jīng)配置以在所述RFFE核心被設(shè)定為作用狀態(tài)時(shí)將時(shí)鐘信號(hào)提供到所述RFFE核心且在所述RFFE核心被設(shè)定為非作用狀態(tài)時(shí)將模式信號(hào)提供到所述組合邏輯塊。另外,所述雙模式接口包含數(shù)據(jù)/啟用引腳,所述數(shù)據(jù)/啟用引腳經(jīng)配置以在所述RFFE核心被設(shè)定為作用狀態(tài)時(shí)將數(shù)據(jù)信號(hào)提供到所述RFFE核心且在所述RFFE核心經(jīng)被設(shè)定為非作用狀態(tài)時(shí)將啟用信號(hào)提供到所述組合邏輯塊。
[0076]在一些變化形式中,所述數(shù)據(jù)/啟用引腳進(jìn)一步經(jīng)配置以將地址信號(hào)提供到所述RFFE核心,所述地址信號(hào)與所述RFFE核心的寄存器相關(guān)聯(lián)。
[0077]根據(jù)本發(fā)明的一些其它相關(guān)實(shí)施例,所述雙模式接口包含多個(gè)電平移位器。所述多個(gè)電平移位器中的每一電平移位器可經(jīng)配置以從所述RFFE核心接收寄存器信號(hào)。所述寄存器信號(hào)可與存儲(chǔ)于與RFFE核心相關(guān)聯(lián)的多個(gè)寄存器中的一者中的值相關(guān)聯(lián)。
[0078]V1.過(guò)程補(bǔ)償?shù)腍BT功率放大器偏置電路及相關(guān)方法
[0079]在與本發(fā)明的此方面相關(guān)的一些實(shí)施方案中,本發(fā)明涉及一種使用放大器裸片上的無(wú)源裝置來(lái)有效地感測(cè)裸片相依參數(shù)(例如β)且補(bǔ)償相關(guān)聯(lián)效應(yīng)(例如靜態(tài)電流變化)以改進(jìn)性能及/或減小產(chǎn)品的部分間變化的功率放大器(PA)配置。在本發(fā)明的一些實(shí)施例中,此PA配置可包含娃偏置裸片及HBT放大器裸片。傳統(tǒng)上,娃裸片將產(chǎn)生相對(duì)于PA裸片的溫度大致恒定且基本上僅通過(guò)離散電阻器的公差而變化的PA裸片的參考電流。[0080]在本發(fā)明的某一實(shí)施方案中,此離散參考電阻器可由HBT裸片上的集成式電阻器替代。在本發(fā)明的一些實(shí)施例中,此集成式電阻器可形成有HBT裝置基極材料,且可展現(xiàn)追蹤過(guò)程β的薄片電阻特性?;诖穗娮?,參考電流可經(jīng)配置以追蹤β且取消或減小對(duì)β的“二極管堆疊”敏感性。
[0081]在與其相關(guān)的其它實(shí)施例中,前述基極電阻器(Rb)類(lèi)型可經(jīng)配置以產(chǎn)生高溫度系數(shù),所述高溫度系數(shù)可通過(guò)硅控制裸片內(nèi)的偏置產(chǎn)生電路補(bǔ)償以使得跨越參考電阻器施加的電壓隨周?chē)鷾囟仍黾?。源于放大器的所得參考電流可在周?chē)鷾囟鹊倪x定范圍內(nèi)大致恒定且大致追蹤HBT工藝β。
[0082]VI1.具有HBT及FET的結(jié)構(gòu)的裝置及方法
[0083]半導(dǎo)體結(jié)構(gòu)的實(shí)施例包含:異質(zhì)結(jié)雙極晶體管(HBT),其包含位于襯底上方的集極層,所述集極層包含半導(dǎo)體材料;及場(chǎng)效應(yīng)晶體管(FET),其位于所述襯底上方,所述FET包含在形成所述HBT的所述集極層的所述半導(dǎo)體材料中形成的溝道。
[0084]在本發(fā)明的此方面的一些實(shí)施例中,形成所述HBT的所述集極層及所述FET的所述溝道的所述半導(dǎo)體材料可包含P型砷化鎵。在一些實(shí)施例中,所述半導(dǎo)體結(jié)構(gòu)可進(jìn)一步包含位于所述HBT的所述集極層及所述FET的所述溝道上方的蝕刻停止層段。在一些實(shí)施例中,此蝕刻停止層可包含砷化銦鎵(InGaAs)或磷化銦鎵(InGaP),且可具有10納米(nm)與15nm之間的厚度范圍。還可實(shí)施其它厚度范圍。在一些實(shí)施例中,此蝕刻停止層可包含具有對(duì)(舉例來(lái)說(shuō))所述FET的溝道層的蝕刻敏感性的任何材料。此材料可在適當(dāng)厚度中或在適當(dāng)厚度范圍內(nèi)實(shí)施以便實(shí)現(xiàn)與前述實(shí)例材料InGaP或InGaAs類(lèi)似的結(jié)果。
[0085]根據(jù)本發(fā)明的其它實(shí)施例,本發(fā)明涉及一種具有異質(zhì)結(jié)雙極晶體管(HBT)的半導(dǎo)體結(jié)構(gòu),所述HBT包含位于襯底上方的集極層及位于所述襯底上方的射極層。所述集極層包含第一導(dǎo)電率類(lèi)型(P)的第一半導(dǎo)體材料,且所述射極層包含第二導(dǎo)電率類(lèi)型(N)的第二半導(dǎo)體材料。所述半導(dǎo)體結(jié)構(gòu)進(jìn)一步包含位于所述襯底上方的第一場(chǎng)效應(yīng)晶體管(FET)。所述第一 FET包含在形成所述HBT的所述集極層的所述第一半導(dǎo)體材料中形成的溝道。所述半導(dǎo)體結(jié)構(gòu)進(jìn)一步包含位于所述襯底上方的第二場(chǎng)效應(yīng)晶體管(FET)。所述第二 FET包含在形成所述HBT的所述射極層的所述第二半導(dǎo)體材料中形成的溝道。
[0086]在本發(fā)明的一些實(shí)施例中,形成所述HBT的所述集極層及所述第一 FET的所述溝道的所述第一半導(dǎo)體材料可包含P型砷化鎵,且形成所述HBT的所述射極層及所述第二FET的所述溝道的所述第二半導(dǎo)體材料可包含η型砷化鎵。在一些實(shí)施例中,半導(dǎo)體結(jié)構(gòu)可進(jìn)一步包含位于所述HBT的所述集極層及所述第一 FET的所述溝道上方的第一蝕刻停止層段及位于所述HBT的所述射極層及所述第二 FET的所述溝道上方的第二蝕刻停止層段。所述第一蝕刻停止層段及所述第二蝕刻停止層段可包含砷化銦鎵(InGaAs)或磷化銦鎵(InGaP),且可具有10納米(nm)與15nm之間的厚度范圍。還可實(shí)施其它厚度范圍。在一些實(shí)施例中,此些蝕刻停止層可包含具有對(duì)(舉例來(lái)說(shuō))所述第一及第二 FET的溝道層的蝕刻敏感性的任何材料。此材料可在適當(dāng)厚度中或在適當(dāng)厚度范圍內(nèi)實(shí)施以便實(shí)現(xiàn)與前述實(shí)例材料InGaAs或InGaP類(lèi)似的結(jié)果。
[0087]在若干個(gè)實(shí)施方案中,本發(fā)明涉及一種包含形成包含位于襯底上方的集極層及位于所述襯底上方的射極層的異質(zhì)結(jié)雙極晶體管(HBT)的方法。所述集極層包含第一導(dǎo)電率類(lèi)型(P)的第一半導(dǎo)體材料,且所述射極層包含第二導(dǎo)電率類(lèi)型(N)的第二半導(dǎo)體材料。所述方法進(jìn)一步包含在所述襯底上方形成第一場(chǎng)效應(yīng)晶體管(FET)。所述第一 FET包含在形成所述HBT的所述集極層的所述第一半導(dǎo)體材料中形成的溝道。所述方法進(jìn)一步包含在所述襯底上方形成第二場(chǎng)效應(yīng)晶體管(FET)。所述第二 FET包含在形成所述HBT的所述射極層的所述第二半導(dǎo)體材料中形成的溝道。
[0088]在一些實(shí)施方案中,形成所述HBT的所述集極層及所述第一 FET的所述溝道的所述第一半導(dǎo)體材料可包含P型砷化鎵,且形成所述HBT的所述射極層及所述第二 FET的所述溝道的所述第二半導(dǎo)體材料可包含η型砷化鎵。在一些實(shí)施方案中,所述方法可進(jìn)一步包含在所述HBT的所述集極層及所述第一 FET的所述溝道上方形成第一蝕刻停止層段以及在所述HBT的所述射極層及所述第二 FET的所述溝道上方形成第二蝕刻停止層段。所述第一蝕刻停止層段及所述第二蝕刻停止層段可包含砷化銦鎵(InGaAs)或磷化銦鎵(InGaP),且可具有10納米(nm)與15nm之間的厚度范圍。
[0089]根據(jù)一些實(shí)施方案,本發(fā)明涉及一種包含形成包含位于襯底上方的集極層的異質(zhì)結(jié)雙極晶體管(HBT)的方法。所述集極層包含半導(dǎo)體材料。所述方法進(jìn)一步包含形成位于所述襯底上方的場(chǎng)效應(yīng)晶體管(FET)。所述FET包含在形成所述HBT的所述集極層的所述半導(dǎo)體材料中形成的溝道。
[0090]在一些實(shí)施方案中,形成所述HBT的所述集極層及所述FET的所述溝道的所述半導(dǎo)體材料可包含P型砷化鎵。在一些實(shí)施方案中,所述方法可進(jìn)一步包含形成位于所述HBT的所述集極層及所述FET的所述溝道上方的蝕刻停止層段。所述蝕刻停止層可包含砷化銦鎵(InGaAs)或磷化銦鎵(InGaP),且可具有10納米(nm)與15nm之間的厚度范圍。
[0091]根據(jù)一些實(shí)施例,本發(fā)明涉及一種具有集成電路(IC)的裸片。所述裸片包含經(jīng)配置以處理射頻(RF)信號(hào)的電路。所述裸片進(jìn)一步包含經(jīng)配置以促進(jìn)所述電路的操作的異質(zhì)結(jié)雙極晶體管(HBT)與場(chǎng)效應(yīng)晶體管(FET)的組合件。所述HBT包含集極層,所述集極層包含位于襯底上方的半導(dǎo)體材料。所述FET包含位于所述襯底上方且在形成所述HBT的所述集極層的所述半導(dǎo)體材料中形成的溝道。
[0092]在一些實(shí)施例中,經(jīng)配置以處理RF信號(hào)的所述電路可包含功率放大器電路、用于所述功率放大器電路的控制器電路或用于切換電路的控制器。在一些實(shí)施例中,所述組合件可進(jìn)一步包含第二 FET,所述第二 FET具有位于所述襯底上方且在與所述HBT的射極相同的半導(dǎo)體材料中形成的溝道。所述第一 FET可包含pFET,且所述第二 FET可包含nFET。在一些實(shí)施例中,所述襯底可包含砷化鎵(GaAs)。
[0093]在若干個(gè)實(shí)施例中,本發(fā)明涉及一種用于射頻(RF)裝置的經(jīng)封裝模塊。所述模塊包含封裝襯底及在裸片上形成且安裝于所述封裝襯底上的集成電路(1C)。所述IC包含經(jīng)配置以促進(jìn)所述IC的操作的異質(zhì)結(jié)雙極晶體管(HBT)與場(chǎng)效應(yīng)晶體管(FET)的組合件。所述HBT包含集極層,所述集極層包含位于裸片襯底上方的半導(dǎo)體材料。所述FET包含位于所述裸片襯底上方且在形成所述HBT的所述集極層的所述半導(dǎo)體材料中形成的溝道。所述模塊進(jìn)一步包含經(jīng)配置以促進(jìn)到所述IC的功率以及去往及來(lái)自所述IC的RF信號(hào)的傳送的一個(gè)或一個(gè)以上連接。
[0094]根據(jù)本發(fā)明的其它相關(guān)實(shí)施例,所述組合件可進(jìn)一步包含第二 FET,所述第二 FET包含位于所述裸片襯底上方且在與所述HBT的射極相同的半導(dǎo)體材料中形成的溝道。所述第一 FET可包含pFET且所述第二 FET可包含nFET。[0095]根據(jù)與其相關(guān)的一些其它實(shí)施例,本發(fā)明涉及一種具有天線(xiàn)及射頻集成電路(RFIC)的無(wú)線(xiàn)裝置,所述RFIC經(jīng)配置以處理從所述天線(xiàn)接收及供通過(guò)所述天線(xiàn)發(fā)射的RF信號(hào)。所述無(wú)線(xiàn)裝置進(jìn)一步包含經(jīng)配置以放大所述RF信號(hào)的功率放大器(PA)電路。所述PA電路包含異質(zhì)結(jié)雙極晶體管(HBT)與場(chǎng)效應(yīng)晶體管(FET)的組合件。所述HBT包含集極層,所述集極層包含位于襯底上方的半導(dǎo)體材料。所述FET包含位于所述襯底上方且在形成所述HBT的所述集極層的所述半導(dǎo)體材料中形成的溝道。
[0096]在本發(fā)明的又一些相關(guān)實(shí)施例中,所述PA可經(jīng)配置以操作為能夠在比雙極晶體管PA的所述參考電壓低的參考電壓下操作的高功率BiFET放大器。在一些實(shí)施例中,所述襯底可包含砷化鎵(GaAs)。
[0097]還提供其它實(shí)施例。所屬領(lǐng)域的技術(shù)人員在檢查下圖及詳細(xì)說(shuō)明后將了解或變得了解本發(fā)明的其它系統(tǒng)、方法、特征及優(yōu)點(diǎn)。打算所有此些額外系統(tǒng)、方法、特征及優(yōu)點(diǎn)包含于本說(shuō)明中、在本發(fā)明的范圍內(nèi)且受所附權(quán)利要求書(shū)保護(hù)。
[0098]VII1.具有半導(dǎo)體電阻器的RF功率放大器
[0099]在許多情形中,減小射頻(RF)裝置(例如功率放大器(PA))的成本為合意的。移除過(guò)程步驟及/或使用不涉及額外處理步驟的“自由”裝置為可如何實(shí)現(xiàn)此成本減小的實(shí)例。如本文中下文進(jìn)一步詳細(xì)描述,半導(dǎo)體電阻器可提供此些有利成本減小。還如本文中描述,還可借助半導(dǎo)體電阻器實(shí)現(xiàn)其它優(yōu)點(diǎn)。舉例來(lái)說(shuō),取決于可用電阻值,可提供較小電阻器占用面積,此又可幫助縮小裸片大小。裸片大小的此減小可進(jìn)一步減小成本。在另一實(shí)例中,一些半導(dǎo)體電阻器可對(duì)也形成所述電阻器的相同半導(dǎo)體材料的條件敏感。
[0100]在本發(fā)明的此方面的一些實(shí)施方案中,與半導(dǎo)體裸片及其上的IC相關(guān)聯(lián)的薄膜(例如,TaN)電阻器中的一些或所有電阻器可用半導(dǎo)體電阻器替代。在一些實(shí)施方案中,此些半導(dǎo)體電阻器可由形成層堆疊裝置(例如異質(zhì)結(jié)雙極晶體管(HBT))的實(shí)際層中的一者或一者以上制作。此些電阻器可在制成HBT時(shí)不借助額外處理步驟制作。由于可由堆疊的不同層(例如,HBT的射極層、基極層及離子植入的基極層)制作若干個(gè)此些電阻器,因此電阻值及裸片大小減小的靈活性是可能的。
[0101]在本發(fā)明的其它實(shí)施方案中,當(dāng)與在給定裸片上制作堆疊結(jié)構(gòu)相比時(shí),制作具有如本文中所描述的一個(gè)或一個(gè)以上特征的半導(dǎo)體電阻器可不借助額外處理步驟或借助過(guò)程步驟的極小修改實(shí)現(xiàn)。雖然本文中在HBT的上下文中描述各種實(shí)例,但應(yīng)理解,類(lèi)似電阻器結(jié)構(gòu)及制作方法可應(yīng)用于其它配置。舉例來(lái)說(shuō),可形成額外層以用于制作包含HBT及一個(gè)或一個(gè)以上其它晶體管結(jié)構(gòu)的裝置。此些裝置的實(shí)例包含但不限于標(biāo)題為“包含具有增加的線(xiàn)性及可制造性的 FET 的 BIFET”(BIFET 包含 A FET HAVING INCREASED LINEARITYAND MANUFACTURABILITY)的美國(guó)專(zhuān)利第6,906, 359號(hào)及標(biāo)題為“與具有HBT及FET的結(jié)構(gòu)相關(guān)的裝置及方法”(DEVICES AND METHODOLOGIES RELATED TO STRUCTURES HAVING HBTAND FET)的 PCT 公開(kāi)案第 W02012/061632 號(hào)。
[0102]根據(jù)其它實(shí)施例,本發(fā)明的一個(gè)或一個(gè)以上特征可實(shí)施于II1-V半導(dǎo)體裸片中。在一些實(shí)施例中,此些II1-V半導(dǎo)體裸片可包含基于GaAs的裸片。在此些基于GaAs的裸片上形成的晶體管及/或其它堆疊結(jié)構(gòu)可或可不包含HBT。
[0103]如本文中所描述,若干個(gè)有利特征可由半導(dǎo)體電阻器提供。舉例來(lái)說(shuō),其它優(yōu)點(diǎn)可包含其中不同電阻溫度系數(shù)(TCR)值通過(guò)選擇與電阻器層相關(guān)聯(lián)的材料而提供的合意的特征。在另一實(shí)例中,電阻器的大小可由于可能電阻值(例如,約8歐姆/平方(例如,子集極)到約1,OOO歐姆/平方(例如,經(jīng)植入基極層)的薄片電阻)的此范圍而以合意的方式最優(yōu)化或配置。在又一實(shí)例中,電阻器的RF衰減(roll-off)可取決于選擇哪一電阻器而選擇及/或調(diào)諧(例如,通過(guò)修改如何加偏置于裝置上的第三端子)。
[0104]X1.信號(hào)路徑終止
[0105]本發(fā)明的一個(gè)方面是一種包含功率放大器裸片、負(fù)載線(xiàn)及諧波終止電路的功率放大器模塊。所述功率放大器裸片包含經(jīng)配置以在功率放大器輸入處放大輸入信號(hào)且在功率放大器輸出處產(chǎn)生經(jīng)放大輸出信號(hào)的一個(gè)或一個(gè)以上功率放大器。所述功率放大器裸片還具有多個(gè)輸出引腳。所述負(fù)載線(xiàn)經(jīng)配置以在所述經(jīng)放大輸出信號(hào)的基本頻率下匹配所述功率放大器輸出處的阻抗。所述負(fù)載線(xiàn)電耦合到所述功率放大器裸片外部的所述功率放大器裸片的多個(gè)輸出引腳中的一者或一者以上的第一群組。所述諧波終止電路與所述負(fù)載線(xiàn)分離。所述諧波終止電路經(jīng)配置而以對(duì)應(yīng)于所述經(jīng)放大輸出信號(hào)的諧波頻率的相位終止。所述諧波終止電路電耦合到所述功率放大器裸片外部的所述功率放大器裸片的所述多個(gè)輸出引腳的一個(gè)或一個(gè)以上其它引腳的第二群組。
[0106]在本發(fā)明的特定實(shí)施方案中,所述諧波終止電路可包含耦合到所述功率放大器裸片外部的所述功率放大器裸片的一個(gè)或一個(gè)以上其它引腳的所述第二群組的一個(gè)或一個(gè)以上互連件。根據(jù)這些實(shí)施方案中的一些實(shí)施方案,所述一個(gè)或一個(gè)以上互連件可包含線(xiàn)接合?;蛘呋蛄硗?,所述負(fù)載線(xiàn)可包含耦合到所述功率放大器裸片外部的所述功率放大器裸片的一個(gè)或一個(gè)以上引腳的所述第一群組的一個(gè)或一個(gè)以上其它互連件。根據(jù)各種實(shí)施方案,與所述功率放大器裸片的一個(gè)或一個(gè)以上其它引腳的所述第二群組相比,不同數(shù)目個(gè)互連件可耦合到所述功率放大器裸片的一個(gè)或一個(gè)以上引腳的所述第一群組。
[0107]根據(jù)若干個(gè)實(shí)施方案,所述功率放大器裸片的一個(gè)或一個(gè)以上引腳的所述第一群組可電耦合到襯底上的第一導(dǎo)電跡線(xiàn),且所述功率放大器裸片的一個(gè)或一個(gè)以上引腳的所述第二群組電耦合到所述襯底上的第二導(dǎo)電跡線(xiàn),其中所述第一導(dǎo)電跡線(xiàn)包含于與所述功率放大器裸片外部的所述第二導(dǎo)電跡線(xiàn)不同的信號(hào)路徑中。在這些實(shí)施方案中的一些實(shí)施方案中,所述諧波終止電路可包含:線(xiàn)接合,其具有第一端及第二端,所述第一端耦合到所述功率放大器裸片的一個(gè)或一個(gè)以上引腳的所述第二第一群組;第二導(dǎo)電跡線(xiàn),其在襯底上,所述第二導(dǎo)電跡線(xiàn)耦合到所述線(xiàn)接合的所述第二端;及電容器,其具有第一端及第二端,所述第一端耦合到所述第二導(dǎo)電跡線(xiàn)且所述第二端耦合到參考電壓。
[0108]經(jīng)放大輸出信號(hào)的諧波頻率可為(舉例來(lái)說(shuō))經(jīng)放大輸出信號(hào)的第二諧波頻率或經(jīng)放大輸出信號(hào)的第三諧波頻率。
[0109]根據(jù)各種實(shí)施方案,所述功率放大器模塊還可包含與所述負(fù)載線(xiàn)及所述諧波終止電路分離的另一諧波終止電路,所述另一諧波終止電路經(jīng)配置而以對(duì)應(yīng)于經(jīng)放大輸出信號(hào)的另一諧波頻率的相位終止。根據(jù)特定實(shí)施方案,所述諧波終止電路可與所述另一諧波終止電路并聯(lián)。
[0110]根據(jù)特定實(shí)施方案,所述功率放大器模塊還可包含經(jīng)配置以匹配功率放大器輸入處的阻抗的輸入匹配網(wǎng)絡(luò)及經(jīng)配置而以輸入信號(hào)的諧波頻率的相位終止的單獨(dú)諧波終止電路。
[0111]在一些實(shí)施方案中,所述諧波終止電路的部分可實(shí)施于所述功率放大器裸片內(nèi)。[0112]本發(fā)明的另一方面是一種移動(dòng)裝置,所述移動(dòng)裝置包含:電池,其經(jīng)配置以給所述移動(dòng)裝置供電;功率放大器裸片;負(fù)載線(xiàn);諧波終止電路;及天線(xiàn),其電耦合到所述負(fù)載線(xiàn),所述天線(xiàn)經(jīng)配置以發(fā)射經(jīng)放大RF信號(hào)。所述功率放大器裸片包含功率放大器,所述功率放大器經(jīng)配置以放大在功率放大器輸入節(jié)點(diǎn)處接收的射頻(RF)輸入信號(hào)且在功率放大器輸出節(jié)點(diǎn)處產(chǎn)生所述經(jīng)放大RF信號(hào)。所述負(fù)載線(xiàn)經(jīng)配置以在所述經(jīng)放大RF信號(hào)的基本頻率下匹配所述功率放大器輸出節(jié)點(diǎn)處的阻抗。所述諧波終止電路與所述負(fù)載線(xiàn)分離。所述諧波終止電路經(jīng)配置而以對(duì)應(yīng)于所述經(jīng)放大RF信號(hào)的諧波頻率的相位終止。所述諧波終止電路與所述負(fù)載線(xiàn)具有到所述功率放大器裸片外部的功率放大器輸出節(jié)點(diǎn)的不同電連接。
[0113]本發(fā)明的另一方面是一種包含裸片及經(jīng)配置以接納所述裸片的襯底的設(shè)備。所述裸片包含經(jīng)配置以將輸出信號(hào)驅(qū)動(dòng)到輸出節(jié)點(diǎn)的至少一個(gè)有源電路元件。所述襯底包含第一導(dǎo)電跡線(xiàn)及第二導(dǎo)電跡線(xiàn)。所述第一導(dǎo)電跡線(xiàn)及所述第二導(dǎo)電跡線(xiàn)為所述襯底上的不同信號(hào)路徑的一部分。所述第一導(dǎo)電跡線(xiàn)包含于經(jīng)配置以在輸出信號(hào)的基本頻率下匹配輸出節(jié)點(diǎn)處的阻抗的負(fù)載線(xiàn)中。所述第二導(dǎo)電跡線(xiàn)包含于與所述負(fù)載線(xiàn)分離的諧波終止電路中。所述諧波終止電路經(jīng)配置而以對(duì)應(yīng)于輸出信號(hào)的諧波頻率的相位終止。
[0114]在特定實(shí)施方案中,所述襯底可包含第三導(dǎo)電跡線(xiàn),所述第三導(dǎo)電跡線(xiàn)包含于經(jīng)配置而以對(duì)應(yīng)于輸出信號(hào)的不同諧波頻率的相位終止的另一諧波終止電路中。
[0115]根據(jù)一些實(shí)施方案,所述設(shè)備還可包含線(xiàn)接合,所述線(xiàn)接合經(jīng)配置以將所述裸片的輸出節(jié)點(diǎn)電耦合到所述第二導(dǎo)電跡線(xiàn),且所述線(xiàn)接合可包含于所述諧波終止電路中。
[0116]根據(jù)若干個(gè)實(shí)施方案,所述設(shè)備還可包含安裝到所述襯底的電容器,其中所述電容器電耦合到所述第二導(dǎo)電跡線(xiàn)且所述電容器包含于所述諧波終止電路中。
[0117]本發(fā)明的又一方面是一種制造模塊的方法。所述方法包含:將功率放大器裸片耦合到封裝襯底,所述功率放大器裸片包含經(jīng)配置以接收輸入信號(hào)且產(chǎn)生經(jīng)放大輸出信號(hào)的功率放大器;在所述功率放大器裸片與所述封裝襯底上的第一導(dǎo)電跡線(xiàn)之間形成第一互連件,所述第一互連件包含于經(jīng)配置以匹配所述經(jīng)放大輸出信號(hào)的基本頻率的阻抗的第一終止電路中;及在所述功率放大器裸片與所述封裝襯底上的第二導(dǎo)電跡線(xiàn)之間形成第二互連件,所述第二互連件與所述第一互連件分離,所述第一導(dǎo)電跡線(xiàn)與所述第二導(dǎo)電跡線(xiàn)分離,且所述第二互連件包含于經(jīng)配置而以對(duì)應(yīng)于所述經(jīng)放大輸出信號(hào)的諧波的相位終止的第二終止電路中。
[0118]在一些實(shí)施方案中,形成所述第一互連件可包含將所述功率放大器裸片的墊線(xiàn)接合到所述封裝襯底上的所述第一導(dǎo)電跡線(xiàn)。
[0119]出于總結(jié)本發(fā)明的目的,本文中已描述本發(fā)明的特定方面、優(yōu)點(diǎn)及新穎特征。應(yīng)理解,未必所有此些優(yōu)點(diǎn)均可根據(jù)本發(fā)明的任何特定實(shí)施例實(shí)現(xiàn)。因此,本發(fā)明可以在不必須實(shí)現(xiàn)如本文中可教示或建議的其它優(yōu)點(diǎn)的情況下實(shí)現(xiàn)或最優(yōu)化如本文中所教示的一個(gè)優(yōu)點(diǎn)或優(yōu)點(diǎn)群組的方式體現(xiàn)或?qū)嵤?br> [0120]X.用于高性能射頻應(yīng)用的發(fā)射線(xiàn)
[0121]本發(fā)明的一個(gè)方面是一種經(jīng)配置以供在射頻(RF)電路中使用的射頻(RF)發(fā)射線(xiàn)。所述RF發(fā)射線(xiàn)包含接合層、勢(shì)壘層及擴(kuò)散勢(shì)壘層以及導(dǎo)電層。所述接合層具有接合表面且經(jīng)配置以接收RF信號(hào)。所述勢(shì)壘層經(jīng)配置以阻止污染物進(jìn)入所述接合層。所述勢(shì)壘層接近所述接合層。所述擴(kuò)散勢(shì)壘層經(jīng)配置以阻止污染物進(jìn)入所述接合層。所述擴(kuò)散勢(shì)壘層接近所述勢(shì)壘層。所述擴(kuò)散勢(shì)壘層具有允許所接收RF信號(hào)穿透所述擴(kuò)散勢(shì)壘層到達(dá)接近于所述擴(kuò)散勢(shì)壘層的導(dǎo)電層的厚度。
[0122]在一些實(shí)施方案中,所述接合層、所述勢(shì)壘層及所述擴(kuò)散勢(shì)壘層可體現(xiàn)于表面處理鍍層中。根據(jù)特定實(shí)施方案,所述接合層可包含金。在各種實(shí)施方案中,所述接合表面可經(jīng)配置以用于線(xiàn)接合。根據(jù)若干個(gè)實(shí)施方案,所述勢(shì)壘層可包含鈀。
[0123]根據(jù)特定實(shí)施方案,所述擴(kuò)散勢(shì)壘層可包含鎳。在一些實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可介于從約0.04um到約0.7um的范圍內(nèi)。根據(jù)若干個(gè)實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.5um。根據(jù)各種實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.35um。根據(jù)特定實(shí)施方案,所述擴(kuò)散勢(shì)魚(yú)層的所述厚度可不超過(guò)約0.75um。在一些實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可小于鎳在約0.45GHz的頻率下的集膚深度。
[0124]根據(jù)本發(fā)明的一些實(shí)施方案,所述擴(kuò)散勢(shì)壘的所述厚度可小于所述擴(kuò)散勢(shì)壘層在約0.45GHz的頻率下的集膚深度。
[0125]根據(jù)與其相關(guān)的若干個(gè)實(shí)施方案,所述導(dǎo)電層可包含銅、鋁或銀中的一者或一者以上。例如,在特定實(shí)施方案中,所述導(dǎo)電層可包含銅。在各種實(shí)施方案中,大致所有所接收RF信號(hào)可在所述導(dǎo)電層中傳播。
[0126]根據(jù)特定實(shí)施方案,所述接合層可為金,所述勢(shì)壘層可為鈀且所述擴(kuò)散勢(shì)壘層可為鎳。在這些實(shí)施方案中的一些實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可為約0.04um到約0.7um的范圍。根據(jù)若干個(gè)實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.5um。根據(jù)特定實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.35um。根據(jù)一些實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.75um。
[0127]本發(fā)明的另一方面是一種經(jīng)配置以供在RF發(fā)射線(xiàn)中使用的擴(kuò)散勢(shì)壘層。所述擴(kuò)散勢(shì)壘層包含材料且具有厚度。所述擴(kuò)散勢(shì)壘層的所述厚度充分小以使得允許RF信號(hào)穿透所述擴(kuò)散勢(shì)壘層。
[0128]在本發(fā)明的此方面的特定實(shí)施方案中,所述材料包含鎳。根據(jù)這些實(shí)施方案中的一些實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可在從約0.04um到約0.7um的范圍內(nèi)。根據(jù)若干個(gè)實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.5um。根據(jù)一些實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.35um。根據(jù)特定實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.75um。在各種實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可小于鎳在約0.45GHz的頻率下的集膚深度。
[0129]根據(jù)與其相關(guān)的若干個(gè)實(shí)施方案,所述擴(kuò)散勢(shì)壘層的所述厚度可約小于所述材料在約0.45GHz的頻率下的集膚深度。
[0130]根據(jù)一些實(shí)施方案,穿透所述擴(kuò)散勢(shì)壘層的大致所有RF信號(hào)可在接近所述擴(kuò)散勢(shì)壘層的導(dǎo)電層中行進(jìn)。
[0131]在各種實(shí)施方案中,所述材料及/或所述擴(kuò)散勢(shì)壘層的所述厚度可阻止污染物通過(guò)所述擴(kuò)散勢(shì)壘層。
[0132]本發(fā)明的另一方面是一種包含發(fā)射線(xiàn)、天線(xiàn)及電池的移動(dòng)裝置。所述發(fā)射線(xiàn)包含接合層、勢(shì)壘層、擴(kuò)散勢(shì)壘層及導(dǎo)電層。所述接合層具有接合表面。所述勢(shì)壘層接近所述接合層。所述擴(kuò)散勢(shì)壘為接近于所述勢(shì)壘層的層。所述導(dǎo)電層接近于所述擴(kuò)散勢(shì)壘層。所述勢(shì)壘層及所述擴(kuò)散勢(shì)壘層經(jīng)配置以阻止來(lái)自所述導(dǎo)電層的導(dǎo)電材料進(jìn)入所述接合層。所述擴(kuò)散勢(shì)壘層具有充分小以使得允許RF信號(hào)穿透所述擴(kuò)散勢(shì)壘層且在所述導(dǎo)電層中傳播的厚度。所述天線(xiàn)耦合到所述發(fā)射線(xiàn)且經(jīng)配置以發(fā)射RF輸出信號(hào)。所述發(fā)射線(xiàn)經(jīng)配置以延長(zhǎng)所述電池放電的時(shí)間量。
[0133]根據(jù)特定實(shí)施方案,所述移動(dòng)裝置可包含具有耦合到所述發(fā)射線(xiàn)的輸出的功率放大器。在這些實(shí)施方案中的一些實(shí)施方案中,所述功率放大器的輸出可經(jīng)由線(xiàn)接合耦合到所述發(fā)射線(xiàn)。根據(jù)各種實(shí)施方案,所述發(fā)射線(xiàn)可經(jīng)配置以將RF信號(hào)從所述功率放大器發(fā)射到RF開(kāi)關(guān)。根據(jù)一些實(shí)施方案,所述發(fā)射線(xiàn)可經(jīng)配置以將RF信號(hào)從所述功率放大器發(fā)射到濾波器。
[0134]根據(jù)若干個(gè)實(shí)施方案,所述移動(dòng)裝置可包含具有耦合到所述發(fā)射線(xiàn)的輸出的濾波器。在一些實(shí)施方案中,所述發(fā)射線(xiàn)可經(jīng)配置以將RF信號(hào)從所述濾波器發(fā)射到RF開(kāi)關(guān)。根據(jù)各種實(shí)施方案,所述發(fā)射線(xiàn)可經(jīng)配置以將RF信號(hào)從所述濾波器發(fā)射到所述天線(xiàn)。
[0135]根據(jù)一些實(shí)施方案,所述移動(dòng)裝置可包含具有耦合到所述發(fā)射線(xiàn)的輸出的RF開(kāi)關(guān)。在特定實(shí)施方案中,所述發(fā)射線(xiàn)經(jīng)配置以將RF信號(hào)從所述RF開(kāi)關(guān)發(fā)射到所述天線(xiàn)。根據(jù)各種實(shí)施方案,所述發(fā)射線(xiàn)經(jīng)配置以將RF信號(hào)從所述RF開(kāi)關(guān)發(fā)射到濾波器。
[0136]根據(jù)本發(fā)明的某些特定實(shí)施方案,所述擴(kuò)散勢(shì)壘層可包含鎳。在這些實(shí)施方案中的一些實(shí)施方案中,所述擴(kuò)散勢(shì)魚(yú)層的所述厚度可在從約ο.04um到約0.7um的范圍內(nèi)。在若干個(gè)實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.5um。在一些實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.35um。在特定實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.75um。在各種實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可小于鎳在約0.45GHz的頻率下的集膚深度。
[0137]在若干個(gè)實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可小于所述材料在約0.45GHz的頻率下的集膚深度。根據(jù)某些特定實(shí)施方案,大致所有RF信號(hào)可在所述發(fā)射線(xiàn)的所述導(dǎo)電層中行進(jìn)。根據(jù)一些實(shí)施方案,所述接合層、所述勢(shì)壘層及所述擴(kuò)散勢(shì)壘層可體現(xiàn)于表面處理鍍層中。
[0138]本發(fā)明的另一方面是一種包含襯底的層壓面板。所述襯底包含經(jīng)配置以用于發(fā)射RF信號(hào)的發(fā)射線(xiàn)。所述發(fā)射線(xiàn)具有接合層、勢(shì)壘層、擴(kuò)散勢(shì)壘層及導(dǎo)電層。所述接合層具有經(jīng)配置以用于與從所述導(dǎo)電層分離的導(dǎo)體接合的接合表面。所述勢(shì)壘層經(jīng)配置以阻止污染物進(jìn)入所述接合層。所述擴(kuò)散勢(shì)壘層包含材料且具有厚度以使得阻止污染物通過(guò)擴(kuò)散勢(shì)壘層且在所述導(dǎo)電層與所述接合層之間擴(kuò)散。所述擴(kuò)散勢(shì)壘層的所述厚度充分小以使得允許來(lái)自導(dǎo)體的RF信號(hào)穿透到所述導(dǎo)電層。
[0139]根據(jù)特定實(shí)施方案,所述擴(kuò)散勢(shì)壘層可為鎳。在這些實(shí)施方案中的一些實(shí)施方案中,所述擴(kuò)散勢(shì)壘層可具有小于鎳在約0.45GHz的頻率下的集膚深度的厚度。
[0140]在若干個(gè)實(shí)施方案中,所述接合層可包含金,所述勢(shì)壘層可包含鈀且所述擴(kuò)散勢(shì)壘層可包含鎳。在這些實(shí)施方案中的一些實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可小于約 0.75um。
[0141]本發(fā)明的另一方面是一種包含襯底、第一 RF組件及第二 RF組件的模塊。所述襯底包含導(dǎo)體及發(fā)射線(xiàn)。所述發(fā)射線(xiàn)具有接合層、勢(shì)壘層、擴(kuò)散勢(shì)壘層及導(dǎo)電層。所述接合層具有經(jīng)配置以與所述導(dǎo)體接合的接合表面。所述勢(shì)壘層及所述擴(kuò)散勢(shì)壘層經(jīng)配置以阻止污染物進(jìn)入所述接合層。所述擴(kuò)散勢(shì)壘層的所述厚度充分小以使得允許來(lái)自所述導(dǎo)體的RF信號(hào)穿透到所述導(dǎo)電層。所述第一 RF組件耦合到所述襯底且經(jīng)配置以產(chǎn)生RF信號(hào)。所述第二 RF組件耦合到所述襯底且經(jīng)配置以經(jīng)由所述發(fā)射線(xiàn)從所述第一組件接收RF信號(hào)。
[0142]在特定實(shí)施方案中,所述襯底是層壓襯底。根據(jù)這些實(shí)施方案中的一些實(shí)施方案,所述襯底可包含表面處理鍍層,所述表面處理鍍層包含所述接合層、所述勢(shì)壘層及所述擴(kuò)散勢(shì)壘層。
[0143]根據(jù)若干個(gè)實(shí)施方案,所述擴(kuò)散勢(shì)壘層可包含鎳。在若干個(gè)實(shí)施方案中,所述擴(kuò)散勢(shì)魚(yú)層的所述厚度可不超過(guò)約0.7um。在一些實(shí)施方案中,所述厚度可不超過(guò)約0.35um。在特定實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可不超過(guò)約0.75um。在各種實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可小于鎳在約0.45GHz的頻率下的集膚深度。根據(jù)特定實(shí)施方案,所述導(dǎo)電層可包含銅。在一些實(shí)施方案中,所述擴(kuò)散勢(shì)壘層的所述厚度可小于所述材料在約0.45GHz的頻率下的集膚深度。
[0144]根據(jù)各種實(shí)施方案,所述接合層經(jīng)配置以用于線(xiàn)接合且所述導(dǎo)體可經(jīng)由線(xiàn)接合電耦合到所述接合層。
[0145]根據(jù)特定實(shí)施方案,大致所有RF信號(hào)可從所述第一 RF組件傳播到所述導(dǎo)電層中的所述第二 RF組件。
[0146]在各種實(shí)施方案中,所述第一 RF組件可包含功率放大器。根據(jù)這些實(shí)施方案中的一些實(shí)施方案,所述第二 RF組件可包含濾波器及/或RF開(kāi)關(guān)。
[0147]根據(jù)一些實(shí)施方案,所述第一 RF組件可包含RF開(kāi)關(guān)。根據(jù)這些實(shí)施方案中的一些實(shí)施方案,所述第二 RF組件可包含功率放大器及/或?yàn)V波器。
[0148]在特定其它實(shí)施方案中,所述第一 RF組件可包含濾波器。根據(jù)這些實(shí)施方案中的一些實(shí)施方案,所述第二 RF組件包含功率放大器及/或RF開(kāi)關(guān)。
[0149]根據(jù)若干個(gè)實(shí)施方案,所述勢(shì)壘層可定位于所述接合層與所述所述擴(kuò)散勢(shì)壘層之間。
[0150]本發(fā)明的又一方面是包含導(dǎo)電層及所述導(dǎo)電層上的表面處理鍍層的RF發(fā)射線(xiàn)。所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的鎳層。所述鎳層具有允許在所述金層處接收的RF信號(hào)穿透所述鎳層且在所述導(dǎo)電層中傳播的厚度。仍在其它實(shí)施方案中,所述金層經(jīng)配置以用于線(xiàn)接合。
[0151]在一些其它實(shí)施方案中,所述鎳層的所述厚度可在從約0.04um到約0.7um的范圍內(nèi)。根據(jù)若干個(gè)實(shí)施方案,所述鎳層的所述厚度可不超過(guò)約0.5um。根據(jù)特定實(shí)施方案,所述鎳層的所述厚度可不超過(guò)約0.35um。根據(jù)一些實(shí)施方案,所述鎳層的所述厚度可不超過(guò)約 0.75um。
[0152]根據(jù)特定額外實(shí)施方案,所述鎳層的所述厚度可小于鎳在約0.45GHz的頻率下的集膚深度。根據(jù)一些實(shí)施方案,所述導(dǎo)電層可包含銅、鋁或銀中的一者或一者以上。例如,所述導(dǎo)電層可包含銅。
[0153]根據(jù)若干個(gè)實(shí)施方案,大致所有RF信號(hào)可在所述導(dǎo)電層中傳播。
[0154]出于總結(jié)本發(fā)明的目的,本文中已描述本發(fā)明的特定方面、優(yōu)點(diǎn)及新穎特征。應(yīng)理解,未必所有此些優(yōu)點(diǎn)均可根據(jù)本發(fā)明的這些方面的任何特定實(shí)施例實(shí)現(xiàn)。因此,本發(fā)明可以在不必須實(shí)現(xiàn)如本發(fā)明的全文中可教示或建議的其它優(yōu)點(diǎn)的情況下實(shí)現(xiàn)或最優(yōu)化如貫通本文所教示的一個(gè)優(yōu)點(diǎn)或優(yōu)點(diǎn)群組的方式體現(xiàn)或?qū)嵤0155]X1.氮化鉭終止的穿晶片通孔
[0156]本文中描述且連同本發(fā)明的其它方面、特征或特性中的一者或一者以上一起考慮氮化鉭終止的穿晶片通孔的設(shè)備及方法。在其特定實(shí)施方案中,氮化鉭(TaN)終止層在砷化鎵(GaAs)晶片的第一側(cè)或前側(cè)上形成,且金導(dǎo)電層在所述TaN終止層上方形成。此后,穿晶片通孔被蝕刻到GaAs晶片的第二側(cè)或背側(cè)中以便延伸通過(guò)GaAs晶片及TaN終止層的第一部分或內(nèi)部分以到達(dá)金導(dǎo)電層。在連同其一起考慮的特定實(shí)施方案中,穿晶片通孔電鍍有鎳釩(NiV)勢(shì)壘層、金種子層及銅層。在穿晶片通孔形成期間,TaN終止層的第二部分或外部分被維持且經(jīng)配置以環(huán)繞金導(dǎo)電層與銅層之間的界面以便抑制銅到GaAs晶片中的擴(kuò)散。
[0157]相對(duì)于使用氮化硅終止及經(jīng)濺鍍勢(shì)壘層的方案,TaN終止的穿晶片通孔可提供經(jīng)改進(jìn)金屬粘合及經(jīng)減小銅遷移。此外,在特定實(shí)施方案中,使用TaN終止層來(lái)終止穿晶片通孔可準(zhǔn)許在不改變與在GaAs晶片的前側(cè)上形成的晶體管結(jié)構(gòu)相關(guān)聯(lián)的制作或光刻掩模的情況下移動(dòng)穿晶片通孔的位置或定位。將穿晶片通孔配置為可在不改變與晶體管相關(guān)聯(lián)的光刻掩模的情況下移動(dòng)可增加設(shè)計(jì)靈活性及/或減小與包含穿晶片通孔的集成電路設(shè)計(jì)的漸進(jìn)式調(diào)整或成品出廠(chǎng)檢驗(yàn)相關(guān)聯(lián)的時(shí)間及成本。
[0158]XI1.射頻屏蔽應(yīng)用中的通孔密度及放置
[0159]本發(fā)明的一個(gè)方面是一種用于確定通孔放置的方法。所述方法包含獲得圍繞射頻(RF)組件的初始通孔放置的電磁干擾數(shù)據(jù)。所述RF組件定位于第一導(dǎo)電層與第二導(dǎo)電層之間。通孔包含于所述第一導(dǎo)電層與所述第二導(dǎo)電層之間的連接中。所述通孔以及所述第一及第二導(dǎo)電層形成圍繞所述RF組件的RF隔離結(jié)構(gòu)的至少一部分。所述方法還包含至少部分地基于所述初始放置的電磁干擾數(shù)據(jù)確定經(jīng)更新通孔放置。
[0160]在本發(fā)明的一些實(shí)施例中,確定經(jīng)更新通孔放置可包含:基于初始放置的電磁干擾數(shù)據(jù)識(shí)別圍繞RF組件的周界的選定經(jīng)界定區(qū),與初始放置中的圍繞RF組件的周界的其它經(jīng)界定區(qū)相比,所述選定經(jīng)界定區(qū)與較高電磁干擾相關(guān)聯(lián);及與初始放置中的選定經(jīng)界定區(qū)中的通孔的密度相比,增加經(jīng)更新放置中的選定經(jīng)界定區(qū)中的通孔的密度?;蛘呋蛄硐Σ罚龇椒砂?基于初始放置的電磁干擾數(shù)據(jù)識(shí)別與初始放置中的電磁干擾的可準(zhǔn)許電平相關(guān)聯(lián)的圍繞RF組件的周界的經(jīng)界定區(qū);及與初始放置中的通孔的密度相比,減少經(jīng)更新放置中的經(jīng)界定區(qū)中的通孔的密度。根據(jù)特定實(shí)施例,初始通孔放置的電磁干擾數(shù)據(jù)對(duì)應(yīng)于未屏蔽的RF組件。
[0161]可使本發(fā)明的方法反復(fù)任何適合次數(shù)。例如,所述方法可包含:獲得圍繞RF組件的經(jīng)更新通孔放置的電磁干擾數(shù)據(jù);及至少部分地基于經(jīng)更新放置的電磁干擾數(shù)據(jù)確定另一經(jīng)更新通孔放置。
[0162]根據(jù)一些實(shí)施例,可針對(duì)初始通孔放置中的RF組件的至少兩個(gè)不同操作模式獲得電磁干擾數(shù)據(jù)。
[0163]本揭示內(nèi)容的本發(fā)明的另一方面是經(jīng)封裝模塊。所述經(jīng)封裝模塊包含經(jīng)配置以接納至少一個(gè)組件的襯底。所述經(jīng)封裝模塊還包含耦合到所述襯底的主表面的射頻(RF)組件。所述經(jīng)封裝模塊包含安置于所述RF組件下方的第一導(dǎo)電層,其中所述第一導(dǎo)電層在接地電位下配置。所述經(jīng)封裝模塊在所述襯底中包含圍繞所述RF組件安置的多個(gè)通孔。所述多個(gè)通孔在所述經(jīng)封裝模塊的第一區(qū)域中具有比所述經(jīng)封裝模塊的第二區(qū)域高的密度,其中與所述第二區(qū)域相比,所述第一區(qū)域與較高電磁干擾相關(guān)聯(lián)。所述經(jīng)封裝模塊包含安置于所述RF組件上方的第二導(dǎo)電層。所述第二導(dǎo)電層電耦合到所述多個(gè)通孔以使得所述第一導(dǎo)電層、所述多個(gè)通孔及所述第二導(dǎo)電層形成圍繞所述RF組件的RF隔離結(jié)構(gòu)的至少一部分。
[0164]在本發(fā)明的特定實(shí)施例中,所述第一區(qū)域沿所述經(jīng)封裝模塊的外圍安置且所述第二區(qū)域沿所述經(jīng)封裝模塊的所述外圍安置。根據(jù)這些實(shí)施例中的一些實(shí)施例,所述第一區(qū)域與所述第二區(qū)域在大致平行于所述經(jīng)封裝模塊的外邊緣的維度上具有大約相同寬度。所述多個(gè)通孔可沿所述經(jīng)封裝模塊的所述外圍對(duì)準(zhǔn)。根據(jù)特定實(shí)施例,所述第一區(qū)域可在與所述第一區(qū)域具有至少同樣大的面積的沿所述經(jīng)封裝模塊的外圍的任何區(qū)域中具有最高通孔密度。在一些實(shí)施例中,所述第一區(qū)域可與所述第二區(qū)域具有大約相同的面積。
[0165]根據(jù)本發(fā)明的此方面的若干個(gè)實(shí)施例,RF組件可經(jīng)配置以向所述第一區(qū)域比向所述第二區(qū)域發(fā)出更多輻射。或者或另外,所述經(jīng)封裝模塊經(jīng)配置以使得所述第一區(qū)域比所述第二區(qū)域暴露于更多輻射。在特定實(shí)施例中,所述第一區(qū)域可對(duì)應(yīng)于所述經(jīng)封裝模塊的熱點(diǎn)且所述第二區(qū)域可對(duì)應(yīng)于所述經(jīng)封裝模塊的低輻射區(qū)?;蛘呋蛄硗猓龅谝粎^(qū)域可比所述第二區(qū)域?qū)ν獠侩姶鸥蓴_更敏感。
[0166]在與其相關(guān)的特定實(shí)施例中,所述經(jīng)封裝模塊還可包含形成所述多個(gè)通孔與所述第二導(dǎo)電層之間的電連接的至少一部分的導(dǎo)電特征,所述RF隔離結(jié)構(gòu)包含所述導(dǎo)電特征。舉例來(lái)說(shuō),所述導(dǎo)電特征可包含線(xiàn)接合或金屬罐。根據(jù)一些實(shí)施例,所述RF組件可包含功率放大器。
[0167]本發(fā)明的另一方面是包含襯底、RF裝置、第一及第二導(dǎo)電層以及多個(gè)通孔的經(jīng)封裝模塊。所述襯底經(jīng)配置以接納至少一個(gè)組件。所述RF裝置耦合到所述襯底的主表面。所述第一導(dǎo)電層安置于所述RF組件下方且在接地電位下配置。所述多個(gè)通孔圍繞所述RF組件安置。所述多個(gè)通孔在圍繞所述RF組件的第一區(qū)域中比與所述第一區(qū)域具有大約相同的面積的圍繞所述RF組件的第二區(qū)域具有較高密度。所述第一區(qū)域比所述第二區(qū)域?qū)ν獠枯椛涓舾?。所述第二?dǎo)電層安置于所述RF組件上方。所述第二導(dǎo)電層電耦合到多個(gè)通孔以使得所述第一導(dǎo)電層、所述多個(gè)通孔及所述第二導(dǎo)電層形成圍繞所述RF組件的RF隔離結(jié)構(gòu)的至少一部分。
[0168]本發(fā)明的又一方面是包含天線(xiàn)、經(jīng)封裝模塊及另一模塊的無(wú)線(xiàn)裝置。所述天線(xiàn)經(jīng)配置以促進(jìn)發(fā)射及/或接收射頻(RF)信號(hào)。所述經(jīng)封裝模塊與所述天線(xiàn)通信。所述經(jīng)封裝模塊包含具有接地平面的襯底及沿所述經(jīng)封裝模塊的外圍安置的所述襯底中的多個(gè)通孔。所述多個(gè)通孔中的通孔在熱點(diǎn)中比在低輻射區(qū)中沿所述經(jīng)封裝模塊的所述外圍更靠近在一起地間隔開(kāi)。所述經(jīng)封裝模塊包含耦合到所述襯底的主表面的RF電路。所述經(jīng)封裝模塊還包含安置于所述RF電路上方的第二導(dǎo)電層。所述第二導(dǎo)電層電耦合到多個(gè)通孔以使得所述接地平面、所述多個(gè)通孔及所述第二導(dǎo)電層形成圍繞所述RF電路的RF隔離結(jié)構(gòu)的至少一部分。所述另一模塊與所述經(jīng)封裝模塊通信。
[0169]在本發(fā)明的一些實(shí)施例中,所述熱點(diǎn)可與由所述經(jīng)封裝模塊產(chǎn)生的電磁干擾相關(guān)聯(lián)且所述多個(gè)通孔可經(jīng)配置以隔離所述另一模塊與相關(guān)聯(lián)于所述熱點(diǎn)的電磁干擾。根據(jù)特定實(shí)施例,所述熱點(diǎn)可與由所述另一模塊產(chǎn)生的電磁干擾相關(guān)聯(lián)且所述多個(gè)通孔可經(jīng)配置以屏蔽所述經(jīng)封裝模塊與相關(guān)聯(lián)于所述熱點(diǎn)的電磁干擾。[0170]根據(jù)若干個(gè)實(shí)施例,所述經(jīng)封裝模塊進(jìn)一步包含形成所述多個(gè)通孔與所述第二導(dǎo)電層之間的電連接的至少一部分的導(dǎo)電特征,其中所述RF隔離結(jié)構(gòu)包含所述導(dǎo)電特征。舉例來(lái)說(shuō),所述導(dǎo)電特征可包含線(xiàn)接合。
[0171]出于總結(jié)本發(fā)明的目的,本文中已描述本發(fā)明的特定方面、優(yōu)點(diǎn)及新穎特征。應(yīng)理解,未必所有此些優(yōu)點(diǎn)均可根據(jù)本發(fā)明的任何特定實(shí)施例實(shí)現(xiàn)。因此,本發(fā)明的這些方面可以在不必須實(shí)現(xiàn)如本文中上文或下文可教示或建議的其它優(yōu)點(diǎn)的情況下實(shí)現(xiàn)或最優(yōu)化如貫通本文所教示的一個(gè)優(yōu)點(diǎn)或優(yōu)點(diǎn)群組的方式體現(xiàn)或?qū)嵤?br> [0172]XII1.具有集成式于擾屏蔽的半導(dǎo)體封裝
[0173]本發(fā)明的此方面的特征及實(shí)施例涉及一種半導(dǎo)體裝置封裝及制作其的方法,所述方法使用線(xiàn)接合工藝技術(shù)來(lái)將電磁干擾屏蔽并入到所述裝置封裝中。在一個(gè)實(shí)施例中,使用線(xiàn)接合工藝來(lái)形成線(xiàn)接合彈簧,所述線(xiàn)接合彈簧圍繞所述裝置定位且耦合到所述裝置上方及下方的導(dǎo)電層,借此形成圍繞所述裝置的電磁干擾屏蔽。如下文進(jìn)一步論述,所述線(xiàn)接合彈簧的形狀及由所述線(xiàn)接合彈簧產(chǎn)生的彈簧效應(yīng)使得穩(wěn)健制造工藝能夠在經(jīng)模制封裝的頂部處的導(dǎo)電層與所述封裝的襯底中的接地平面之間形成可靠電連接。這些線(xiàn)接合彈簧的使用給可應(yīng)用于任何包覆模制的裝置的集成式電磁干擾屏蔽提供靈活解決方案。
[0174]本發(fā)明的一個(gè)方面涉及一種具有集成式電磁干擾屏蔽的經(jīng)封裝半導(dǎo)體模塊。在一個(gè)實(shí)施例中,所述經(jīng)封裝半導(dǎo)體模塊包含:襯底,其具有接地平面;電子裝置,其安裝于所述襯底的表面上;多個(gè)線(xiàn)接合彈簧,其圍繞所述電子裝置安置且電耦合到所述接地平面;模制化合物,其覆蓋所述電子裝置且至少部分地覆蓋所述多個(gè)線(xiàn)接合彈簧;及導(dǎo)電層,其安置于所述模制化合物的頂部表面上且電耦合到所述多個(gè)線(xiàn)接合彈簧中的至少一些線(xiàn)接合彈簧,其中所述多個(gè)線(xiàn)接合彈簧、所述導(dǎo)電層及所述接地平面共同包含所述集成式電磁干擾屏蔽。
[0175]在一個(gè)實(shí)例中,所述導(dǎo)電層包含銀填充的環(huán)氧樹(shù)脂。所述線(xiàn)接合彈簧可由各種導(dǎo)電材料(例如金線(xiàn)或銅線(xiàn))制成。所述多個(gè)線(xiàn)接合彈簧中的每一者可包含經(jīng)成形以提供準(zhǔn)許所述導(dǎo)電層與所述線(xiàn)接合彈簧之間的接觸以提供所述導(dǎo)電層與所述線(xiàn)接合彈簧之間的電耦合的彈簧效應(yīng)的連續(xù)導(dǎo)線(xiàn)回路。在一個(gè)實(shí)例中,所述電子裝置為RF裝置。
[0176]根據(jù)本發(fā)明的另一實(shí)施例,由連續(xù)導(dǎo)線(xiàn)回路形成的線(xiàn)接合彈簧包含:球形接合;反曲分區(qū);頂峰;凸區(qū)域,其在所述反曲分區(qū)與所述頂峰之間延伸;傾斜尾部區(qū)域;及大致平面區(qū)域,其在所述頂峰與所述傾斜尾部區(qū)域之間延伸,其中所述反曲分區(qū)在所述凸區(qū)域與所述球形接合之間。在一個(gè)實(shí)例中,所述頂峰在所述反曲分區(qū)上方大致垂直。如上文所論述,線(xiàn)接合彈簧可由多種導(dǎo)電材料(包含金線(xiàn)或銅線(xiàn))形成。在一個(gè)實(shí)例中,具有此結(jié)構(gòu)的線(xiàn)接合彈簧用于上文所論述的半導(dǎo)體模塊中。
[0177]本發(fā)明的另一方面涉及一種具有集成式電磁干擾屏蔽的半導(dǎo)體模塊封裝。在一個(gè)實(shí)施例中,所述半導(dǎo)體模塊封裝包含:襯底;第一及第二金屬化連接點(diǎn),其安置于所述襯底的第一表面上;及線(xiàn)接合彈簧,其包含在所述第一金屬化連接點(diǎn)與所述第二金屬化連接點(diǎn)之間延伸的連續(xù)導(dǎo)線(xiàn)。所述線(xiàn)接合彈簧包含:球形接合,其電連接到所述第一金屬化連接點(diǎn);反曲分區(qū);頂峰;凸區(qū)域,其在所述反曲分區(qū)與所述頂峰之間延伸;大致平面區(qū)域,其接近所述頂峰;及傾斜尾部區(qū)域,其在所述大致平面區(qū)域與所述第二金屬化連接點(diǎn)之間延伸。在一個(gè)實(shí)例中,所述半導(dǎo)體模塊封裝進(jìn)一步包含安置于所述襯底上且電耦合到所述第一及第二金屬化連接點(diǎn)中的至少一者的接地平面。在另一實(shí)例中,所述半導(dǎo)體模塊封裝進(jìn)一步包含電子裝置及與所述線(xiàn)接合彈簧大致相同的多個(gè)額外線(xiàn)接合彈簧,其中所述多個(gè)線(xiàn)接合彈簧圍繞所述電子裝置的周界定位于所述襯底上。在另一實(shí)例中,所述半導(dǎo)體模塊封裝進(jìn)一步包含:模制化合物,其覆蓋所述電子裝置且至少部分地覆蓋所述多個(gè)線(xiàn)接合彈簧;及導(dǎo)電層,其安置于所述模制化合物的表面上且電連接到所述多個(gè)線(xiàn)接合彈簧中的至少一些線(xiàn)接合彈簧,其中所述接地平面、所述導(dǎo)電層及所述多個(gè)線(xiàn)接合彈簧中的至少一些線(xiàn)接合彈簧共同形成所述集成式電磁干擾屏蔽。
[0178]本發(fā)明的這些特征的另一方面涉及一種制造具有集成式電磁干擾屏蔽的模塊的方法。根據(jù)一個(gè)實(shí)施例,所述方法包含:將電子裝置連接到襯底;在所述襯底上提供金屬化物;形成連接到所述金屬化物的多個(gè)線(xiàn)接合彈簧;執(zhí)行轉(zhuǎn)移模制工藝以將所述電子裝置包封于模制化合物中且用所述模制化合物至少部分地覆蓋所述多個(gè)線(xiàn)接合彈簧;及將導(dǎo)電層安置于所述模制化合物的表面上,所述導(dǎo)電層電連接到所述多個(gè)線(xiàn)接合彈簧中的至少一些線(xiàn)接合彈簧。在一個(gè)實(shí)例中,所述方法進(jìn)一步包含:在將所述導(dǎo)電層安置于所述模制化合物的所述表面上之前,燒蝕所述模制化合物的所述表面以暴露所述多個(gè)線(xiàn)接合彈簧中的至少一些線(xiàn)接合彈簧的區(qū)域。在另一實(shí)例中,提供金屬化物包含提供接地平面及電連接到所述接地平面的至少一個(gè)線(xiàn)接合接觸區(qū)。在另一實(shí)例中,形成所述多個(gè)線(xiàn)接合彈簧包含:將導(dǎo)線(xiàn)球沉積于所述金屬氧化物上;通過(guò)從所述導(dǎo)線(xiàn)球拉制導(dǎo)線(xiàn)而形成導(dǎo)線(xiàn)回路以將所述導(dǎo)線(xiàn)回路形成為具有連接到所述導(dǎo)線(xiàn)球的第一端及第二端;及將所述第二端連接到所述金屬氧化物。在另一實(shí)例中,將所述導(dǎo)電層沉積于所述模制化合物的所述表面上包含在所述模制化合物的所述表面上印刷層銀填充的環(huán)氧樹(shù)脂。
[0179]根據(jù)本發(fā)明的另一實(shí)施例,電子模塊包含:襯底;電子裝置,其安置于所述襯底上;及集成式電磁干擾屏蔽,其由大致圍繞所述電子裝置安置的多個(gè)離散結(jié)構(gòu)形成,所述結(jié)構(gòu)具有由將由所述集成式電磁干擾屏蔽屏蔽的信號(hào)的長(zhǎng)度的分率界定的最小間距。在一個(gè)實(shí)例中,所述長(zhǎng)度的所述分率為1/20。在另一實(shí)例中,所述多個(gè)離散結(jié)構(gòu)包含多個(gè)線(xiàn)接合彈簧,如下文所論述。
[0180]下文詳細(xì)論述這些示范性方面及實(shí)施例的又一些方面、實(shí)施例及優(yōu)點(diǎn)。此外,應(yīng)理解,前述信息及以下詳細(xì)說(shuō)明兩者僅為各種方面及實(shí)施例的說(shuō)明性實(shí)例且打算提供用于理解所主張方面及實(shí)施例的本質(zhì)及特性的概述或框架。本文中所揭示的任何實(shí)施例可以與本文中所揭示的對(duì)象、目標(biāo)及需要一致的任何方式與任何其它實(shí)施例組合,且對(duì)“實(shí)施例”、“一些實(shí)施例”、“替代實(shí)施例”、“各種實(shí)施例”、“一個(gè)實(shí)施例”等等的參考不必相互排斥且打算指示連同實(shí)施例一起描述的特定特征、結(jié)構(gòu)或特性可包含于至少一個(gè)實(shí)施例中。本文中的此些術(shù)語(yǔ)的出現(xiàn)未必全部指代相同實(shí)施例。所附繪圖經(jīng)包含以提供圖解說(shuō)明及對(duì)各種實(shí)施例的各種方面、特征及特性的進(jìn)一步理解,且并入于本說(shuō)明書(shū)中且構(gòu)成本說(shuō)明書(shū)的一部分。繪圖連同本說(shuō)明書(shū)的其余部分一起用以解釋各種所描述及所主張方面及實(shí)施例的原理及操作。
[0181]本文中所描述的經(jīng)改進(jìn)功率放大器、功率放大器模塊及相關(guān)系統(tǒng)、裝置及方法的各種方面、特性及特征根據(jù)本發(fā)明獲得,其中針對(duì)本發(fā)明的一個(gè)特定實(shí)施例,提供一種包含具有GaAs雙極晶體管的功率放大器的功率放大器模塊,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,所述集極在與所述基極的結(jié)處具有至少約3X IO16CnT3的摻雜濃度,所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí)。在此實(shí)施例中,所述模塊將進(jìn)一步包含由所述功率放大器驅(qū)動(dòng)的RF發(fā)射線(xiàn),所述RF發(fā)射線(xiàn)包含導(dǎo)電層及所述導(dǎo)電層上的表面處理鍍層,所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的擴(kuò)散勢(shì)壘層,所述擴(kuò)散勢(shì)壘層包含鎳且具有約小于鎳在0.9GHz下的集膚深度的厚度。
[0182]在以上實(shí)施例中,所述功率放大器模塊可有利地進(jìn)一步包含輸出匹配網(wǎng)絡(luò),所述輸出匹配網(wǎng)絡(luò)具有第一終止電路,其經(jīng)配置以匹配所述功率放大器的輸出的基本頻率;及第二終止電路,其經(jīng)配置而以所述功率放大器的所述輸出的諧波的相位終止,其中所述第一終止電路包含所述RF發(fā)射線(xiàn)的至少一部分。
[0183]根據(jù)本發(fā)明的一個(gè)特定方面,所述功率放大器可包含于具有氮化鉭終止的穿晶片通孔的功率放大器裸片上。在此實(shí)施例中,所述功率放大器裸片可進(jìn)一步有利地包含:砷化鎵(GaAs)襯底;金層,其安置于所述GaAs襯底的第一側(cè)上;及銅層,其安置于所述GaAs襯底的與所述第一側(cè)相對(duì)的第二側(cè)上,其中所述氮化鉭終止的穿晶片通孔經(jīng)配置以將所述金層電連接到所述銅層。針對(duì)本發(fā)明的額外實(shí)施例,所述功率放大器裸片可進(jìn)一步包含氮化鉭終止區(qū)域,所述氮化鉭終止區(qū)域經(jīng)配置以環(huán)繞所述銅層與所述金層之間的界面的至少一部分以便抑制來(lái)自所述銅層的銅到所述GaAs襯底中的擴(kuò)散。
[0184]在以上實(shí)施例中的任一者中,所述GaAs雙極晶體管可有利地實(shí)施為包含于功率放大器裸片上的異質(zhì)結(jié)雙極晶體管(HBT)且所述功率放大器裸片可進(jìn)一步包含由至少一個(gè)HBT層形成的電阻器。
[0185]以上實(shí)施例中的任一者可替代地進(jìn)一步包含:線(xiàn)接合,其與所述RF發(fā)射線(xiàn)的所述金層接觸;至少一個(gè)邊緣,其鄰近所述線(xiàn)接合;及至少一個(gè)側(cè)壁,其鄰近所述至少一個(gè)邊緣,所述至少一個(gè)側(cè)壁不含所述RF發(fā)射線(xiàn)的所述鎳層、所述RF發(fā)射線(xiàn)的所述鈀層及所述RF發(fā)射線(xiàn)的所述金層。
[0186]在上文的特定優(yōu)選實(shí)施例中,所述功率放大器模塊可進(jìn)一步有利地進(jìn)一步包含以下各項(xiàng)的組合:(1)雙模式控制接口,其具有經(jīng)配置以提供串行接口的前端核心;(2)電壓輸入/輸出(VIO)引腳,其經(jīng)配置以接收VIO信號(hào),此VIO信號(hào)確定所述前端核心的操作模式是否被設(shè)定為作用狀態(tài)與非作用狀態(tài)中的一者,所述雙模式控制接口經(jīng)配置以在所述前端核心被設(shè)定為所述非作用狀態(tài)時(shí)提供通用輸入/輸出(GPIO)接口; (4)組合邏輯塊,其經(jīng)配置以將啟用信號(hào)及模式信號(hào)分別提供到啟用電平移位器及模式電平移位器;及(5)電力接通復(fù)位,其經(jīng)配置以基于所述VIO信號(hào)而選擇所述啟用信號(hào)及所述模式信號(hào)以分別提供到所述啟用電平移位器及所述模式電平移位器。
[0187]為實(shí)現(xiàn)與以上實(shí)施例相關(guān)聯(lián)的其它優(yōu)點(diǎn),所述功率放大器模塊可進(jìn)一步包含RF隔離結(jié)構(gòu),所述RF隔離結(jié)構(gòu)包含沿所述功率放大器模塊的外圍安置的線(xiàn)接合。
[0188]根據(jù)本發(fā)明的另一主要方面,還提供一種包含功率放大器的功率放大器模塊,所述功率放大器經(jīng)配置以接收RF輸入信號(hào)且產(chǎn)生經(jīng)放大RF輸出信號(hào),所述功率放大器包含GaAs雙極晶體管,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,所述集極在與所述基極的結(jié)處具有至少約3X IO16CnT3的摻雜濃度,所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí);且所述功率放大器模塊進(jìn)一步包含與所述功率放大器組合的輸出匹配網(wǎng)絡(luò),所述輸出匹配網(wǎng)絡(luò)包含:第一終止電路,其經(jīng)配置以匹配所述經(jīng)放大RF輸出信號(hào)的基本頻率的阻抗;及第二終止電路,其與所述第一終止電路分離,所述第二終止電路經(jīng)配置而以對(duì)應(yīng)于所述經(jīng)放大RF輸出信號(hào)的諧波頻率的相位終止。在此實(shí)施例中,所述功率放大器可驅(qū)動(dòng)具有擴(kuò)散勢(shì)壘層的RF發(fā)射線(xiàn),所述擴(kuò)散勢(shì)壘層包含鎳且具有小于約0.5 μ m的厚度。且其中,可提供將所述功率放大器的輸出電連接到所述RF發(fā)射線(xiàn)的線(xiàn)接合,其中所述線(xiàn)接合包含于所述第一終止電路中?;蛘?,此實(shí)施例可有利地進(jìn)一步包含雙模式控制接口,所述雙模式控制接口經(jīng)配置以在單個(gè)裸片上提供射頻前端(RFFE)串行接口及三模式通用輸入/輸出(GPIO)接口兩者。且視需要與所述雙模式控制接口組合地,所述功率放大器模塊可進(jìn)一步包含RF隔離結(jié)構(gòu),所述RF隔離結(jié)構(gòu)具有沿所述功率放大器模塊的所述外圍安置的線(xiàn)接合。
[0189]根據(jù)本發(fā)明的又一主要方面,替代地提供一種具有以下各項(xiàng)的功率放大器模塊:(I)功率放大器,其經(jīng)配置以接收RF輸入信號(hào)且產(chǎn)生經(jīng)放大RF信號(hào);(2)RF發(fā)射線(xiàn),其經(jīng)配置以傳播所述經(jīng)放大RF信號(hào),所述RF發(fā)射線(xiàn)包含:金層,其經(jīng)配置以接收所述經(jīng)放大RF信號(hào);鈀層,其接近所述金層;及擴(kuò)散勢(shì)壘層,其接近所述鈀層;及導(dǎo)電層,其接近所述擴(kuò)散勢(shì)壘層,所述擴(kuò)散勢(shì)壘層包含鎳且具有約小于鎳在0.45GHz下的集膚深度的厚度;(3)第一終止電路,其經(jīng)配置以匹配所述經(jīng)放大RF信號(hào)的基本頻率的阻抗,所述第一終止電路包含所述RF發(fā)射線(xiàn)的至少一部分;及(4)第二終止電路,其與所述第一終止電路分離,所述第二終止電路經(jīng)配置而以對(duì)應(yīng)于所述經(jīng)放大RF信號(hào)的諧波頻率的相位終止,所述功率放大器借助于至少一個(gè)線(xiàn)接合電耦合到第一終止電路且所述功率放大器借助于與所述第一終止電路不同的數(shù)目個(gè)線(xiàn)接合電耦合到所述第二終止電路。在此替代實(shí)施例中,功率放大器可有利地包含GaAs雙極晶體管,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,所述集極在與所述基極的結(jié)處具有至少約3X IO16CnT3的摻雜濃度,所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí)。此特定實(shí)施例的功率放大器模塊的任何版本可有利地進(jìn)一步包含:雙模式控制接口,所述雙模式控制接口經(jīng)配置以在單個(gè)裸片上提供射頻前端(RFFE)串行接口及通用輸入/輸出(GPIO)接口兩者;及與所述雙模式控制接口組合或替代所述雙模式控制接口的RF隔離結(jié)構(gòu),所述RF隔離結(jié)構(gòu)包含沿所述功率放大器模塊的外圍安置的線(xiàn)接合。
[0190]在如關(guān)于RF模塊的本發(fā)明的又一優(yōu)選實(shí)施例中,提供一種包含以下各項(xiàng)的功率放大器模塊:(I)襯底,其經(jīng)配置以接納多個(gè)組件,所述襯底在其上具有RF發(fā)射線(xiàn),所述RF發(fā)射線(xiàn)具有導(dǎo)電層及所述導(dǎo)電層上的表面處理鍍層,所述表面處理鍍層具有金層、接近所述金層的鈀層及接近所述鈀層的擴(kuò)散勢(shì)壘層,所述擴(kuò)散勢(shì)壘層具有鎳且具有小于鎳在約0.45GHz的頻率下的集膚深度的厚度;(2)第一裸片,其耦合到所述襯底,所述第一裸片具有包括電連接到所述RF發(fā)射線(xiàn)的所述金層的輸出的功率放大器,所述第一裸片進(jìn)一步具有包括取決于所述第一裸片的一個(gè)或一個(gè)以上條件的性質(zhì)的無(wú)源組件;且當(dāng)前模塊進(jìn)一步包含(3)第二裸片,其耦合到所述襯底,所述第二裸片具有偏置產(chǎn)生電路,所述偏置產(chǎn)生電路經(jīng)配置以至少部分地基于所述第一裸片的所述無(wú)源組件的所述性質(zhì)的指示符而產(chǎn)生偏置信號(hào)。
[0191]根據(jù)本發(fā)明的另一方面,上文段落中所描述的模塊的特定實(shí)施例可進(jìn)一步包含輸出匹配網(wǎng)絡(luò),所述輸出匹配網(wǎng)絡(luò)具有第一終止電路,其經(jīng)配置以匹配所述功率放大器的輸出的基本頻率;及第二終止電路,其經(jīng)配置而以所述功率放大器的所述輸出的諧波的相位終止,所述第一終止電路包含所述RF發(fā)射線(xiàn)的至少一部分。且與以上情況組合或替代以上情況,所述模塊可經(jīng)配置以使得所述第一裸片具有氮化鉭終止的穿晶片通孔及/或包含HBT裝置及由至少一個(gè)HBT層形成的電阻器。作為此實(shí)施例的額外方面,本發(fā)明的所述功率放大器模塊可視需要進(jìn)一步包含RF隔離結(jié)構(gòu),所述RF隔離結(jié)構(gòu)具有所述襯底中的圍繞所述功率放大器安置的多個(gè)通孔及沿所述功率放大器模塊的外圍安置的所要數(shù)目個(gè)線(xiàn)接合,所述多個(gè)通孔在所述功率放大器模塊的第一區(qū)域中具有比所述功率放大器模塊的第二區(qū)域高的密度,其中所述第一區(qū)域與比所述第二區(qū)域高的電磁干擾相關(guān)聯(lián)。
[0192]根據(jù)本發(fā)明的再一優(yōu)選實(shí)施例,針對(duì)特定應(yīng)用有利地提供一種包含襯底的功率放大器模塊,所述襯底經(jīng)配置以接納多個(gè)組件且根據(jù)以下內(nèi)容進(jìn)一步配置。所述襯底具有包括金層、接近所述金層的鈀層及接近所述鈀層的擴(kuò)散勢(shì)壘層的表面處理鍍層。所述擴(kuò)散勢(shì)壘層有利地包含鎳且具有約小于鎳在0.45GHz下的集膚深度的厚度。此實(shí)施例還將與上文組合地包含具有功率放大器及至少一個(gè)氮化鉭終止的穿晶片通孔的功率放大器裸片。此處,所述功率放大器經(jīng)配置以接收RF輸入信號(hào)且還經(jīng)配置以產(chǎn)生經(jīng)放大RF信號(hào)。最后,作為本發(fā)明的主要元件,此實(shí)施例將進(jìn)一步有利地包含與本發(fā)明的所有先前元件組合的終止電路,所述終止電路經(jīng)配置而以所述經(jīng)放大RF信號(hào)的諧波的相位終止,其中此終止電路具備經(jīng)配置以將所述功率放大器的輸出電耦合到所述表面處理鍍層的所述金層的至少一個(gè)線(xiàn)接合。
[0193]在僅在此段落之上的段落中所描述的實(shí)施例中,本發(fā)明的所述功率放大器裸片可有利地包含:裸片上無(wú)源組件;第一引線(xiàn),其電連接到所述裸片上無(wú)源組件;及第二引線(xiàn),其經(jīng)配置以接收所述經(jīng)放大RF信號(hào)。在所述特定實(shí)施方案中,所述表面處理鍍層的第一部分可電連接到所述第一引線(xiàn)且所述表面處理鍍層的第二部分可電連接到所述第二引線(xiàn)以借此在如此期望時(shí)引導(dǎo)來(lái)自所述表面處理鍍層的所述第一部分的電流。在這些實(shí)施例中的任一者中,所述功率放大器裸片可包含異質(zhì)結(jié)雙極晶體管及視需要包含異質(zhì)結(jié)雙極材料層的電阻器。且替代以上情況或與以上情況組合,所述功率放大器可包含GaAs雙極晶體管,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,其中所述集極在與所述基極的結(jié)處具有至少約3 X IO16CnT3的摻雜濃度,且所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí)。在上文的一個(gè)特定實(shí)施例中,所述功率放大器模塊可在如此期望時(shí)進(jìn)一步有利地包含:(I)雙模式控制接口,其具有經(jīng)配置以提供串行接口的前端核心;(2)電壓輸入/輸出(VIO)引腳,其經(jīng)配置以接收VIO信號(hào),其中所述VIO信號(hào)確定所述前端核心的操作模式被設(shè)定為作用狀態(tài)還是非作用狀態(tài),其中所述雙模式控制接口經(jīng)配置以在所述前端核心被設(shè)定為所述非作用狀態(tài)時(shí)提供通用輸入/輸出(GPIO)接口;(3)組合邏輯塊,其經(jīng)配置以將啟用信號(hào)及模式信號(hào)分別提供到啟用電平移位器及模式電平移位器;及(4)電力接通復(fù)位,其經(jīng)配置以基于所述VIO信號(hào)而選擇所述啟用信號(hào)及所述模式信號(hào)以分別提供到所述啟用電平移位器及所述模式電平移位器。
[0194]本申請(qǐng)案借此以引用方式并入以下申請(qǐng)案的全部揭示內(nèi)容:2012年6月14日提出申請(qǐng)的標(biāo)題為“功率放大器模塊”(POWER AMPLIFIER MODULE)的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)案第61/659,848號(hào);2012年6月14日提出申請(qǐng)的標(biāo)題為“過(guò)程補(bǔ)償?shù)腍BT功率放大器偏置電路及方法” (PROCESS-COMPENSATED HBT POWER AMPLIFIER BIAS CIRCUIT AND METHODS)的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)案第61/659,701號(hào);及2012年6月14日提出申請(qǐng)的標(biāo)題為“具有半導(dǎo)體電阻器的 RF 功率放大器”(RF POWER AMPLIFIER HAVING SEMICONDUCTOR RESISTOR)的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)案第61/659,834號(hào)。
[0195]本申請(qǐng)案還借此以引用方式并入以下申請(qǐng)案的全部揭示內(nèi)容:2011年3月3日提出申請(qǐng)的標(biāo)題為“線(xiàn)接合墊系統(tǒng)及方法”(WIRE BOND PAD SYSTEM AND METHOD)的美國(guó)專(zhuān)利申請(qǐng)案第13/040,127號(hào);2011年3月3日提出申請(qǐng)的標(biāo)題為“用于減小高RF損耗鍍層的影響的設(shè)備及方法”(APPARATUS AND METHODS FOR REDUCING IMPACT OF HIGH RFLOSS PLATING)的美國(guó)專(zhuān)利申請(qǐng)案第13/040,137號(hào);2012年4月30日提出申請(qǐng)的標(biāo)題為“具有包括分級(jí)的集極的雙極晶體管”(BIPOLAR TRANSISTOR HAVING COLLECTOR WITHGRADING)的美國(guó)專(zhuān)利申請(qǐng)案第13/460,521號(hào);2012年10月23日提出申請(qǐng)的標(biāo)題為“具有雙模式通用輸入/輸出接口的雙模式功率放大器控制接口”(DUAL MODE POWER AMPLIFIERCONTROL INTERFACE WITH A TWO-MODE GENERAL PURPOSE INPUT/OUTPUT INTERFACE)的美國(guó)專(zhuān)利申請(qǐng)案第13/658,488號(hào);2012年10月23日提出申請(qǐng)的標(biāo)題為“具有三模式通用輸入/輸出接口的雙模式功率放大器控制接口 ”(DUAL MODE POWER AMP LIFIER CONTROLINTERFACE WITH A THREE-MODE GENERAL PURPOSE INPUT/OUTPUT INTERFACE)的美國(guó)專(zhuān)利申請(qǐng)案第13/658,522號(hào);2011年7月8日提出申請(qǐng)的標(biāo)題為“信號(hào)路徑終止”(SIGNALPATH TERMINATION)的美國(guó)專(zhuān)利申請(qǐng)案第13/543,472號(hào);2010年11月4日提出申請(qǐng)的標(biāo)題為“雙極及FET裝置結(jié)構(gòu)”(BIPOLAR AND FET DEVICE STRUCTURE)的美國(guó)專(zhuān)利申請(qǐng)案第12/939,474號(hào);2011年11月3日提出申請(qǐng)的標(biāo)題為“與具有HBT及FET的結(jié)構(gòu)相關(guān)的裝置及方法”(DEVICES AND METHODOLOGIES RELATED TO STRUCTURES HAVING HBT ANDFET)的美國(guó)專(zhuān)利申請(qǐng)案第13/288,427號(hào);2012年5月4日提出申請(qǐng)的標(biāo)題為“用于高性能射頻應(yīng)用的發(fā)射線(xiàn)”(TRANSMISSION LINE FOR HIGH PERFORMANCE RADIO FREQUENCYAPPLICATIONS)的美國(guó)專(zhuān)利申請(qǐng)案第13/464,775號(hào);2012年5月31日提出申請(qǐng)的標(biāo)題為“射頻屏蔽應(yīng)用中的通孔密度及放置”(VIA DENSITY AND PLACEMENT IN RADIO FREQUENCYSHIELDING APPLICATIONS)的美國(guó)專(zhuān)利申請(qǐng)案第13/485,572號(hào);2013年5月14日提出申請(qǐng)的標(biāo)題為“用于提供集成電路模塊的電磁干擾屏蔽的系統(tǒng)及方法”(SYSTEMS AND METHODSFOR PROVIDING ELECTROMAGNETIC INTERFERENCE SHIELDING FOR INTEGRATED CIRCUITMODULES)的美國(guó)專(zhuān)利申請(qǐng)案第13/893,605號(hào);2013年5月14日提出申請(qǐng)的標(biāo)題為“用于控制集成電路模塊的電磁干擾的系統(tǒng)及方法”(SYSTEMS AND METHODS FOR CONTROLLINGELECTROMAGNETIC INTERFERENCE FOR INTEGRATED CIRCUIT MODULES)的美國(guó)專(zhuān)利申請(qǐng)案第13/893,614號(hào);及2013年5月29日提出申請(qǐng)的標(biāo)題為“具有金屬涂料層的半導(dǎo)體封裝”(SEMICONDUCTOR PACKAGE HAVING A METAL PAINT LAYER)的美國(guó)專(zhuān)利申請(qǐng)案第13/904,566 號(hào)。
[0196]另外,本申請(qǐng)案借此以引用方式并入以下申請(qǐng)案的全部揭示內(nèi)容:2008年7月31日提出申請(qǐng)的標(biāo)題為“集成式EMI屏蔽的線(xiàn)接合彈簧連接及制造方法”(WIREB0UND SPR INGCONNECTORS AND METHOD OF MANUFACTUR ING FOR INTEGR ATED EMI SHIELDING)國(guó)際申請(qǐng)案第PCT/US2008/071832號(hào);及2011年11月3日提出申請(qǐng)的標(biāo)題為“與具有HBT及FET的結(jié)構(gòu)相關(guān)的裝置及方法”(DEVICES AND METHODOLOGIES RELATED TO STRUCTURES HAVINGHBT AND FET)的國(guó)際申請(qǐng)案第 PCT/US2011/059208 號(hào)。【專(zhuān)利附圖】

【附圖說(shuō)明】
[0197]從在所附圖式中展示的本發(fā)明的優(yōu)選實(shí)施例的以下說(shuō)明,本發(fā)明的其它方面及特性以及貢獻(xiàn)于其的額外特征及由其產(chǎn)生的優(yōu)點(diǎn)將顯而易見(jiàn),在所附圖式中:
[0198]圖1是功率放大器模塊的框圖;
[0199]圖2圖解說(shuō)明根據(jù)特定實(shí)施例的包含線(xiàn)接合墊的示范性IC模塊的擴(kuò)大部分;
[0200]圖3展示用于形成線(xiàn)接合墊的示范性過(guò)程的流程圖;
[0201]圖4圖解說(shuō)明根據(jù)本發(fā)明的特定實(shí)施例的圖2的IC模塊上的Ni/Pd/Au線(xiàn)接合墊的截面;
[0202]圖5描繪根據(jù)特定實(shí)施例的包含線(xiàn)接合墊的示范性RFIC模塊的擴(kuò)大部分;
[0203]圖6呈現(xiàn)根據(jù)本發(fā)明的特定實(shí)施例的用于形成Ni/Pd/Au線(xiàn)接合墊的示范性過(guò)程的流程圖;
[0204]圖7圖解說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖5的RFIC模塊上的Ni/Pd/Au線(xiàn)接合墊的截面;
[0205]圖8是將具有邊緣/側(cè)壁暴露的表面與邊緣/側(cè)壁電鍍的表面的跡線(xiàn)的RF損耗相比較的圖表;
[0206]圖9A、9B、9C、9D、9E及9F圖解說(shuō)明具有暴露于電鍍的最小化邊緣及側(cè)壁的線(xiàn)接合區(qū)的示范性布局;
[0207]圖10展示根據(jù)本發(fā)明的實(shí)施例的具有包括裸片上無(wú)源裝置的RFIC的RFIC模塊的擴(kuò)大部分;
[0208]圖11圖解說(shuō)明根據(jù)本發(fā)明的另一實(shí)施例的具有包括裸片上無(wú)源裝置的RFIC的RFIC模塊的擴(kuò)大部分;
[0209]圖12A描繪根據(jù)本發(fā)明的特定實(shí)施例的雙極晶體管的說(shuō)明性截面;
[0210]圖12B是圖12A的雙極晶體管的部分的實(shí)例摻雜濃度的圖表;
[0211]圖12C是圖解說(shuō)明對(duì)應(yīng)于圖12A的雙極晶體管的部分的實(shí)例材料的圖例;
[0212]圖13是圖解說(shuō)明圖12A的雙極晶體管及現(xiàn)有技術(shù)水平雙極晶體管的擊穿電壓與電流密度之間的關(guān)系的圖表;
[0213]圖14A展示根據(jù)本發(fā)明的另一實(shí)施例的雙極晶體管的說(shuō)明性截面;
[0214]圖14B是圖14A的雙極晶體管的部分的實(shí)例摻雜濃度的圖表;
[0215]圖14C是展示對(duì)應(yīng)于圖14A的雙極晶體管的部分的實(shí)例材料的圖例;
[0216]圖14D描繪根據(jù)本發(fā)明的另一實(shí)施例的雙極晶體管的說(shuō)明性截面;
[0217]圖14E是圖14D的雙極晶體管的部分的實(shí)例摻雜濃度的圖表;
[0218]圖14F是圖解說(shuō)明對(duì)應(yīng)于圖14D的雙極晶體管的部分的實(shí)例材料的圖例;
[0219]圖15是根據(jù)本發(fā)明的方法的實(shí)施例的用于制作雙極晶體管的說(shuō)明性過(guò)程流程圖;
[0220]圖16是包含具有本文中所描述的一個(gè)或一個(gè)以上特征的雙極晶體管的功率放大器模塊的一個(gè)實(shí)施例的框圖;
[0221]圖17是包含圖16的功率放大器模塊的根據(jù)本發(fā)明的一個(gè)特定無(wú)線(xiàn)裝置的說(shuō)明性框圖;
[0222]圖18是根據(jù)本發(fā)明的特定方面的無(wú)線(xiàn)裝置的另一實(shí)施例的框圖;[0223]圖19圖解說(shuō)明根據(jù)本發(fā)明的特定方面實(shí)施的數(shù)字控制接口的實(shí)施例;
[0224]圖20是根據(jù)本發(fā)明實(shí)施的電平移位器的實(shí)施例的示意圖;
[0225]圖21是根據(jù)本發(fā)明的方面的用于數(shù)字控制接口的操作的過(guò)程的流程圖;
[0226]圖22是根據(jù)本發(fā)明的特定方面的無(wú)線(xiàn)裝置的又一實(shí)施例的框圖;
[0227]圖23圖解說(shuō)明根據(jù)本發(fā)明的特定其它方面的當(dāng)前數(shù)字控制接口的另一實(shí)施例;
[0228]圖24是如實(shí)施于圖23的數(shù)字控制接口中的根據(jù)本發(fā)明的組合邏輯塊的實(shí)施例的示意圖;
[0229]圖25呈現(xiàn)根據(jù)額外電平移位功能實(shí)施的本發(fā)明的數(shù)字控制接口的再一實(shí)施例;
[0230]圖26是實(shí)施于圖25的數(shù)字控制接口中的當(dāng)前組合邏輯塊的另一實(shí)施例;
[0231]圖27是根據(jù)本發(fā)明的一個(gè)實(shí)施例的包含集成電路、裸片相依組件及偏置電路的半導(dǎo)體裸片的圖解性表示;
[0232]圖28表示圖27的組合件的雙裸片配置;
[0233]圖29展示利用HBT裸片及Si裸片的雙裸片配置;
[0234]圖30是根據(jù)本發(fā)明的功率放大器電路的示意性表示;
[0235]圖31是根據(jù)本發(fā)明的包含用于產(chǎn)生偏置信號(hào)的電阻的功率放大器電路的一個(gè)特定配置的示意性及框圖;
[0236]圖32、33及34是展示圖31的電阻如何與β參數(shù)及溫度相關(guān)的圖表;
[0237]圖35展示根據(jù)本發(fā)明的用以產(chǎn)生經(jīng)補(bǔ)償控制信號(hào)的V-1電路的實(shí)例;
[0238]圖36是圖解說(shuō)明圖35的V-1電路的不同Vbatt設(shè)定的輸出電壓對(duì)溫度的不同曲線(xiàn)圖的圖表;
[0239]圖37Α及37Β展示未經(jīng)補(bǔ)償功率放大器實(shí)例的第一級(jí)及第二級(jí)的靜態(tài)電流對(duì)溫度的曲線(xiàn)圖;
[0240]圖38Α及38Β是本發(fā)明的經(jīng)補(bǔ)償功率放大器的第一級(jí)及第二級(jí)的靜態(tài)電流對(duì)溫度的曲線(xiàn)圖;
[0241]圖39展示在不同實(shí)例溫度下的經(jīng)計(jì)算增益對(duì)功率輸出的曲線(xiàn)圖;
[0242]圖40呈現(xiàn)參考圖38Α及38Β描述的變化的參數(shù)的不同組合的增益對(duì)功率輸出的曲線(xiàn)圖;
[0243]圖41Α是根據(jù)本發(fā)明的另特定實(shí)施例實(shí)施的功率放大器模塊的平面圖;
[0244]圖41Β是圖41Α的功率放大器模塊的側(cè)視圖;
[0245]圖42示意性地描繪根據(jù)本發(fā)明的特定方面實(shí)施的無(wú)線(xiàn)裝置的特定實(shí)施例的實(shí)例;
[0246]圖43是圖解說(shuō)明包含由本發(fā)明例示的BiFET的結(jié)構(gòu)的截面圖的圖式;
[0247]圖44是展示圖43的結(jié)構(gòu)的替代實(shí)施例的截面圖的圖式;
[0248]圖45展示可經(jīng)實(shí)施以制作圖43的結(jié)構(gòu)的根據(jù)本發(fā)明的過(guò)程的步驟;
[0249]圖46呈現(xiàn)可經(jīng)實(shí)施以制作圖44的結(jié)構(gòu)的本發(fā)明的過(guò)程步驟;
[0250]圖47展示可經(jīng)實(shí)施以制作圖43及44的HBT的本發(fā)明的一個(gè)實(shí)施例的過(guò)程步驟;
[0251]圖48展示可經(jīng)實(shí)施以制作圖43的FET及圖44的第一 FET的本發(fā)明的過(guò)程的步驟;
[0252]圖49展示可經(jīng)實(shí)施以制作圖44的第二 FET的根據(jù)本發(fā)明的方面的過(guò)程步驟;[0253]圖50是展示針對(duì)本發(fā)明的一些實(shí)施例具有電路(例如功率放大器(PA)電路)的半導(dǎo)體裸片可包含具有如本文中所描述的一個(gè)或一個(gè)以上特征的BiFET裝置的框圖;
[0254]圖51是展示在一些實(shí)施例中具有PA控制器及/或開(kāi)關(guān)控制器電路的半導(dǎo)體裸片可包含具有如本文中所描述的一個(gè)或一個(gè)以上特征的BiFET裝置的框圖;
[0255]圖52是展示在一些實(shí)施例中經(jīng)封裝模塊可包含具有如本文中所描述的一個(gè)或一個(gè)以上特征的裸片的框圖;
[0256]圖53是展示在一些實(shí)施例中無(wú)線(xiàn)裝置可包含具有如本文中所描述的一個(gè)或一個(gè)以上特征的模塊(例如經(jīng)封裝模塊(圖52))的框圖;
[0257]圖54示意性地展示具有集成電路的半導(dǎo)體裸片;
[0258]圖55展示根據(jù)本發(fā)明的具有形成于半導(dǎo)體襯底上的層堆疊的HBT的實(shí)例;
[0259]圖56A、56B、56C、56D、56E、56F及56G呈現(xiàn)可使用與圖55的HBT相關(guān)聯(lián)的各種層形成的半導(dǎo)體電阻器的實(shí)施例;
[0260]圖 56A-1、56B-1、56C-1、56D-1、56E-1、56F-1 及 56G-1 分別是圖 56A、56B、56C、56D、56E、56F及56G的半導(dǎo)體電阻器的電不意圖;
[0261]圖57A是根據(jù)本發(fā)明的包含電阻性區(qū)域的半導(dǎo)體結(jié)構(gòu)的側(cè)視圖;
[0262]圖57B是圖57A的展示其中所提供的電阻性區(qū)域的端子的結(jié)構(gòu)的俯視平面圖;
[0263]圖57C是由圖57A的電阻性區(qū)域形成的電阻器的示意性表示;
[0264]圖58展示圖57C的連接到晶體管的電阻器;
[0265]圖59A、59B及59C是圖58的電路元件的不同實(shí)施例的示意性表示;
[0266]圖60是根據(jù)本發(fā)明的形成于裸片上的半導(dǎo)體電阻器的示意性及框圖表示;
[0267]圖61A是說(shuō)明性無(wú)線(xiàn)裝置的示意性框圖;
[0268]圖61B是另一說(shuō)明性無(wú)線(xiàn)裝置的示意性框圖;
[0269]圖61C是可用于圖61A及61B的無(wú)線(xiàn)裝置中的說(shuō)明性功率放大器模塊的框圖;
[0270]圖62是展示根據(jù)本發(fā)明的實(shí)施例的具有終止電路的功率放大器系統(tǒng)的示意性及電路框圖;
[0271]圖63A是圖解說(shuō)明根據(jù)本發(fā)明的另一實(shí)施例的具有終止電路的實(shí)例功率放大器模塊的框圖;
[0272]圖63B圖解說(shuō)明根據(jù)本發(fā)明的特定實(shí)施例的實(shí)例襯底;
[0273]圖64A、64B及64C展示將圖63A的實(shí)施例的性能與常規(guī)實(shí)施方案相比較的模擬結(jié)果;
[0274]圖65是圖解說(shuō)明根據(jù)本發(fā)明的另一實(shí)施例的裸片及實(shí)例終止電路的框圖;
[0275]圖66是根據(jù)本發(fā)明的又一實(shí)施例的制造模塊的說(shuō)明性方法的過(guò)程流程圖;
[0276]圖67A是根據(jù)本發(fā)明的特定方面的發(fā)射線(xiàn)的實(shí)施例的截面;
[0277]圖67B示意性地表示圖67A的實(shí)例發(fā)射線(xiàn);
[0278]圖68A是附著到圖67A的發(fā)射線(xiàn)的線(xiàn)接合的側(cè)視圖;
[0279]圖68B圖解說(shuō)明包含圖67A的發(fā)射線(xiàn)的襯底的實(shí)例;
[0280]圖68C表示包含圖68B的多個(gè)襯底的陣列的實(shí)例;
[0281]圖69是包含圖67A的發(fā)射線(xiàn)的實(shí)例模塊的示意性框圖;
[0282]圖70A、70B、70C及70D是圖解說(shuō)明圖67A的發(fā)射線(xiàn)及69的模塊中所實(shí)施的其它發(fā)射線(xiàn)當(dāng)中的關(guān)系的圖表;
[0283]圖71是經(jīng)由圖67A的發(fā)射線(xiàn)彼此耦合的兩個(gè)射頻(RF)組件的框圖;
[0284]圖72A、72B、72C、72D、72E及72F是可經(jīng)由圖67A的發(fā)射線(xiàn)彼此電耦合的各種實(shí)例RF組件的示意性框圖;
[0285]圖73是根據(jù)本發(fā)明實(shí)施以包含圖67A的發(fā)射線(xiàn)的另一實(shí)例移動(dòng)裝置的示意性框圖;
[0286]圖74A是根據(jù)本發(fā)明的一個(gè)實(shí)施例的晶片的平面圖;
[0287]圖74B是圖74A的晶片的一部分的部分放大的平面圖;
[0288]圖75A圖解說(shuō)明根據(jù)本發(fā)明,在襯底的第一側(cè)或前側(cè)上方形成鈍化層;
[0289]圖75B展示根據(jù)本發(fā)明,在鈍化層上方形成并圖案化光致抗蝕劑層且使用所述光致抗蝕劑層來(lái)圖案化鈍化層;
[0290]圖75C描繪根據(jù)本發(fā)明,使用光致抗蝕劑層作為掩模形成氮化鉭(TaN)終止層;
[0291]圖7?描繪根據(jù)本發(fā)明,移除光致抗蝕劑層且在TaN終止層上方形成導(dǎo)電層;
[0292]圖75E展示如本文中所教示,將載體板附著到襯底的前側(cè)且在襯底的背側(cè)上形成并圖案化光致抗蝕劑層;
[0293]圖75F描繪根據(jù)本發(fā)明的此方面,從背側(cè)到襯底中形成穿晶片通孔;
[0294]圖75G圖解說(shuō)明作為本發(fā)明的背側(cè)工藝的一個(gè)實(shí)施例的一部分,移除光致抗蝕劑層且在穿晶片通孔上方形成勢(shì)壘層;
[0295]圖75H展示在勢(shì)壘層上方形成種子層且在所述種子層上方形成銅層;
[0296]圖751描繪從晶片的前側(cè)移除載體板;
[0297]圖76A是根據(jù)本發(fā)明的說(shuō)明性經(jīng)封裝模塊的俯視平面圖;
[0298]圖76B展示圖76A的沿圖76A的線(xiàn)A-A截取的經(jīng)封裝模塊的截面;
[0299]圖77展示可經(jīng)實(shí)施以制作包含具有集成電路(IC)的裸片的經(jīng)封裝模塊的本發(fā)明的過(guò)程步驟;
[0300]圖78A及78B展示經(jīng)配置以接納多個(gè)裸片以形成經(jīng)封裝模塊的實(shí)例層壓面板的前側(cè)及背側(cè);
[0301]圖79A、79B及79C展示根據(jù)本發(fā)明的經(jīng)配置以產(chǎn)生個(gè)別模塊的面板的層壓襯底的各種圖式;
[0302]圖80展示具有將被單個(gè)化以安裝于層壓襯底上的多個(gè)裸片的經(jīng)制作半導(dǎo)體晶片的實(shí)例;
[0303]圖81描繪展示用于在安裝于層壓襯底上時(shí)促進(jìn)連接性的實(shí)例電接觸墊的個(gè)別裸片;
[0304]圖82A及82B展示經(jīng)制備以用于安裝實(shí)例表面安裝技術(shù)(SMT)裝置的層壓襯底的俯視圖及側(cè)視圖;
[0305]圖83A及83B展示安裝于層壓襯底上的實(shí)例SMT裝置的俯視圖及側(cè)視圖;
[0306]圖84A及84B展示根據(jù)本發(fā)明的經(jīng)制備以用于安裝裸片的層壓襯底的俯視圖及側(cè)視圖;
[0307]圖85A及85B展示安裝于層壓襯底上的裸片的俯視圖及側(cè)視圖;
[0308]圖86A及86B展示根據(jù)本發(fā)明的通過(guò)線(xiàn)接合電連接到層壓襯底的裸片的俯視圖及側(cè)視圖;
[0309]圖87A及87B展示形成于層壓襯底上且經(jīng)配置以促進(jìn)由線(xiàn)接合界定的區(qū)與線(xiàn)接合外部的區(qū)之間的電磁(EM)隔離的線(xiàn)接合的俯視圖及側(cè)視圖;
[0310]圖88展示根據(jù)本發(fā)明的用于將模制化合物引入到層壓襯底上方的區(qū)域的模制配置的側(cè)視圖;
[0311]圖89展示經(jīng)由圖88的模制配置形成的包覆模制件的側(cè)視圖;
[0312]圖90展示具有包覆模制件的面板的前側(cè);
[0313]圖91展示可如何移除包覆模制件的上部部分以暴露EM隔離線(xiàn)接合的上部部分的側(cè)視圖;
[0314]圖92A展示其中包覆模制件的一部分使其上部部分移除以更佳暴露EM隔離線(xiàn)接合的上部部分的面板的一部分的圖像;
[0315]圖92B是類(lèi)似于圖92A的圖式,其展示噴射于面板的頂部上以與EM隔離線(xiàn)接合的經(jīng)暴露上部部分形成導(dǎo)電表面的金屬涂料的涂覆;
[0316]圖93展示導(dǎo)電層的側(cè)視圖,所述導(dǎo)電層形成于包覆模制件上方以使得所述導(dǎo)電層與EM隔離線(xiàn)接合的經(jīng)暴露上部部分電接觸;
[0317]圖94展示根據(jù)本發(fā)明的教示的其中導(dǎo)電層可為噴涂金屬涂料的面板的圖像;
[0318]圖95展示從面板切割的個(gè)別經(jīng)封裝模塊;
[0319]圖96A、96B及96C展示個(gè)別經(jīng)封裝模塊的圖式;
[0320]圖97是展示安裝于可包含如本文中所描述的一個(gè)或一個(gè)以上特征的無(wú)線(xiàn)電話(huà)板上的模塊中的一者或一者以上的框圖;
[0321]圖98A是可經(jīng)實(shí)施以將具有如本文中所描述的一個(gè)或一個(gè)以上特征的經(jīng)封裝模塊安裝于電路板(例如圖97的電話(huà)板)上的過(guò)程的流程圖;
[0322]圖98B是描繪其上安裝有經(jīng)封裝模塊的電路板的框圖;
[0323]圖98C是展示具有其上安裝有經(jīng)封裝模塊的電路板的無(wú)線(xiàn)裝置的框圖;
[0324]圖98D描繪具有射頻(RF)隔離結(jié)構(gòu)的電子裝置;
[0325]圖99A是根據(jù)本發(fā)明的特定實(shí)施例的確定通孔放置的說(shuō)明性過(guò)程的流程圖;
[0326]圖99B是根據(jù)本發(fā)明的另一實(shí)施例的確定通孔放置的說(shuō)明性過(guò)程的流程圖;
[0327]圖100A及100B是對(duì)應(yīng)于不同通孔放置的說(shuō)明性電磁干擾(EMI)分布概況;
[0328]圖100C是圖100A及100B中的EMI數(shù)據(jù)的圖例;
[0329]圖101是圖解說(shuō)明通孔密度與逆輻射功率之間的關(guān)系的圖表;
[0330]圖102A及102B分別是具有對(duì)應(yīng)于圖100A及100B中所展示的EMI分布概況的通孔放置的襯底的俯視平面圖;
[0331]圖103是關(guān)于圖解說(shuō)明根據(jù)本發(fā)明的方面的作為封裝工藝的一部分提供集成式EMI屏蔽的方法的一個(gè)實(shí)例的過(guò)程步驟的流程圖;
[0332]圖104是包含襯底及安裝到其的一個(gè)或一個(gè)以上裸片的電子模塊的一個(gè)實(shí)例的側(cè)視圖;
[0333]圖105是根據(jù)本發(fā)明的方面的并入集成式EMI屏蔽的裝置封裝的一個(gè)實(shí)例的截面?zhèn)纫晥D;
[0334]圖106A是根據(jù)本發(fā)明的方面的并入集成式EMI屏蔽的裝置封裝的另一實(shí)例的截面?zhèn)纫晥D;
[0335]圖106B是圖解說(shuō)明根據(jù)本發(fā)明的方面的連續(xù)線(xiàn)接合軌跡的裝置封裝的一部分的平面圖;
[0336]圖107是根據(jù)本發(fā)明的方面的線(xiàn)接合彈簧的一個(gè)實(shí)例的圖解說(shuō)明;
[0337]圖108是圖解說(shuō)明根據(jù)本發(fā)明的方面的形成線(xiàn)接合彈簧的方法的一個(gè)實(shí)例的流程圖;
[0338]圖109是根據(jù)本發(fā)明的方面的線(xiàn)接合彈簧的一個(gè)實(shí)例的詳細(xì)擴(kuò)大圖;
[0339]圖110是類(lèi)似于圖109的圖式,其圖解說(shuō)明根據(jù)本發(fā)明的方面的線(xiàn)接合彈簧在轉(zhuǎn)移模制工藝期間的變形;
[0340]圖111是根據(jù)本發(fā)明的方面的并入于裝置封裝中的線(xiàn)接合彈簧的一個(gè)實(shí)例的截面?zhèn)纫晥D圖像;及
[0341]圖112是根據(jù)本發(fā)明的方面的線(xiàn)接合彈簧的一個(gè)實(shí)例的平面圖圖像。
【具體實(shí)施方式】
[0342]1.介紹
[0343]現(xiàn)在參考圖1,其展示根據(jù)本發(fā)明的說(shuō)明性模塊101的示意性框圖。模塊101可實(shí)現(xiàn)合意的線(xiàn)性電平及/或范圍及合意的PAE。模塊101可包含功率放大器系統(tǒng)的一些或所有部分。模塊101可稱(chēng)為多芯片模塊及/或功率放大器模塊。模塊101可包含襯底102、一個(gè)或一個(gè)以上裸片(包含功率放大器裸片103)、一個(gè)或一個(gè)以上電路元件、匹配網(wǎng)絡(luò)104等等或其任何組合。如圖1中所圖解說(shuō)明,所述一個(gè)或一個(gè)以上裸片可包含功率放大器裸片103及控制器裸片,例如功率放大器偏置控制裸片104。
[0344]模塊101可包含多個(gè)裸片及/或附著到及/或耦合到襯底102的其它組件。舉例來(lái)說(shuō),所述其它組件可包含表面安裝組件(SMC)及/或由襯底102形成的組件,例如由襯底跡線(xiàn)形成的電感器。在一些實(shí)施方案中,襯底102可為經(jīng)配置以支撐裸片及/或組件且在模塊101安裝于電路板(例如電話(huà)板)上時(shí)提供到外部電路的電連接性的多層襯底。因此,襯底102可經(jīng)配置以接納多個(gè)組件,例如裸片及/或單獨(dú)無(wú)源組件。如圖1中所圖解說(shuō)明,功率放大器裸片103、功率放大器偏置控制裸片106、電容器107及電感器108附著到襯底102。襯底102可為具有表面處理鍍層的層壓襯底。
[0345]功率放大器裸片103可為用于實(shí)施功率放大器的任何適合裸片。根據(jù)本發(fā)明的一些實(shí)施例,所述功率放大器裸片可借助于一個(gè)或一個(gè)以上線(xiàn)接合耦合到襯底102。舉例來(lái)說(shuō),此線(xiàn)接合可包含下文章節(jié)II中所描述的特征的任何組合。在特定實(shí)施方案中,這些線(xiàn)接合可將功率放大器裸片103電連接到包含下文在章節(jié)X中描述的特征的任何組合的RF發(fā)射線(xiàn)。此發(fā)射線(xiàn)可實(shí)施于襯底102上?;蛘呋蛄硗?,所述一個(gè)或一個(gè)以上線(xiàn)接合可包含于章節(jié)IX中所描述的終止電路中的一者或一者以上中。
[0346]在若干個(gè)實(shí)施方案中,功率放大器裸片103為砷化鎵(GaAs)裸片。在這些實(shí)施方案中的一些實(shí)施方案中,GaAs裸片包含使用包含(舉例來(lái)說(shuō))雙極場(chǎng)效應(yīng)晶體管(BiFET)工藝的異質(zhì)結(jié)雙極晶體管(HBT)工藝形成的晶體管。根據(jù)本發(fā)明的各種實(shí)施例,此些晶體管中的一者或一者以上可包含下文在章節(jié)IV中描述的晶體管的特征的任何組合?;蛘呋蛄硗猓ㄟ^(guò)HBT工藝形成的GaAs晶體管的功率放大器裸片103還可包含通過(guò)HBT工藝形成的電阻器,例如包含如下文在章節(jié)VIII中描述的特征的任何組合的電阻器。
[0347]功率放大器裸片103可經(jīng)由模塊101的輸入引腳RF_IN接收RF信號(hào)。功率放大器裸片103可包含一個(gè)或一個(gè)以上功率放大器,包含(舉例來(lái)說(shuō))經(jīng)配置以放大RF信號(hào)的多級(jí)功率放大器。功率放大器裸片103可有利地包含輸入匹配網(wǎng)絡(luò)、第一功率放大器級(jí)(其可稱(chēng)為驅(qū)動(dòng)器放大器)、級(jí)間匹配網(wǎng)絡(luò)、第二功率放大器級(jí)(其可稱(chēng)為輸出放大器)、偏置電路或其任何組合。所屬領(lǐng)域的技術(shù)人員應(yīng)理解,功率放大器裸片可包含一個(gè)或一個(gè)以上功率放大器級(jí)。此外,在本發(fā)明的特定實(shí)施方案中,輸入匹配網(wǎng)絡(luò)及/或級(jí)間匹配網(wǎng)絡(luò)可在功率放大器裸片103外部。雖然圖1圖解說(shuō)明模塊101中的一個(gè)功率放大器裸片103,但應(yīng)進(jìn)一步理解,在本發(fā)明的其它實(shí)施方案中,模塊101中可包含兩個(gè)或兩個(gè)以上功率放大器裸片。
[0348]根據(jù)本發(fā)明的特定實(shí)施方案,功率放大器可包含第一功率放大器級(jí)及第二功率放大器級(jí)。第一級(jí)及/或第二級(jí)可包含一個(gè)或一個(gè)以上雙極晶體管。在本發(fā)明的特定實(shí)施例中,這些雙極晶體管中的一者或一者以上可包含本文中下文在章節(jié)IV中描述的特征的任何組合。RF輸入信號(hào)可借助于輸入匹配網(wǎng)絡(luò)提供到第一功率放大器級(jí)。輸入匹配網(wǎng)絡(luò)可接收第一偏置信號(hào)。第一偏置信號(hào)可在如圖1中所圖解說(shuō)明的功率放大器偏置控制裸片106上產(chǎn)生。在一些其它實(shí)施方案(未圖解說(shuō)明)中,第一偏置信號(hào)可在功率放大器裸片103上或在模塊101外部產(chǎn)生。第一功率放大器級(jí)可放大RF輸入且經(jīng)由級(jí)間匹配電路將經(jīng)放大RF輸入提供到第二功率放大器級(jí)。根據(jù)附錄G中所描述的特征的任何組合,級(jí)間匹配電路可包含用以匹配RF信號(hào)的基本頻率且以RF信號(hào)的諧波的相位終止的單獨(dú)終止電路。級(jí)間匹配電路可接收第二級(jí)偏置信號(hào)。第二偏置信號(hào)可在如圖1中所圖解說(shuō)明的功率放大器偏置控制裸片106上產(chǎn)生。在一些其它實(shí)施方案(圖1中未圖解說(shuō)明)中,第二偏置信號(hào)可在功率放大器裸片103上或在模塊101外部產(chǎn)生。第二功率放大器級(jí)可產(chǎn)生經(jīng)放大RF輸出信號(hào)。
[0349]經(jīng)放大RF輸出信號(hào)可經(jīng)由輸出匹配網(wǎng)絡(luò)104提供到功率放大器裸片103的輸出引腳RF_0UT。根據(jù)本發(fā)明的特定實(shí)施例,經(jīng)放大RF輸出信號(hào)可經(jīng)由RF發(fā)射線(xiàn)提供到輸出匹配網(wǎng)絡(luò)104及/或從所述輸出匹配網(wǎng)絡(luò)提供,所述RF發(fā)射線(xiàn)具有下文在章節(jié)X中進(jìn)一步詳細(xì)描述的特征的任何組合。匹配網(wǎng)絡(luò)104可提供于模塊101上以幫助減小信號(hào)反射及/或其它信號(hào)失真。例如,根據(jù)本文中下文在章節(jié)IX中描述的特征的任何組合,輸出匹配網(wǎng)絡(luò)104可包含用以匹配RF信號(hào)的基本頻率且以RF信號(hào)的諧波的相位終止的單獨(dú)終止電路。
[0350]功率放大器裸片103可包含一個(gè)或一個(gè)以上裸片上無(wú)源電路元件,例如電容器、電阻器或電感器。例如,功率放大器裸片103可包含一個(gè)或一個(gè)以上電阻器。在一些實(shí)施例中,功率放大器裸片103可包含一個(gè)或一個(gè)以上半導(dǎo)體電阻器,所述半導(dǎo)體電阻器包含下文在章節(jié)VIII中描述的特征的任何組合。
[0351]或者或另外,功率放大器裸片103可包含與減小高RF損耗鍍層的影響相關(guān)的特征,(舉例來(lái)說(shuō))包含下文在章節(jié)III中描述的特征的任何組合。作為一個(gè)實(shí)例,功率放大器裸片103可包含電連接到裸片上無(wú)源電路元件的第一引線(xiàn)及電連接到輸出信號(hào)以引導(dǎo)電流遠(yuǎn)離電連接到所述第一引線(xiàn)的接合墊的第二引線(xiàn)。
[0352]功率放大器裸片103可包含雙模式功率放大器。根據(jù)本發(fā)明的一些實(shí)施例,一個(gè)或一個(gè)以上裸片可包含下文在章節(jié)V中描述的雙模式功率放大器控制接口的特征的任何組合。雙模式功率放大器控制接口可實(shí)施于功率放大器裸片103及/或另一裸片(例如功率放大器偏置控制裸片106)上。
[0353]如圖1中所進(jìn)一步圖解說(shuō)明,模塊101可包含安裝到襯底102的功率放大器偏置控制裸片106。在本發(fā)明的特定實(shí)施例中,功率放大器偏置控制裸片106可基于功率放大器裸片103的性質(zhì)的指示符(例如功率放大器裸片103的工藝變化的指示符)通過(guò)實(shí)施本文中下文在章節(jié)VI中描述的特征的任何組合產(chǎn)生功率放大器偏置控制信號(hào)。功率放大器偏置控制裸片106還可基于在模塊101的控制引腳CONTROL上接收的控制數(shù)據(jù)(例如指示安置于功率放大器裸片103上的功率放大器的功率模式的控制數(shù)據(jù))產(chǎn)生功率放大器偏置控制信號(hào)。
[0354]還如圖1中所圖解說(shuō)明,功率放大器模塊101的一個(gè)或一個(gè)以上電路元件可包含電容器107及/或電感器108。所述一個(gè)或一個(gè)以上電路元件可安裝到襯底102及/或?qū)嵤┯谝r底102上。例如,電感器108可在襯底102上實(shí)施為襯底102上的跡線(xiàn)或安裝到襯底102的表面安裝組件(SMC)。電感器108可操作為扼流圈電感器,且可安置于在供應(yīng)電壓引腳VCC上接收的供應(yīng)電壓與功率放大器裸片103之間。電感器108可給功率放大器裸片103上的功率放大器提供在供應(yīng)電壓引腳VCC上接收的供應(yīng)電壓,同時(shí)對(duì)高頻率RF信號(hào)分量進(jìn)行扼流及/或阻擋。電感器108可包含電連接到供應(yīng)電壓引腳VCC的第一端及電連接到與功率放大器裸片103相關(guān)聯(lián)的雙極晶體管的集極的第二端。電容器107可充當(dāng)解耦電容器。如圖1中所圖解說(shuō)明,電容器107包含電連接到電感器108的第一端的第一端及電耦合到接地的第二端,所述接地在特定實(shí)施方案中使用模塊101的接地引腳(圖1中未圖解說(shuō)明)提供。電容器107可將低阻抗路徑提供到高頻率信號(hào),借此減小功率放大器供應(yīng)電壓的噪聲,從而改進(jìn)功率放大器穩(wěn)定性及/或改進(jìn)電感器108作為RF扼流圈的性能。在一些實(shí)施方案中,電容器107可包含SMC。
[0355]模塊101還可包含可電連接到(舉例來(lái)說(shuō))功率放大器裸片103的一個(gè)或一個(gè)以上電力供應(yīng)器引腳及/或一個(gè)或一個(gè)以上參考電壓引腳。功率放大器裸片103可包含一個(gè)或一個(gè)以上穿晶片通孔。穿晶片通孔可電耦合到在接地電位下配置的供應(yīng)器引腳。穿晶片通孔可包含下文在章節(jié)XI中描述的穿晶片通孔的特征的任何組合。例如,穿晶片通孔可為氮化鉭終止的穿晶片通孔。一個(gè)或一個(gè)以上電力供應(yīng)器引腳可將供應(yīng)電壓(例如功率高或VCC供應(yīng)電壓)提供到功率放大器。
[0356]根據(jù)特定實(shí)施例,模塊101可有利地包含RF屏蔽及/或RF隔離結(jié)構(gòu)。例如,所述模塊可包含本文中下文在章節(jié)XII及章節(jié)XIII中描述的特征的任何組合以提供此些RF屏蔽或RF隔離結(jié)構(gòu)。
[0357]模塊101可經(jīng)修改以包含較多或較少組件,包含(舉例來(lái)說(shuō))額外功率放大器裸片、電容器及/或電感器。例如,模塊101可包含一個(gè)或一個(gè)以上額外匹配網(wǎng)絡(luò)。作為另一實(shí)例,模塊101可包含額外功率放大器裸片以及經(jīng)配置以操作為解耦電容器及扼流圈電感器的額外電容器及電感器。模塊101可經(jīng)配置以具有額外引腳,例如在其中將單獨(dú)電力供應(yīng)提供到安置于功率放大器裸片101上的輸入級(jí)的實(shí)施方案及/或其中模塊101跨過(guò)多個(gè)頻帶操作的實(shí)施方案中。
[0358]I1.線(xiàn)接合墊系統(tǒng)及相關(guān)方法
[0359]為減小與高RF損耗鍍層(例如,舉例來(lái)說(shuō),Ni/Pd/Au鍍層)相關(guān)聯(lián)的RF損耗,在一些實(shí)施例中,重新配置焊料掩模以阻止電鍍線(xiàn)接合區(qū)的邊緣及側(cè)壁。使線(xiàn)接合區(qū)的邊緣及側(cè)壁不含高RF損耗鍍層(例如Ni/Pd/Au鍍層)提供使RF電流圍繞高電阻率材料流動(dòng)的路徑,此減小與高電阻率電鍍材料相關(guān)聯(lián)的RF信號(hào)損耗。如上文所指示,本發(fā)明的這些方面可與本發(fā)明的其它方面組合以更進(jìn)一步改進(jìn)功率放大器模塊及其中使用功率放大器模塊的裝置的性能。
[0360]線(xiàn)接合是用于將電路裝置(舉例來(lái)說(shuō),集成電路(IC)裸片)連接到封裝的下一層級(jí)的技術(shù)。這些電路裝置通常包含(舉例來(lái)說(shuō))通過(guò)焊球接合、楔接合等等電連接到嵌入于裝置封裝或襯底中的導(dǎo)體上的線(xiàn)接合墊的多個(gè)小導(dǎo)電引線(xiàn)/墊。襯底上的線(xiàn)接合墊提供IC與襯底之間的電連接,從而準(zhǔn)許IC與外部世界介接。在任一類(lèi)型的線(xiàn)接合中,導(dǎo)線(xiàn)使用熱、壓力及超聲波能量的某一組合附著于兩端處以制作焊接件。
[0361]多個(gè)銅圖案形成于電連接到電路圖案的襯底上,且填充物(例如電介質(zhì))填充于銅圖案之間以使得銅圖案的上部表面被暴露。然而,裸銅不可容易地焊接或接合且需要用促進(jìn)焊接或接合的材料電鍍。用材料覆蓋不應(yīng)焊接/接合的區(qū)以抵抗電鍍。一般來(lái)說(shuō),焊料抗蝕劑指用作掩模且阻止電鍍材料粘合到經(jīng)遮蔽銅跡線(xiàn)的聚合物涂層。將表面電鍍材料電鍍到經(jīng)暴露銅跡線(xiàn)的頂部層上以提供線(xiàn)接合墊。在一些應(yīng)用中,線(xiàn)接合墊適于直接線(xiàn)接合于有源電路上方以避免損壞易碎裝置且降低功率集成電路的金屬電阻。
[0362]現(xiàn)在參考圖2,其圖解說(shuō)明根據(jù)本發(fā)明的一個(gè)特定實(shí)施例的IC模塊109的一部分,所述IC模塊包含IC111,襯底121,銅跡線(xiàn)112,線(xiàn)接合墊113、114及接合線(xiàn)116。所述IC通過(guò)導(dǎo)線(xiàn)116線(xiàn)接合到線(xiàn)接合墊113及114。在所圖解說(shuō)明的實(shí)施例中,線(xiàn)接合墊113為6導(dǎo)線(xiàn)線(xiàn)接合墊且線(xiàn)接合墊114為3導(dǎo)線(xiàn)線(xiàn)接合墊。在其它實(shí)施例中,不同數(shù)目個(gè)導(dǎo)線(xiàn)116可附著到線(xiàn)接合墊113及114。線(xiàn)接合墊113及14包含接合區(qū)119、側(cè)壁117及邊緣118。
[0363]圖3圖解說(shuō)明用于形成線(xiàn)接合墊的示范性過(guò)程122的流程圖。關(guān)于圖2中所圖解說(shuō)明的實(shí)施例描述過(guò)程122。陳述123以襯底121開(kāi)始,所述襯底形成有電介質(zhì)層及導(dǎo)體層112(包含襯底121的上部表面上的跡線(xiàn)112)以形成電路路徑,如半導(dǎo)體制作領(lǐng)域的技術(shù)人員已知。
[0364]在陳述124處,過(guò)程122將焊料掩模涂覆到將被維持不含電鍍材料的IC模塊109的所述區(qū),如半導(dǎo)體制作領(lǐng)域的技術(shù)人員可能知曉。焊料掩模開(kāi)口界定電鍍材料將粘合到其的區(qū)。在一些實(shí)施例中,所述焊料掩模開(kāi)口將線(xiàn)接合墊113及114的線(xiàn)接合區(qū)119、側(cè)壁117以及邊緣118暴露于電鍍材料。在本發(fā)明的其它實(shí)施例中,跡線(xiàn)112以及線(xiàn)接合墊113及114的線(xiàn)接合區(qū)119、側(cè)壁117及邊緣118對(duì)電鍍工藝開(kāi)放。
[0365]在陳述126處,用電鍍材料電鍍銅跡線(xiàn)112的經(jīng)暴露區(qū)(不含焊料掩模)以形成線(xiàn)接合墊113及114,如半導(dǎo)體制作領(lǐng)域的技術(shù)人員可能知曉。
[0366]在本發(fā)明的實(shí)施例中,電鍍材料為鎳/金(Ni/Au)。在陳述126處,在銅跡線(xiàn)112上方電鍍鎳層且在所述鎳層上方電鍍金層。舉例來(lái)說(shuō),電鍍技術(shù)的實(shí)例包含浸鍍沉積、電解電鍍、無(wú)電極電鍍等等。
[0367]在本發(fā)明的特定實(shí)施例中,銅跡線(xiàn)在約5微米與約50微米厚之間,且優(yōu)選地為大約20微米。Ni/Au鍍層中的鎳層在約2.5微米到約7.6微米厚之間,且更優(yōu)選地在約5微米到約7微米之間。金層為大約0.70+/-0.2微米厚,且更優(yōu)選地為大約0.5+/-0.1微米。
[0368]傳統(tǒng)上,Ni/Au已成為射頻集成電路(RFIC)產(chǎn)品的標(biāo)準(zhǔn)表面電鍍材料。射頻(RF)為約30kHz到約300GHz的范圍內(nèi)的振蕩速率。在一實(shí)施例中,RFICl 11線(xiàn)接合到電鍍于襯底121的表面上的Ni/Au線(xiàn)接合墊113及114以形成RFIC111與其封裝的電連接。然而,金價(jià)格的增加已增加與Ni/Au表面鍍層相關(guān)聯(lián)的封裝成本。
[0369]為減小封裝成本,使用鎳/鈀/金(Ni/Pd/Au)電鍍材料來(lái)形成RFIC的線(xiàn)接合墊。在一實(shí)施例中,RFICl 11線(xiàn)接合到電鍍于襯底121的表面上的Ni/Pd/Au線(xiàn)接合墊113及114以形成RFICl 11與其封裝的電連接。Ni/Pd/Au鍍層使用比Ni/Au電鍍材料少的金,且隨著金價(jià)格增加,Ni/Pd/Au鍍層比Ni/Au電鍍材料有利地成本較少。
[0370]如圖4中所展示,其圖解說(shuō)明根據(jù)本發(fā)明的實(shí)施例的(舉例來(lái)說(shuō))襯底121的表面上的Ni/Pd/Au線(xiàn)接合墊113的截面??蓱?yīng)用于模塊中的任何其它接合墊(例如圖2的114)的如圖4中所展示的Ni/Pd/Au線(xiàn)接合墊113包含鎳層127、鈀層128及金層129。
[0371]現(xiàn)在參考圖3及4,在陳述126處,在銅跡線(xiàn)112上方電鍍鎳層127 ;在鎳層127上方電鍍鈀層128,且在鈀層128上方電鍍金層129。舉例來(lái)說(shuō),電鍍技術(shù)的實(shí)例包含浸鍍沉積、電解電鍍、無(wú)電極電鍍等等。
[0372]在圖4中所圖解說(shuō)明的本發(fā)明的實(shí)施例中,銅跡線(xiàn)112的高度Heu在約5微米與約50微米之間,且優(yōu)選地為20微米。鎳層127的高度HNi在約2.5微米到約7.6微米之間,且更優(yōu)選地在約5微米到約7微米之間。鈀層128的高度Hpd為大約0.09+/-0.06微米,且更優(yōu)選地為大約0.1+/-0.01微米。金層129的高度Hau為大約0.10+/-0.05微米,且更優(yōu)選地為大約0.1+/-0.01微米。
[0373]然而,由于薄鈀層128及金層129以及鎳層127的鐵磁本質(zhì),因此在射頻下電鍍有Ni/Pd/Au的表面具有比電鍍有Ni/Au的表面高的薄片電阻。薄片電阻適用于其中薄膜(例如,舉例來(lái)說(shuō),半導(dǎo)體的表面處理鍍層)被視為二維實(shí)體的二維系統(tǒng)。其類(lèi)似于三維系統(tǒng)中的電阻率。當(dāng)使用術(shù)語(yǔ)薄片電阻時(shí),電流必須沿薄片的平面而非垂直于薄片的平面流動(dòng)。
[0374]在上文所描述的Ni/Au線(xiàn)接合墊實(shí)施例中,Ni/Au的薄片電阻在2GHz下為大約30πιΩ/平方,而上文所描述及圖4中所圖解說(shuō)明的Ni/Pd/Au線(xiàn)接合墊實(shí)施例中的Ni/Pd/Au的薄片電阻在2GHz下為大約150m Ω/平方。因此,代替Ni/Au電鍍材料,用Ni/Pd/Au電鍍材料電鍍線(xiàn)接合墊113及114可導(dǎo)致額外RF損耗。此又可影響產(chǎn)品性能及良率。在一些實(shí)施例中,電鍍有Ni/Pd/Au的表面可使RF損耗潛在地增加大約0.1dB到大約0.4dB,或等效地影響功率效率大約1%到大約4%。
[0375]此外,振蕩信號(hào)經(jīng)受集膚效應(yīng)。集膚效應(yīng)是交流電流使自身分布于導(dǎo)體內(nèi)以使得所述導(dǎo)體的表面附近的電流密度大于其核心處的趨勢(shì)。即,電流趨向于在稱(chēng)作集膚深度的平均深度處在導(dǎo)體的皮膚處流動(dòng)。集膚效應(yīng)致使導(dǎo)體的有效電阻隨電流的頻率增加,這是因?yàn)樵S多導(dǎo)體攜載極少電流。集膚效應(yīng)是由于由交流電流誘發(fā)的渦流電流造成。隨著信號(hào)的頻率增加(舉例來(lái)說(shuō),增加到RF頻率),集膚深度減少。另外,渦流電流還致使導(dǎo)體的邊緣處的交流RF電流的擁擠。因此,RF電流的主要部分在導(dǎo)體112的邊緣及側(cè)壁上行進(jìn)。
[0376]圖5圖解說(shuō)明根據(jù)本發(fā)明的另一實(shí)施例的RFIC模塊131的擴(kuò)大部分,所述RFIC模塊131包含RFIC132、襯底141、銅跡線(xiàn)133、線(xiàn)接合墊134及136以及接合線(xiàn)116。RFIC132通過(guò)接合線(xiàn)116線(xiàn)接合到線(xiàn)接合墊134及136。在所圖解說(shuō)明的實(shí)施例中,線(xiàn)接合墊134為6導(dǎo)線(xiàn)線(xiàn)接合墊且線(xiàn)接合墊136為3導(dǎo)線(xiàn)線(xiàn)接合墊。在其它實(shí)施例中,其它數(shù)目個(gè)導(dǎo)線(xiàn)116(例如,舉例來(lái)說(shuō),1、2、3、4、5或6個(gè)以上)可附著到線(xiàn)接合墊134及136。線(xiàn)接合墊136包含接合區(qū)139、側(cè)壁137及邊緣138。
[0377]為減小RF信號(hào)損耗,制作工藝可將Ni/Pd/Au線(xiàn)接合墊134限于(舉例來(lái)說(shuō))接合區(qū)139,從而使側(cè)壁137及邊緣138不含Ni/Pd/Au電鍍材料。大多數(shù)RF電流行進(jìn)通過(guò)環(huán)繞經(jīng)電鍍線(xiàn)接合區(qū)139的未電鍍的邊緣及側(cè)壁,而非行進(jìn)通過(guò)如圖2及4中所圖解說(shuō)明的經(jīng)電鍍邊緣138及側(cè)壁137。因此,RF損耗減小。
[0378]在圖6中,其展示根據(jù)本發(fā)明的另一實(shí)施例的用于形成Ni/Pd/Au線(xiàn)接合墊134及136的示范性過(guò)程142的流程圖。關(guān)于圖5中所圖解說(shuō)明的實(shí)施例描述過(guò)程142。陳述143以襯底141開(kāi)始,所述襯底形成有電介質(zhì)層及導(dǎo)體層133(包含襯底141(圖7)的上部表面上的跡線(xiàn)133)以形成電路路徑,如半導(dǎo)體制作領(lǐng)域的技術(shù)人員可能知曉。
[0379]在陳述144處,在一實(shí)施例中,重新配置焊料掩模以覆蓋示范性地線(xiàn)接合墊134的邊緣138及側(cè)壁137。在另一實(shí)施例中,重新配置焊料掩模以覆蓋跡線(xiàn)133以及線(xiàn)接合墊的邊緣138及側(cè)壁137。焊料掩模開(kāi)口覆蓋線(xiàn)接合區(qū)139,以使得線(xiàn)接合區(qū)139對(duì)電鍍工藝開(kāi)放,而邊緣138及側(cè)壁137不對(duì)電鍍工藝開(kāi)放。在本發(fā)明的實(shí)施例中,由焊料掩模覆蓋的邊緣138的寬度應(yīng)至少寬于焊料掩模開(kāi)口對(duì)齊公差。在另一實(shí)施例中,由焊料掩模覆蓋的邊緣138的寬度為大約10微米到200微米,且優(yōu)選地為50微米到100微米。
[0380]在陳述146處,過(guò)程142將經(jīng)重新配置焊料掩模涂覆到RFIC模塊131,如半導(dǎo)體制作領(lǐng)域的技術(shù)人員可能知曉。
[0381]在陳述147處,過(guò)程142用Ni/Pd/Au電鍍材料電鍍RFIC模塊131以形成線(xiàn)接合墊,如半導(dǎo)體制作領(lǐng)域的技術(shù)人員可能知曉。舉例來(lái)說(shuō),電鍍技術(shù)的實(shí)例包含浸鍍沉積、電解電鍛、無(wú)電極電鍛等等。
[0382]作為與本發(fā)明相關(guān)的其它細(xì)節(jié)的實(shí)例,圖7圖解說(shuō)明根據(jù)本發(fā)明的實(shí)施例的襯底141的表面上的示范性Ni/Pd/Au線(xiàn)接合墊134的截面。如所展示的Ni/Pd/Au線(xiàn)接合墊134包含鎳層148、鈀層149及金層151。如圖7中所圖解說(shuō)明,Ni/Pd/Au線(xiàn)接合墊134的邊緣138及側(cè)壁137不含Ni/Pd/Au鍍層。
[0383]現(xiàn)在共同參考圖6及7,鎳層148電鍍于銅跡線(xiàn)133上方;鈕層149電鍍于鎳層148上方,且金層151電鍍于鈀層149上方。舉例來(lái)說(shuō),電鍍技術(shù)的實(shí)例包含浸鍍沉積、電解電鍛、無(wú)電極電鍛等等。
[0384]在圖7中所圖解說(shuō)明的實(shí)施例中,銅跡線(xiàn)133的高度Hcu在約5微米與約50微米之間,且優(yōu)選地為大約20微米。鎳層148的高度Hm在約2.5微米到約7.6微米之間,且更優(yōu)選地在約5微米到約7微米之間。鈀層149的高度Hpd為大約0.09+/-0.06微米,且更優(yōu)選地為大約0.1+/-0.01微米。金層151的高度Hau為大約0.10+/-0.05微米,且更優(yōu)選地為大約0.1+/-0.01微米。
[0385]圖8是根據(jù)本發(fā)明的實(shí)施例的將具有邊緣/側(cè)壁暴露的表面與邊緣/側(cè)壁電鍍的表面的跡線(xiàn)的RF損耗相比較的圖表152。圖表152沿y軸或垂直軸展示以分貝(dB)表達(dá)的功率損耗且沿X軸或水平軸展示以千兆赫(GHz)表達(dá)的頻率。RF信號(hào)的功率損耗在介于從約1.40GHz到約2.25GHz的范圍內(nèi)的頻率下計(jì)算為IOlogltl [RFpowerout/RFpower in]。
[0386]圖表152包含表示通過(guò)RFIC襯底上的各個(gè)跡線(xiàn)的RF信號(hào)的功率損耗的線(xiàn)153、156、158、161及163。線(xiàn)153指示通過(guò)裸銅跡線(xiàn)(無(wú)表面處理層)的RF信號(hào)的RF功率損耗。在大約1.9GHz下,如點(diǎn)154所指示,功率損耗為大約0.614dB。[0387]線(xiàn)156指示通過(guò)包含使其邊緣及側(cè)壁不含鍍層的Ni/Au接合墊的銅跡線(xiàn)的RF信號(hào)的功率損耗,而線(xiàn)158指示通過(guò)包含其中其邊緣及側(cè)壁電鍍有Ni/Au電鍍材料的Ni/Au接合墊的銅跡線(xiàn)的功率損耗。線(xiàn)156上的點(diǎn)157指示功率損耗在大約1.9GHz下為大約0.729dB,且線(xiàn)158上的點(diǎn)159指示功率損耗在大約1.9GHz下為大約0.795dB。
[0388]線(xiàn)161指示通過(guò)包含使其邊緣及側(cè)壁不含鍍層的Ni/Pd/Au接合墊的銅跡線(xiàn)的RF信號(hào)的功率損耗,而線(xiàn)163指示通過(guò)包含其中其邊緣及側(cè)壁電鍍有Ni/Pd/Au電鍍材料的Ni/Pd/Au接合墊的銅跡線(xiàn)的功率損耗。線(xiàn)161上的點(diǎn)162指示功率損耗在大約1.9GHz下為大約0.923dB,且線(xiàn)163上的點(diǎn)164指示功率損耗在大約1.9GHz下為大約1.191dB。
[0389]參考圖8中所圖解說(shuō)明的實(shí)施例,裸銅跡線(xiàn)(線(xiàn)153)提供最小功率損耗,且包含具有經(jīng)電鍍邊緣及側(cè)壁的Ni/Pd/Au接合墊的跡線(xiàn)(線(xiàn)163)提供最大RF功率損耗。具有Ni/Au接合墊的跡線(xiàn)(線(xiàn)156、158)產(chǎn)生比具有Ni/Pd/Au接合墊的跡線(xiàn)(線(xiàn)161、163)對(duì)RF信號(hào)少的功率損耗。與Ni/Au接合墊的跡線(xiàn)相比較,具有經(jīng)暴露邊緣及側(cè)壁的跡線(xiàn)(線(xiàn)156)產(chǎn)生比具有經(jīng)電鍍邊緣及側(cè)壁的跡線(xiàn)(線(xiàn)158)少的功率損耗。類(lèi)似地,具有包括經(jīng)暴露邊緣及側(cè)壁的Ni/Pd/Au接合墊的跡線(xiàn)(線(xiàn)161)產(chǎn)生比具有經(jīng)電鍍邊緣及側(cè)壁的Ni/Pd/Au接合墊的跡線(xiàn)(線(xiàn)163)對(duì)RF信號(hào)少的功率損耗。如箭頭166所指示,在一實(shí)施例中,通過(guò)不使其邊緣及側(cè)壁電鍍有Ni/Pd/Au電鍍材料的Ni/Pd/Au接合墊的RF信號(hào)的RF功率損耗比通過(guò)具有電鍍有Ni/Pd/Au的邊緣及側(cè)壁的Ni/Pd/Au接合墊的RF信號(hào)的RF功率損耗小大約0.26dB。
[0390]在本發(fā)明的特定實(shí)施例中,存在暴露于過(guò)程142的經(jīng)電鍍線(xiàn)接合區(qū)139的最小寬度以實(shí)現(xiàn)成功且可靠線(xiàn)接合連接。上文所描述的圖5及7圖解說(shuō)明配合于銅跡線(xiàn)133的均勻?qū)挾葍?nèi)的線(xiàn)接合墊134及136的實(shí)施例。換句話(huà)說(shuō),經(jīng)電鍍線(xiàn)接合區(qū)139的寬度以及未電鍍的邊緣138及側(cè)壁139的寬度不超出線(xiàn)接合墊134的區(qū)中的跡線(xiàn)133的均勻?qū)挾?,且?lèi)似地適用于線(xiàn)接合墊136及鄰近于相應(yīng)線(xiàn)接合墊的跡線(xiàn)133的區(qū)。
[0391]接下來(lái)關(guān)于圖9A到9F,其圖解說(shuō)明線(xiàn)接合墊的示范性布局,其中經(jīng)電鍍接合區(qū)139的最小寬度及至少一個(gè)未電鍍的邊緣138的寬度超出相應(yīng)線(xiàn)接合墊的區(qū)及鄰近于所述線(xiàn)接合墊的跡線(xiàn)133的區(qū)中的跡線(xiàn)133的均勻?qū)挾取T谝粚?shí)施例中,如果在用焊料掩模覆蓋線(xiàn)接合墊的邊緣138以使得其保持不含鍍層之后,線(xiàn)接合區(qū)139的最小大小需要未被滿(mǎn)足,那么可使跡線(xiàn)133的寬度隨最小邊緣暴露成比例地增加以滿(mǎn)足大小需要。
[0392]更具體來(lái)說(shuō),圖9A到9D圖解說(shuō)明具有環(huán)繞線(xiàn)接合墊的經(jīng)暴露邊緣138及側(cè)壁137的線(xiàn)接合墊的示范性布局。在用于特定所要應(yīng)用的本發(fā)明的實(shí)施例中,如果在用焊料掩模覆蓋線(xiàn)接合墊的邊緣138以使得其保持不含鍍層之后,線(xiàn)接合區(qū)139的最小大小需要未被滿(mǎn)足,那么可使跡線(xiàn)133的寬度隨最小邊緣暴露變形以滿(mǎn)足線(xiàn)接合區(qū)139大小需要。換句話(huà)說(shuō),線(xiàn)接合區(qū)的布局滿(mǎn)足或大于由襯底技術(shù)的設(shè)計(jì)規(guī)則設(shè)定的最小尺寸,且同時(shí)最小化包含接合區(qū)的銅跡線(xiàn)的經(jīng)電鍍邊緣及側(cè)壁。因此,RF電流在高電阻性經(jīng)電鍍邊緣及側(cè)壁上流動(dòng)通過(guò)最小距離。在圖9A到9D中,跡線(xiàn)133在線(xiàn)接合墊的區(qū)中在寬度上擴(kuò)展以容納線(xiàn)接合區(qū)139。此外,經(jīng)擴(kuò)展跡線(xiàn)133準(zhǔn)許線(xiàn)接合墊在焊料掩模工藝期間維持經(jīng)覆蓋邊緣138及側(cè)壁137 (未圖解說(shuō)明),此又準(zhǔn)許完整線(xiàn)接合墊沿相應(yīng)線(xiàn)接合墊的所有周界維持經(jīng)暴露邊緣138及側(cè)壁137。
[0393]圖9E及9F圖解說(shuō)明其中跡線(xiàn)133包含線(xiàn)接合墊,但電路布局考慮限制墊大小且阻止在遮蔽工藝期間用焊料掩模覆蓋邊緣138的示范性布局。在一個(gè)實(shí)施例中,跡線(xiàn)133隨線(xiàn)接合墊變形以容納線(xiàn)接合區(qū)139。在另一實(shí)施例中,跡線(xiàn)133在線(xiàn)接合墊的區(qū)中變形以容納線(xiàn)接合區(qū)139。在圖9E中,跡線(xiàn)133隨一個(gè)線(xiàn)接合墊變形以容納3導(dǎo)線(xiàn)線(xiàn)接合區(qū)139。在圖9F中,跡線(xiàn)133隨各自具有接合墊區(qū)139的兩個(gè)線(xiàn)接合墊變形以容納兩個(gè)2線(xiàn)接合區(qū)139,如所展示。因此,經(jīng)變形跡線(xiàn)133準(zhǔn)許電鍍邊緣及側(cè)壁的最小長(zhǎng)度,或換句話(huà)說(shuō),最大化未電鍍的邊緣及側(cè)壁的長(zhǎng)度以減小RF損耗且維持線(xiàn)接合墊的所需可接合區(qū)。
[0394]作為本發(fā)明的優(yōu)點(diǎn),為減小成本,在一些實(shí)施例中,代替Ni/Au將Ni/Pd/Au電鍍到RFIC模塊的襯底的表面跡線(xiàn)上以形成線(xiàn)接合區(qū)。然而,Ni/Pd/Au具有比Ni/Au高的RF薄片電阻,且此導(dǎo)致行進(jìn)通過(guò)Ni/Pd/Au線(xiàn)接合區(qū)的信號(hào)比行進(jìn)通過(guò)Ni/Au線(xiàn)接合區(qū)的信號(hào)高的RF損耗。為減小與高RF損耗鍍層(例如,舉例來(lái)說(shuō),Ni/Pd/Au鍍層)相關(guān)聯(lián)的RF損耗,在一些實(shí)施例中,重新配置焊料掩模以阻止電鍍線(xiàn)接合區(qū)的邊緣及側(cè)壁。使線(xiàn)接合區(qū)的邊緣及側(cè)壁不含高RF損耗鍍層(例如Ni/Pd/Au鍍層)提供RF電流流動(dòng)通過(guò)低電阻率材料的路徑,此減小與高電阻率電鍍材料相關(guān)聯(lián)的RF信號(hào)損耗。
[0395]盡管已關(guān)于Ni/Pd/Au表面鍍層描述實(shí)施例,但所揭示系統(tǒng)及方法適用于任何高RF損耗表面鍍層,例如,舉例來(lái)說(shuō),Sn、Pb、鐵磁性材料的其它表面等等。
[0396]特定實(shí)施例的以上詳細(xì)說(shuō)明并非打算為窮盡性或?qū)⒈景l(fā)明限于上文所揭示的精確形式。盡管上文出于說(shuō)明性目的而描述本發(fā)明的特定實(shí)施例及實(shí)例,但如相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到,可在本發(fā)明的范圍內(nèi)做出各種等效修改。舉例來(lái)說(shuō),盡管以給定次序呈現(xiàn)過(guò)程或框,但替代實(shí)施例可以不同次序執(zhí)行具有步驟的例程或使用具有框的系統(tǒng),且可刪除、移動(dòng)、添加、細(xì)分、組合及/或修改一些過(guò)程或框。這些過(guò)程、框或步驟中的每一者可以多種不同方式實(shí)施。此外,盡管有時(shí)將過(guò)程、框或步驟展示為串行執(zhí)行,但可代替地并行執(zhí)行或者可在不同時(shí)間執(zhí)行這些過(guò)程、框或步驟。
[0397]相關(guān)領(lǐng)域的技術(shù)人員應(yīng)理解,如本文中所提供的本發(fā)明的這些方面的教示可應(yīng)用于其它系統(tǒng),而不必僅應(yīng)用于本文中上文或下文描述的系統(tǒng)。因此,可以寬廣且變化的方式組合上文所描述的各種實(shí)施例的元件及動(dòng)作以提供多種其它實(shí)施例。
[0398]II1.用于減小高RF損耗鍍層的影響的設(shè)備及方法
[0399]為減小與高射頻(RF)損耗鍍層(例如,舉例來(lái)說(shuō),鎳/鈀/金(Ni/Pd/Au)鍍層)相關(guān)聯(lián)的RF損耗,相對(duì)于射頻集成電路(RFIC)的RF信號(hào)輸出將與所述RFIC相關(guān)聯(lián)的裸片上無(wú)源裝置(例如電容器、電阻器或電感器)放置于RF上行信號(hào)路徑中。通過(guò)將裸片上無(wú)源裝置放置于RF上行信號(hào)路徑中,RF電流不直接通過(guò)無(wú)源裝置接合墊的高RF損耗電鍍材料。如上文所指示,本發(fā)明的這些方面可與本發(fā)明的其它方面組合以進(jìn)一步改進(jìn)功率放大器模塊及其中使用功率放大器模塊的裝置的性能。
[0400]晶片制作通常指在硅或半導(dǎo)體晶片上建立集成電路的工藝。存在晶片制作領(lǐng)域的技術(shù)人員已知的許多工藝(例如,舉例來(lái)說(shuō),外延、遮蔽及蝕刻、擴(kuò)散、離子植入、多晶硅的沉積、電介質(zhì)制作、光刻及蝕刻、薄膜沉積、金屬化、玻璃鈍化、晶片上的每一裸片的探測(cè)及修整等等)以形成符合任何給定設(shè)計(jì)規(guī)范的集成電路。
[0401]在特定實(shí)施例中,將裸片上無(wú)源裝置(例如電阻器、電容器、電感器等等)定位于進(jìn)一步包含RF輸出信號(hào)的RFIC上為合意的。裸片上無(wú)源裝置可充當(dāng)RF電路中的濾波器、支管濾器、諧波頻率捕捉器等等。[0402]現(xiàn)在參考圖10,其圖解說(shuō)明包含襯底168及RFIC174的RFIC模塊167的擴(kuò)大部分。為了簡(jiǎn)化而省略額外電路。襯底168包含RFIC電路跡線(xiàn)169以及線(xiàn)接合墊171及172。在本發(fā)明的實(shí)施例中,線(xiàn)接合墊171及172包含Ni/Pd/Au。在另一實(shí)施例中,線(xiàn)接合墊171及172包含高RF損耗電鍍材料。在又一實(shí)施例中,線(xiàn)接合墊171及172包含Ni/Au。在一實(shí)施例中,線(xiàn)接合墊171及172形成有經(jīng)電鍍邊緣及側(cè)壁,如圖10中所圖解說(shuō)明。在另一實(shí)施例中,線(xiàn)接合墊171及172形成有不含表面電鍍材料的邊緣及側(cè)壁。
[0403]RFIC174包含RF輸出176及裸片上無(wú)源裝置177 (例如電容器177)。RF輸出176定位于RFIC174上的來(lái)自RFIC的內(nèi)部電路的RF輸出信號(hào)從其退出RFIC174且輸入到模塊167的RF電路中的位置處。在一實(shí)施例中,RFIC174的布局經(jīng)配置以使得電容器177在RF輸出176之后放置于RF模塊167的RF電路169中。在此布局中,當(dāng)RF輸出176線(xiàn)接合到線(xiàn)接合墊171且裸片上電容器177線(xiàn)接合到線(xiàn)接合墊172時(shí),裸片上電容器177在RFIC174的RF輸出176與模塊167的RF輸出之間。
[0404]箭頭173指示RF信號(hào)的RF電流的方向。如所展示,RF電流從RF輸出信號(hào)176流動(dòng)到模塊167的RF輸出。RF跡線(xiàn)169的在RF輸出信號(hào)176與模塊167的RF輸出之間的部分在RF信號(hào)下行路徑中,且跡線(xiàn)169的位于不接收RF電流的RF輸出176上方的部分在RF信號(hào)上行路徑中。在圖10中,電容器接合墊172位于RF下行路徑中。換句話(huà)說(shuō),RF電流在從RF輸出176行進(jìn)到襯底168上的電路的其余部分時(shí)通過(guò)電容器線(xiàn)接合墊172。在本發(fā)明的實(shí)施例中,使RF信號(hào)通過(guò)高RF損耗電鍍材料(例如Ni/Pd/Au電容器接合墊172)產(chǎn)生額外RF信號(hào)損耗。
[0405]圖11圖解說(shuō)明包含襯底179及RFIC186的RFIC模塊178的擴(kuò)大部分。為了簡(jiǎn)化而省略額外電路。襯底179包含RFIC電路跡線(xiàn)181以及線(xiàn)接合墊182及183。在本發(fā)明的特定實(shí)施例中,線(xiàn)接合墊182及183包含Ni/Pd/Au。在另一實(shí)施例中,線(xiàn)接合墊182及183包含高RF損耗電鍍材料。在又一實(shí)施例中,線(xiàn)接合墊182及183包含Ni/Au。在本發(fā)明的特定實(shí)施例中,線(xiàn)接合墊182及183形成有經(jīng)電鍍邊緣及側(cè)壁,如圖11中所圖解說(shuō)明。在另一實(shí)施例中,線(xiàn)接合墊182及183形成有不含表面電鍍材料的邊緣及側(cè)壁。
[0406]圖11的RFIC186的布局已經(jīng)重新配置以減小與流動(dòng)通過(guò)裸片上無(wú)源裝置的高RF損耗接合墊的RF電流相關(guān)聯(lián)的RF損耗。RFIC186包含RF輸出187及裸片上無(wú)源裝置(例如電容器188)。RF輸出187是RFIC186上的來(lái)自RFIC的內(nèi)部電路的RF輸出信號(hào)從其退出RFIC186且輸入到模塊178的RF電路中的位置。在本發(fā)明的實(shí)施例中,RFIC186的布局經(jīng)配置以使得電容器188在RF輸出187之前放置于RF模塊178的RF電路181中。在此布局中,當(dāng)RF輸出187線(xiàn)接合到線(xiàn)接合墊183且裸片上電容器188線(xiàn)接合到線(xiàn)接合墊182時(shí),裸片上電容器188不在RFIC186的RF輸出187與模塊178的RF輸出之間。
[0407]箭頭173再次指示RF信號(hào)的RF電流的方向。如所展示,RF電流從RF輸出信號(hào)187流動(dòng)到模塊178的RF輸出。在圖11中,無(wú)源裝置接合墊182位于RF上行路徑中。換句話(huà)說(shuō),RF電流在從RF輸出187行進(jìn)到襯底179上的電路的其余部分時(shí)不通過(guò)無(wú)源裝置線(xiàn)接合墊182。因此,在本發(fā)明的實(shí)施例中,將裸片上無(wú)源裝置放置于RFIC186的布局中以使得針對(duì)裸片上無(wú)源裝置襯底179上的接合墊182在RF上行信號(hào)路徑中減小與將裸片上無(wú)源裝置接合墊182放置于RF信號(hào)下行路徑中相關(guān)聯(lián)的RF信號(hào)損耗。
[0408]為減小成本,在一些實(shí)施例中,代替Ni/Au將Ni/Pd/Au電鍍到RFIC模塊的襯底的表面跡線(xiàn)上以形成線(xiàn)接合區(qū)。然而,Ni/Pd/Au具有比Ni/Au高的RF薄片電阻,且此導(dǎo)致行進(jìn)通過(guò)Ni/Pd/Au線(xiàn)接合區(qū)的信號(hào)比行進(jìn)通過(guò)Ni/Au線(xiàn)接合區(qū)的信號(hào)高的RF損耗。為減小與高RF損耗鍍層(例如,舉例來(lái)說(shuō),Ni/Pd/Au鍍層)相關(guān)聯(lián)的RF損耗,相對(duì)于RFIC輸出信號(hào),將與RFIC相關(guān)聯(lián)的裸片上無(wú)源裝置(例如電容器、電阻器、電感器等等)放置于RF上行路徑中。通過(guò)將具有無(wú)源裝置的IC布置于RF信號(hào)上行路徑中,RF信號(hào)電流在組裝模塊時(shí)不通過(guò)無(wú)源裝置的高RF損耗接合墊。
[0409]盡管已關(guān)于Ni/Pd/Au表面鍍層描述了本文中所呈現(xiàn)的特定實(shí)施例,但所揭示系統(tǒng)及方法適用于任何高RF損耗表面鍍層,例如,舉例來(lái)說(shuō),Sn、Pb、鐵磁性材料的其它表面等等。特定實(shí)施例的此詳細(xì)說(shuō)明并非打算為窮盡性或?qū)⒈景l(fā)明限于本發(fā)明的此章節(jié)中的此處所揭示的精確形式。盡管上文出于說(shuō)明性目的而描述本發(fā)明的特定實(shí)施例及實(shí)例,但如相關(guān)領(lǐng)域的技術(shù)人員在給出本文中所提供的揭示內(nèi)容的情況下將認(rèn)識(shí)到,可在本發(fā)明的范圍內(nèi)做出各種等效修改。
[0410]IV.具有包括分級(jí)的集極的雙極晶體管
[0411]本發(fā)明的此章節(jié)涉及在集極中具有至少一個(gè)分級(jí)的雙極晶體管,例如異質(zhì)結(jié)雙極晶體管。本發(fā)明的一個(gè)方面為包含在與基極的結(jié)處具有高摻雜濃度及其中摻雜濃度遠(yuǎn)離基極增加的至少一個(gè)分級(jí)的集極的雙極晶體管。在本發(fā)明的一些實(shí)施例中,高摻雜濃度可為至少約3X1016CnT3。根據(jù)特定實(shí)施例,集極包含兩個(gè)分級(jí)。此些雙極晶體管可實(shí)施于(舉例來(lái)說(shuō))功率放大器中。如上文所指示,本發(fā)明的這些方面可與本發(fā)明的其它方面組合以更佳改進(jìn)功率放大器模塊及其中使用功率放大器模塊的裝置的性能。
[0412]進(jìn)一步如通常所描述,本發(fā)明的此章節(jié)的方面涉及在鄰接基極的第一集極區(qū)域中具有高摻雜濃度(舉例來(lái)說(shuō),至少約3X1016cm_3)且在鄰近所述第一集極區(qū)域的另一集極區(qū)域中具有至少一個(gè)分級(jí)的雙極晶體管。雙極晶體管的鄰接基極的第一集極區(qū)域中的高摻雜濃度可改進(jìn)功率放大器系統(tǒng)中的第二溝道線(xiàn)性量度,例如ACPR2及/或ACLR2。然而,第一集極區(qū)域中的高摻雜濃度還可減少雙極晶體管的增益,例如RF增益。為抵消由于第一集極區(qū)域中的高摻雜濃度導(dǎo)致的增益的減少,可在另一集極區(qū)域中包含一個(gè)或一個(gè)以上分級(jí)以從第一集極區(qū)域中的高摻雜濃度轉(zhuǎn)變到子集極。在本發(fā)明的一些實(shí)施例中,另一集極區(qū)域包含其中摻雜濃度遠(yuǎn)離基極以不同速率變化(舉例來(lái)說(shuō),增加)的兩個(gè)不同分級(jí)。適當(dāng)?shù)剡x擇分級(jí)或多個(gè)分級(jí)(在期望個(gè)以上分級(jí)時(shí))及第一集極區(qū)域中的摻雜濃度可產(chǎn)生雙極晶體管的合意的RF增益及耐用性特性,尤其與在雙極晶體管包含平面摻雜或階梯摻雜的集極結(jié)構(gòu)的情況下相比時(shí)尤如此。
[0413]實(shí)驗(yàn)數(shù)據(jù)指示,包含此些雙極晶體管的功率放大器系統(tǒng)可滿(mǎn)足苛刻第二溝道線(xiàn)性規(guī)范且還滿(mǎn)足RF增益規(guī)范。例如,包含此雙極晶體管的功率放大器系統(tǒng)在以圍繞大約833MHz為中心的頻帶內(nèi)的頻率操作時(shí)可具有不大于約_65dBc的ACPR2及至少約29dBm的增益。相比來(lái)說(shuō),已嘗試實(shí)現(xiàn)ACPR2或ACLR2的所要電平的單純電路設(shè)計(jì)技術(shù)已具有有限成功。此外,具有經(jīng)增強(qiáng)ACPR2及/或ACLR2的其它雙極晶體管已使RF增益降級(jí)。
[0414]現(xiàn)在參考圖12A,其展示根據(jù)本發(fā)明的一個(gè)特定實(shí)施例的雙極晶體管189的說(shuō)明性截面。如所圖解說(shuō)明,雙極晶體管189為異質(zhì)結(jié)雙極晶體管(HBT)。雙極晶體管189可在襯底191上形成。襯底191可為半導(dǎo)體襯底,例如GaAs襯底。雙極晶體管189可安置于隔離區(qū)域193與195之間。隔離區(qū)域193及195為可提供雙極晶體管189與鄰近晶體管或其它電路元件之間的電隔離的非導(dǎo)電區(qū)域。舉例來(lái)說(shuō),隔離區(qū)域193及195可各自包含填充有氮化物、聚酰亞胺或適合于電隔離的其它材料的溝槽。雖然未展示,但應(yīng)理解,在襯底191與子集極192之間可包含一個(gè)或一個(gè)以上緩沖層。所述一個(gè)或一個(gè)以上緩沖層可包含使此材料半絕緣的植入物損壞的材料。
[0415]雙極晶體管189可包含集極194、基極196及射極203。集極194可包含具有不同摻雜分布概況的多個(gè)收集區(qū)域。例如,集極194可包含第一集極區(qū)域197,所述第一集極區(qū)域鄰接基極196及包含其中摻雜濃度遠(yuǎn)離第一集極區(qū)域196增加的至少一個(gè)分級(jí)的另一集極區(qū)域201。如圖12A中所圖解說(shuō)明,另一集極區(qū)域201可包含在第一集極區(qū)域197下方的第二集極區(qū)域198及在第二集極區(qū)域198下方的第三集極區(qū)域199。
[0416]第一集極區(qū)域197可鄰接基極196以形成集極-基極結(jié)。所述集極-基極結(jié)可為p-n結(jié)。第一集極區(qū)域197可包含N+摻雜的GaAs。第一集極區(qū)域197可為平面摻雜的區(qū)域。因此,在第一集極區(qū)域197內(nèi),摻雜濃度可為大致恒定的。雙極晶體管189的集極-基極界面處的第一集極區(qū)域197中的摻雜濃度可影響包含雙極晶體管189的系統(tǒng)的線(xiàn)性。例如,第一集極區(qū)域197的摻雜濃度與連同第一集極區(qū)域197的厚度一起可影響功率放大器系統(tǒng)的ACPR2及/或ACLR2。第一集極區(qū)域197的較低摻雜濃度連同第一集極區(qū)域197的較小厚度一起不可實(shí)現(xiàn)ACPR2及/或ACLR2的所要電平。另一方面,第一集極區(qū)域197的較高摻雜濃度連同第一集極區(qū)域197的較大厚度一起可使雙極晶體管189的增益降級(jí)以使得包含雙極晶體管189的系統(tǒng)不滿(mǎn)足增益規(guī)范,例如RF增益規(guī)范。鑒于此權(quán)衡,第一集極區(qū)域197的摻雜濃度及第一集極區(qū)域197的厚度的特定值可需要經(jīng)選擇以實(shí)現(xiàn)所要增益及所要線(xiàn)性?xún)烧?。作為一個(gè)實(shí)例,針對(duì)GaAs雙極晶體管189,圖12B指示第一集極區(qū)域197具有6 X IO1W3的摻雜濃度及2000 A的厚度。
[0417]第一集極區(qū)域197可具有經(jīng)選擇以滿(mǎn)足包含雙極晶體管189的功率放大器系統(tǒng)的ACPR2及/或ACLR2規(guī)范的摻雜濃度。作為一個(gè)實(shí)例,第一集極區(qū)域197可具有經(jīng)選擇以使得包含雙極晶體管189的系統(tǒng)在以圍繞大約833MHz為中心的頻帶內(nèi)的頻率操作時(shí)具有不大于約_65dBc的ACPR2及至少約29dBm的增益的摻雜濃度。在一些實(shí)施例中,第一集極區(qū)域197可具有經(jīng)選擇以使得包含雙極晶體管189的系統(tǒng)具有不大于約_55dBc、不大于約-57dBc、不大于約-60dBc、不大于約-62dBc、不大于約-65dBc、不大于約-67dBc、不大于約_70dBc、不大于約-72dBc或不大于約-75dBc的ACPR2的摻雜濃度。ACPR2的這些值可保持系統(tǒng)的輸出功率的整個(gè)范圍及/或RF頻率范圍內(nèi)的一個(gè)或一個(gè)以上操作頻帶。作為一個(gè)實(shí)例,為滿(mǎn)足一些ACPR2及/或ACLR2規(guī)范,第一集極區(qū)域197可具有至少約3 X IO16CnT3的摻雜濃度。
[0418]在本發(fā)明的一些特定實(shí)施例中,第一集極區(qū)域197可具有以下的摻雜濃度:至少約 3X IO16Cm 3、至少約 3.5X IO16Cm 3、至少約 4X IO16Cm 3、至少約 4.5X IO16Cm 3、至少約 5 X IO16Cm 3、至少約 5.5 X IO16Cm 3、至少約 6 X IO16Cm 3、至少約 6.5 X IO16Cm 3、至少約7 X IO16Cm 3、至少約 7.5 X IO16Cm 3、至少約 8 X IO16Cm 3、至少約 8.5 X IO16Cm 3 或至少約QXlO1W30根據(jù)特定實(shí)施例,第一集極區(qū)域197可具有在以下范圍中的一者內(nèi)選擇的摻雜濃度:約 3 X IO16CnT3 到 9 X 1016cnT3、約 3 X IO1W3 到 8X 1016cnT3、約 3 X IO16CnT3 到
7X 1016cnT3、約 3 X IO16CnT3 到 6 X IO1W3,約 3 X IO16CnT3 到 5X 1016cnT3、約 4 X IO1W3 到9 X 1016cnT3、約 4 X IO1W3 到 8X 1016cnT3、約 4 X IO1W3 到 7X 1016cnT3、約 4 X IO1W3 到6 X 1016cnT3、約 4 X IO1W3 到 5X 1016cnT3、約 5 X IO16CnT3 到 9X 1016cnT3、約 5 X IO16CnT3 到
8X 1016cnT3、約 5 X IO16CnT3 到 7X 1016cnT3、約 5 X IO16CnT3 到 6 X IO1W3,約 6 X IO16CnT3 到
9X 1016cnT3、約 6 X IO16CnT3 到 SXlO1W3,約 6 X IO16CnT3 到 7X 1016cnT3、約 7 X IO16Cm-3 到9 X 1016cnT3、約 7 X IO16CnT3 到 8 X IO16CnT3 或約 8 X IO16CnT3 到 QXlO1W30
[0419]根據(jù)特定實(shí)施例,第一集極區(qū)域197的厚度可在從約500 A到4000 A的范圍內(nèi)選擇。在這些實(shí)施例中的一些實(shí)施例中,第一集極區(qū)域197的厚度可在以下范圍中的一者內(nèi)選擇:約500 A到 1000 A、約1000 A到2000 A、約 1000 A 到3000 A、約 1500 A 到2000 A、約
2000 A到3000 A、約 2000 A 到4000 A、約2500 A到4_) A或約3000 A到4000 Α?這些厚度范圍中的任一者可與較早論述的摻雜濃度中的任一者組合地實(shí)施。在圖12A的雙極晶體管189中,第一集極區(qū)域197的厚度可測(cè)量為基極196與另一集極區(qū)域201之間的最短距離。
[0420]第一集極區(qū)域197中的較高摻雜濃度可減小雙極晶體管189的RF增益。為了滿(mǎn)足包含雙極晶體管189的系統(tǒng)(例如功率放大器系統(tǒng))的RF增益規(guī)范,可需要對(duì)雙極晶體管189的特征的其它改變來(lái)抵消RF增益的此減少。雙極晶體管189的另一集極區(qū)域201中的一個(gè)或一個(gè)以上分級(jí)可補(bǔ)償與第一集極區(qū)域197中的較高摻雜濃度相關(guān)聯(lián)的RF增益的損耗中的一些或所有損耗。同時(shí),仍可滿(mǎn)足包含雙極晶體管189的功率放大器系統(tǒng)的ACPR2及/或ACLR2規(guī)范。
[0421]另一集極區(qū)域201可包含其中摻雜以不同速率變化的多個(gè)分級(jí)。如圖12A及12B中所圖解說(shuō)明,另一集極區(qū)域201可包含具有第一分級(jí)的第二集極區(qū)域198及具有第二分級(jí)的第三集極區(qū)域199。在 第一分級(jí)中,摻雜濃度可在遠(yuǎn)離基極196的方向上增加。摻雜濃度還可在第二分級(jí)中在遠(yuǎn)離基極196的方向上增加。摻雜濃度可在第二分級(jí)中以與在第一分級(jí)中不同的速率增加。例如,如圖12B中所圖解說(shuō)明,摻雜濃度可在第二分級(jí)中以比在第一分級(jí)中大的速率增加。在本發(fā)明的一些其它實(shí)施方案中,第一分級(jí)及第二分級(jí)可具有以大致相同速率增加的相應(yīng)摻雜濃度。例如,可存在其中集極從第一分級(jí)轉(zhuǎn)變到第二分級(jí)的摻雜濃度的不連續(xù)及/或可存在在第一分級(jí)與第二分級(jí)之間具有平面摻雜的集極區(qū)域。第一分級(jí)及/或第二分級(jí)可線(xiàn)性或非線(xiàn)性地(舉例來(lái)說(shuō),拋物線(xiàn)地)變化。在圖12B中所圖解說(shuō)明的實(shí)例中,第一分級(jí)及第二分級(jí)兩者可具有線(xiàn)性地變化的摻雜濃度。
[0422]第二集極區(qū)域198可包含N-摻雜的GaAs。第一分級(jí)可跨越第二集極區(qū)域198。第二集極區(qū)域198中的摻雜濃度可遠(yuǎn)離基極196及第一集極區(qū)域197增加。在一些實(shí)施例中,鄰近第一集極區(qū)域197的第二集極區(qū)域198的摻雜濃度可以比第一集極區(qū)域196的摻雜濃度低約一個(gè)數(shù)量級(jí)的摻雜濃度開(kāi)始。舉例來(lái)說(shuō),如圖12B中所展示,第一集極區(qū)域196的摻雜濃度可為約6 X 1016cm_3且第二集極區(qū)域的最低摻雜濃度可為約7.5 X 1015cm_3。還如圖12B中所展示,第二集極區(qū)域198可具有約5000 A的厚度且摻雜濃度可從與第一集極區(qū)域196的界面處的約7.5 X IO15CnT3到與第三集極區(qū)域199的界面處的3 X IO16CnT3分級(jí)。在一些實(shí)施例中,與第三集極區(qū)域199的界面處的摻雜濃度可與第一分級(jí)遇到第二分級(jí)處大致相同。此可減小與集極194相關(guān)聯(lián)的電容的不連續(xù)。第一分級(jí)可減小基極到集極電容且因此增加雙極晶體管189的增益,例如RF增益。
[0423]第三集極區(qū)域199可包含N-摻雜的GaAs。第二分級(jí)可跨越第三集極區(qū)域199。第三集極區(qū)域199中的摻雜濃度可遠(yuǎn)離第二集極區(qū)域198增加。鄰近第二集極區(qū)域198的第三集極區(qū)域199的摻雜濃度可具有大約等于第二集極區(qū)域198的最大摻雜濃度的摻雜濃度。還如圖12B中所展示,第二集極區(qū)域198可具有約3000 A的厚度且摻雜濃度可從與第二集極區(qū)域198的界面處的約3 X IO16CnT3到與子集極192的界面處的6 X IO16CnT3分級(jí)。在一些實(shí)施例中,第三集極區(qū)域199的最大摻雜濃度可比子集極192的摻雜濃度低約兩個(gè)數(shù)量級(jí)。舉例來(lái)說(shuō),如圖12B中所展示,第三集極區(qū)域199的最大摻雜濃度可為約6X IO16CnT3且子集極192的摻雜濃度可為約5X1018cnT3。
[0424]第三集極區(qū)域199在與子集極192的界面處的摻雜濃度可確定從集極到射極的擊穿電壓,其中基極具有耦合到電位的電阻器。此擊穿電壓可稱(chēng)為“BVrax”。較高BVrax可增加安全操作區(qū)域(SOA)。與子集極192的界面處的第三集極區(qū)域199中的較高摻雜可減小S0A。在與子集極192的界面處將第三集極區(qū)域199摻雜太低可產(chǎn)生太陡峭的擊穿電流,因此減小雙極晶體管189的穩(wěn)健性。在特定實(shí)施例中,與子集極192的界面處的第三集極區(qū)域199中的摻雜濃度可在從約5X 1016cm_36到9X 1016cm_3的范圍內(nèi)選擇。此些摻雜濃度可產(chǎn)生雙極晶體管189的合意的BVcex值及/或合意的S0A。關(guān)于與雙極晶體管189相關(guān)聯(lián)的BVcex值的更多細(xì)節(jié)將參考圖13提供。
[0425]基極196可包含P+摻雜的GaAs?;鶚O196可比功率放大器系統(tǒng)中所使用的其它雙極晶體管中的基極薄及/或具有較高摻雜濃度。減小基極196的厚度且增加基極196的摻雜濃度可增加RF增益且使DC增益維持大致相同。舉例來(lái)說(shuō),在特定實(shí)施方案中,基極196的摻雜濃度可在從約2 X IO19CnT3到7 X IO19CnT3的范圍內(nèi)選擇。根據(jù)特定實(shí)施方案,基
極196的厚度可在從約350 A到1400 A的范圍內(nèi)選擇。在一些實(shí)施方案中,基極196的厚度可在從約500 A到900 A的范圍內(nèi)選擇。選自本文中所揭示的范圍的任何基極厚度可與選自本文中所揭示的范圍的基極摻雜濃度中的任一者組合地實(shí)施。作為一個(gè)實(shí)例,基極196可具有5.5X IO19CnT3的摻雜濃度及500人的厚度。在圖12A的雙極晶體管189中,厚度可為射極203與第一集極區(qū)域196之間的最短距離。
[0426]摻雜的產(chǎn)物及基極196的厚度可稱(chēng)為“甘梅數(shù)”。在一些實(shí)施例中,甘梅數(shù)可為大約恒定的,以使得雙極晶體管189可具有大約恒定β值。舉例來(lái)說(shuō),在選定范圍內(nèi)增加基極196的厚度可伴隨基極196的摻雜濃度的對(duì)應(yīng)減少以使甘梅數(shù)保持大約恒定。作為另一實(shí)例,在選定范圍內(nèi)減少基極196的厚度可伴隨基極196的摻雜濃度的對(duì)應(yīng)增加實(shí)現(xiàn)以使甘梅數(shù)保持大約恒定。減小基極196的厚度且增加基極196的摻雜可導(dǎo)致與基極196相關(guān)聯(lián)的電阻的不顯著改變。例如,將基極196的厚度從900 A改變?yōu)?00 A且將基極196的摻雜濃度從4X IO19CnT3改變?yōu)?.5Χ IO19CnT3可對(duì)基極196的電阻具有不顯著效應(yīng)。
[0427]雙極晶體管189可包含到集極的集極觸點(diǎn)208、到基極196的基極觸點(diǎn)209及到射極202的射極觸點(diǎn)212。這些觸點(diǎn)可提供去往及/或來(lái)自雙極晶體管189的電連接。觸點(diǎn)208、209及212可由任何適合導(dǎo)電材料形成。如圖12Α中所圖解說(shuō)明,射極觸點(diǎn)212可安置于頂部觸點(diǎn)207、底部觸點(diǎn)206及射極蓋202上方。
[0428]雙極晶體管189可包含襯底191上方的子集極192。子集極192可在另一集極區(qū)域201下方。舉例來(lái)說(shuō),如圖12Α中所圖解說(shuō)明,子集極192可安置于第三集極區(qū)域199與襯底192之間。子集極192可鄰接第三集極區(qū)域199。子集極192可為平面摻雜的區(qū)域。在一些實(shí)施例中,子集極192的摻雜濃度可比第三集極區(qū)域199的最高摻雜濃度高至少一個(gè)或兩個(gè)數(shù)量級(jí)。如圖12B中所展示,在特定實(shí)施例中,子集極192可具有大約5X IO18CnT3的摻雜濃度且具有至少約8000 A的厚度。物理接觸子集極192的集極觸點(diǎn)208可提供到集極194的電連接。
[0429]圖12C是圖解說(shuō)明對(duì)應(yīng)于圖12A的雙極晶體管189的部分的實(shí)例材料的圖例200。圖12A與圖12C之間的虛線(xiàn)經(jīng)包含以指示圖例200中的材料對(duì)應(yīng)于雙極晶體管189的特定部分。圖例200指示,在特定實(shí)施例中,襯底191可為半絕緣GaAs,子集極192可為N+GaAs,第三集極區(qū)域199可為N-GaAs,第二集極區(qū)域198可為N-GaAs,第一集極區(qū)域197可為N+GaAs,基極196可為P+GaAs,射極203可為Ν-1nGaP,射極蓋202可為N-GaAs,底部觸點(diǎn)206可為N+GaAs,且頂部觸點(diǎn)207可為InGaAs。應(yīng)理解,在一些實(shí)施例中,雙極晶體管189的區(qū)域中的一者或一者以上可包含代替圖例200中所提供的實(shí)例材料的適合替代材料。此夕卜,在本文中所描述的雙極晶體管中的任一者中,η型摻雜與P型摻雜可貫通晶體管中的一些或所有晶體管互換。因此,本文中所描述的特征的任何組合可應(yīng)用于NPN晶體管及/或PNP晶體管。
[0430]實(shí)驗(yàn)數(shù)據(jù)指示,包含圖12Α的雙極晶體管189的功率放大器系統(tǒng)當(dāng)前已滿(mǎn)足包含ACPR2及ACLR2的線(xiàn)性規(guī)范及滿(mǎn)足起來(lái)特別具挑戰(zhàn)性的RF增益規(guī)范。此外,實(shí)驗(yàn)數(shù)據(jù)指示,圖12Α的雙極晶體管189具有合意的耐用性質(zhì)量,舉例來(lái)說(shuō),如BVrax值及安全操作區(qū)域(SOA)所指示。
[0431]圖13是圖解說(shuō)明圖12Α的雙極晶體管100及常規(guī)雙極晶體管的BVrax與電流密度之間的關(guān)系的圖表。在圖13中,“ + ”符號(hào)表示對(duì)應(yīng)于雙極晶體管189的數(shù)據(jù)且“ο”符號(hào)表示對(duì)應(yīng)于當(dāng)前現(xiàn)有技術(shù)水平雙極晶體管的數(shù)據(jù)。如較早所提及,BVrax可表示其中基極具有耦合到電位的電阻器的雙極晶體管中的從集極到射極的擊穿電壓。
[0432]在圖13中,SOA由所圖解說(shuō)明的BVrax曲線(xiàn)下方的區(qū)表示。當(dāng)雙極晶體管以對(duì)應(yīng)于其BVrax曲線(xiàn)的電壓及電流密度操作時(shí),雙極晶體管達(dá)到其崩潰的點(diǎn)。此外,當(dāng)雙極晶體管以高于其對(duì)應(yīng)BVrax曲線(xiàn)的電壓及電流密度操作時(shí),雙極晶體管崩潰。
[0433]圖13中的數(shù)據(jù)指示,雙極晶體管189在于特定電流密度下在低于對(duì)應(yīng)BVrax曲線(xiàn)上的BVcex值的電壓下操作時(shí)在SOA內(nèi)操作。圖13中的數(shù)據(jù)還指示,雙極晶體管189在于特定電壓電平下在低于對(duì)應(yīng)BVraxI的電流密度的電流密度下操作時(shí)在SOA內(nèi)操作。此外,只要電壓與電流密度組合低于BVrax曲線(xiàn),那么雙極晶體管應(yīng)在SOA內(nèi)操作。如圖13中所展示,雙極晶體管189具有比常規(guī)雙極晶體管大的S0A。與常規(guī)雙極晶體管相比,雙極晶體管189具有增加的耐用性,這是因?yàn)槠渚哂休^大SOA且可在不崩潰的情況下在較高電流密度及電壓下操作。因此,雙極晶體管189具有合意的耐用性特性。
[0434]圖14Α描繪根據(jù)另一實(shí)施例的雙極晶體管213的說(shuō)明性截面。圖14Α的雙極晶體管213與圖12Α的雙極晶體管189大致相同,惟圖14Α的集極區(qū)域217不同于圖12Α的另一集極區(qū)域201除外。更具體來(lái)說(shuō),圖14Α中所展示的本文中的集極區(qū)域217具有不同于圖12Α的另一集極區(qū)域201的摻雜分布概況。圖14Β是展示圖14Α的雙極晶體管213的部分的說(shuō)明性摻雜濃度的圖表。
[0435]雙極晶體管213可類(lèi)似地包含具有第一集極區(qū)域197及另一集極區(qū)域217的集極194。第一集極區(qū)域197可包含參考圖12Α的第一集極區(qū)域197所描述的特征的任何組合。另一集極區(qū)域217可包含其中摻雜濃度遠(yuǎn)離基極196變化(舉例來(lái)說(shuō),增加)的單個(gè)分級(jí)。
[0436]為了滿(mǎn)足包含雙極晶體管213的系統(tǒng)(例如功率放大器系統(tǒng))的RF增益規(guī)范,雙極晶體管213的另一集極區(qū)域217中的單個(gè)分級(jí)可補(bǔ)償與第一集極區(qū)域197中的較高摻雜濃度相關(guān)聯(lián)的RF增益的損耗中的一些或所有損耗。同時(shí),仍可滿(mǎn)足包含雙極晶體管213的功率放大器系統(tǒng)的ACPR2及/或ACLR2規(guī)范。另一集極區(qū)域217可包含第二集極區(qū)域214及第三集極區(qū)域216,如圖14A及14B中所圖解說(shuō)明。在其它實(shí)施例中,舉例來(lái)說(shuō),如圖14D到14F中所展示,可從集極區(qū)域217省略平面摻雜的部分。
[0437]如圖14A及14B中所圖解說(shuō)明,集極區(qū)域217可包含具有平面摻雜的第二集極區(qū)域214。第二集極區(qū)域214可包含N-摻雜的GaAs。在一些實(shí)施例中,第二集極區(qū)域214的摻雜濃度具有比第一集極區(qū)域197的摻雜濃度低約一個(gè)數(shù)量級(jí)的摻雜濃度。根據(jù)特定實(shí)施例,第二集極區(qū)域的摻雜濃度可選自約7.5X 1015cm_3到1.5X 1016cm_3的范圍。第二集極區(qū)域214可具有選自從約2000 A到4000 A的范圍的厚度。在一些實(shí)施例中,第二集極區(qū)域214的摻雜濃度可大約等于第三集極區(qū)域216在其下開(kāi)始分級(jí)的摻雜濃度。此可減小與集極194相關(guān)聯(lián)的電容的不連續(xù)。
[0438]第三集極區(qū)域216可包含N-摻雜的GaAs。單個(gè)分級(jí)可跨越第三集極區(qū)域216。在其它實(shí)施例中,舉例來(lái)說(shuō),如圖14D到14F中所展示,單個(gè)分級(jí)可跨越相應(yīng)集極區(qū)域219。圖14A的第三集極區(qū)域216中的摻雜濃度可遠(yuǎn)離基極196、第一集極區(qū)域197及/或第二集極區(qū)域214增加。鄰近第二集極區(qū)域214的第三集極區(qū)域216的摻雜濃度可具有大約等于第二集極區(qū)域214的摻雜濃度的摻雜濃度。第三集極區(qū)域216可具有選自從約4000 A到7000人的范圍的厚度。第三集極區(qū)域216中的摻雜濃度可從與第二集極區(qū)域214的界面處的約7.5X IO15CnT3到與子集極192的界面處的至少約5X IO16CnT3分級(jí)。在一些實(shí)施例中,第三集極區(qū)域216的最大摻雜濃度可比子集極192的摻雜濃度低約兩個(gè)數(shù)量級(jí)。
[0439]繼續(xù)參考圖14A,第三集極區(qū)域216在與子集極192的界面處的摻雜濃度可確定BVrax。與子集極192的界面處的第三集極區(qū)域216中的較高摻雜可減小S0A。在與子集極192的界面處將第三集極區(qū)域216摻雜太低可產(chǎn)生太陡峭的擊穿電流,因此減小雙極晶體管213的穩(wěn)健性。在特定實(shí)施例中,與子集極192的界面處的第三集極區(qū)域216中的摻雜濃度可在從約5X IO16CnT3到9X IO16CnT3的范圍內(nèi)選擇。此些摻雜濃度可產(chǎn)生雙極晶體管213的合意的BVrex值及/或合意的SOA。
[0440]如圖14C的圖例200中所展示,雙極晶體管213可由與雙極晶體管189大致相同的材料形成,其中在集極194中具有不同摻雜分布概況。
[0441]圖14D描繪根據(jù)本發(fā)明的另一實(shí)施例的雙極晶體管218的說(shuō)明性截面。圖14D的雙極晶體管218與圖14A的雙極晶體管213大致相同,惟圖14D的集極區(qū)域219不同于圖14A的集極區(qū)域217除外。更具體來(lái)說(shuō),分級(jí)跨越圖14D中的集極區(qū)域219。雙極晶體管218的集極194可由第一集極區(qū)域197及另一集極區(qū)域219組成。如圖14D中所圖解說(shuō)明,雙極晶體管218的集極194僅包含第一集極區(qū)域197及另一第二集極區(qū)域219。圖14E是展示圖14D的雙極晶體管218的部分的說(shuō)明性摻雜濃度的圖表。如圖14F的圖例200中所展示,雙極晶體管218可由與雙極晶體管189及/或雙極晶體管213大致相同的材料形成,其中在集極194中具有不同摻雜分布概況。[0442]雙極晶體管218可包含具有第一集極區(qū)域197及另一集極區(qū)域219的集極194。第一集極區(qū)域197可包含參考圖12A的第一集極區(qū)域197所描述的特征的任何組合。集極區(qū)域219可包含其中摻雜濃度遠(yuǎn)離基極196變化(舉例來(lái)說(shuō),增加)且跨越整個(gè)集極區(qū)域219的單個(gè)分級(jí)。
[0443]為了滿(mǎn)足包含雙極晶體管218的系統(tǒng)(例如功率放大器系統(tǒng))的RF增益規(guī)范,雙極晶體管218的集極區(qū)域219中的單個(gè)分級(jí)可補(bǔ)償與第一集極區(qū)域197中的較高摻雜濃度相關(guān)聯(lián)的RF增益的損耗中的一些或所有損耗。同時(shí),仍可滿(mǎn)足包含雙極晶體管218的功率放大器系統(tǒng)的ACPR2及/或ACLR2規(guī)范。另一集極區(qū)域219中的分級(jí)可增加雙極晶體管218的BVcex及/或S0A。例如,在特定實(shí)施例中,集極區(qū)域219中的摻雜濃度可在與子集極192的界面處具有可在從約5X IO16CnT3到9X IO16CnT3的范圍內(nèi)選擇的摻雜濃度。集極區(qū)域219可具有任何適合厚度或本文中所描述的分級(jí)以實(shí)現(xiàn)本文中所描述的一個(gè)或一個(gè)以上特征。在一些實(shí)施例中,集極區(qū)域可具有選自從約4_ A到7000 A的范圍的厚度。根據(jù)特定實(shí)施例,集極219中的分級(jí)可從與第一集極區(qū)域197的界面處的約7.5 X IO15Cm-3到子集極192附近或所述子基極處的界面處的至少約5X IO16CnT3分級(jí)。
[0444]圖15是根據(jù)與本發(fā)明相關(guān)的方法的實(shí)施例的形成雙極晶體管的過(guò)程221的說(shuō)明性流程圖。應(yīng)理解,本文中所論述的過(guò)程中的任一者可包含較多或較少操作,且所述操作可視需要以任何次序執(zhí)行。此外,所述過(guò)程的一個(gè)或一個(gè)以上動(dòng)作可串行或并行執(zhí)行。過(guò)程221可在形成圖12A的雙極晶體管189、圖14A的雙極晶體管213、圖14D的雙極晶體管218或其任何組合時(shí)執(zhí)行。在框222處,形成雙極晶體管的子集極。所述子集極可包含本文中所描述的子集極(舉例來(lái)說(shuō),子集極192)的特征的任何組合。在框223處,可形成包含至少一個(gè)分級(jí)的集極區(qū)域??赏ㄟ^(guò)此項(xiàng)技術(shù)中已知的任何適合摻雜方法形成所述至少一個(gè)分級(jí)。集極區(qū)域可鄰近子集極,舉例來(lái)說(shuō),在圖12A、14A及14D的定向上直接在子集極上方。集極區(qū)域可包含本文中參考其它集極區(qū)域201、217及/或219所描述的特征的任何組合。例如,在一些實(shí)施例中,集極區(qū)域可具有兩個(gè)分級(jí)。集極區(qū)域的至少一個(gè)分級(jí)可增加雙極晶體管的RF增益及/或增加雙極晶體管的耐用性。舉例來(lái)說(shuō),至少一個(gè)分級(jí)可補(bǔ)償由于第一集極區(qū)域中的高摻雜濃度導(dǎo)致的雙極晶體管的增益的減少中的一些或所有減少。在框224處,可鄰接基極形成具有高摻雜濃度的不同集極區(qū)域。高摻雜濃度可為本文中所描述的第一集極區(qū)域197的摻雜濃度中的任一者,舉例來(lái)說(shuō),至少約3.0X1016cm_3。此外,第一集極區(qū)域的高摻雜濃度及厚度可共同改進(jìn)一個(gè)或一個(gè)以上第二溝道線(xiàn)性量度。
[0445]圖16是可包含圖12A的一個(gè)或一個(gè)以上雙極晶體管189、圖14A的一個(gè)或一個(gè)以上雙極晶體管213、圖14D的一個(gè)或一個(gè)以上雙極晶體管218或其任何組合的模塊226的示意性框圖。模塊226可為功率放大器系統(tǒng)的一些或所有部分。在一些實(shí)施方案中,模塊226可稱(chēng)為多芯片模塊及/或功率放大器模塊。模塊226可包含襯底227 (舉例來(lái)說(shuō),封裝襯底)、裸片228 (舉例來(lái)說(shuō),功率放大器裸片)、匹配網(wǎng)絡(luò)229等等或其任何組合。雖然未圖解說(shuō)明,但在一些實(shí)施方案中,模塊226可包含耦合到襯底227的一個(gè)或一個(gè)以上其它裸片及/或一個(gè)或一個(gè)以上電路元件。舉例來(lái)說(shuō),所述一個(gè)或一個(gè)以上其它裸片可包含控制器裸片,所述控制器裸片可包含功率放大器偏置電路及/或直流/直流(DC/DC)轉(zhuǎn)換器。舉例來(lái)說(shuō),安裝于封裝襯底上的實(shí)例電路元件可包含任何所要數(shù)目個(gè)電感器、電容器、阻抗匹配網(wǎng)絡(luò)等等或其任何組合。[0446]模塊226可包含安裝于襯底227的模塊226上及/或耦合到所述襯底的多個(gè)裸片及/或其它組件。在一些實(shí)施方案中,襯底227可為經(jīng)配置以支撐裸片及/或組件且在模塊226安裝于電路板(例如電話(huà)板)上時(shí)提供到外部電路的電連接性的多層襯底。
[0447]功率放大器裸片228可在模塊226的輸入引腳RF_IN處接收RF信號(hào)。功率放大器裸片228可包含一個(gè)或一個(gè)以上功率放大器,所述一個(gè)或一個(gè)以上功率放大器包含(舉例來(lái)說(shuō))經(jīng)配置以放大RF信號(hào)的多級(jí)功率放大器。功率放大器裸片228可包含輸入匹配網(wǎng)絡(luò)231、第一級(jí)功率放大器232(其可稱(chēng)為驅(qū)動(dòng)器放大器(DA))、級(jí)間匹配網(wǎng)絡(luò)233、第二級(jí)功率放大器234 (其可稱(chēng)為輸出放大器(OA))或其任何組合。
[0448]功率放大器可包含第一級(jí)功率放大器232及第二級(jí)功率放大器234。第一級(jí)功率放大器232及/或第二級(jí)功率放大器234可包含圖12A的一個(gè)或一個(gè)以上雙極晶體管189、圖14A的一個(gè)或一個(gè)以上雙極晶體管213、圖14D的一個(gè)或一個(gè)以上雙極晶體管218或其任何組合。此外,圖12A的雙極晶體管189、圖14A的雙極晶體管213及/或圖14D的雙極晶體管218可幫助滿(mǎn)足功率模塊226及/或功率放大器裸片228以滿(mǎn)足本文中所描述的線(xiàn)性及/或RF增益規(guī)范中的任一者。
[0449]RF輸入信號(hào)可經(jīng)由輸入匹配網(wǎng)絡(luò)231提供到第一級(jí)功率放大器232。匹配網(wǎng)絡(luò)231可接收第一級(jí)偏置信號(hào)。第一偏置信號(hào)可在PA裸片228上、在模塊226中的PA裸片228外部或在模塊226外部產(chǎn)生。第一級(jí)功率放大器232可放大RF輸入且經(jīng)由級(jí)間匹配電路233將經(jīng)放大RF輸入提供到第二級(jí)功率放大器234。級(jí)間匹配電路233可接收第二級(jí)偏置信號(hào)。第二級(jí)偏置信號(hào)可在PA裸片228上、在模塊226中的PA裸片228外部或在模塊226外部產(chǎn)生。第二級(jí)功率放大器234可產(chǎn)生經(jīng)放大RF輸出信號(hào)。
[0450]經(jīng)放大RF輸出信號(hào)可經(jīng)由輸出匹配網(wǎng)絡(luò)229提供到功率放大器裸片228的輸出引腳RF_0UT。匹配網(wǎng)絡(luò)229可提供于模塊226上以幫助減小信號(hào)反射及/或其它信號(hào)失真。功率放大器裸片228可為任何適合裸片。在一些實(shí)施方案中,功率放大器228裸片為砷化鎵(GaAs)裸片。在這些實(shí)施方案中的一些實(shí)施方案中,GaAs裸片具有使用異質(zhì)結(jié)雙極晶體管(HBT)工藝形成的晶體管。
[0451]模塊226還可包含可電連接到(舉例來(lái)說(shuō))功率放大器裸片228的一個(gè)或一個(gè)以上電力供應(yīng)器引腳。在一些實(shí)施方案中,所述一個(gè)或一個(gè)以上電力供應(yīng)器引腳可將可具有不同電壓電平的供應(yīng)電壓(例如Vsuppm及VsumY2)提供到功率放大器。模塊226可包含可(舉例來(lái)說(shuō))由多芯片模塊上的跡線(xiàn)形成的電路元件,例如電感器。所述電感器可操作為扼流圈電感器,且可安置于供應(yīng)電壓與功率放大器裸片228之間。在一些實(shí)施方案中,所述電感器是表面安裝的。另外,所述電路元件可包含與所述電感器并聯(lián)電連接且經(jīng)配置以在于引腳RF_IN上接收的信號(hào)的頻率附近的頻率下諧振的電容器。在一些實(shí)施方案中,所述電容器可包含表面安裝電容器。
[0452]模塊226可經(jīng)修改以包含更多或更少組件,包含(舉例來(lái)說(shuō))額外功率放大器裸片、電容器及/或電感器。舉例來(lái)說(shuō),模塊226可包含一個(gè)或一個(gè)以上額外匹配網(wǎng)絡(luò)229。作為另一實(shí)例,模塊226可包含額外功率放大器裸片以及經(jīng)配置以操作為安置于模塊226的所述額外功率放大器裸片與電力供應(yīng)器引腳之間的并聯(lián)LC電路的額外電容器及電感器。模塊226可經(jīng)配置以具有額外引腳,例如在其中單獨(dú)電力供應(yīng)被提供到安置于功率放大器裸片226上的輸入級(jí)的實(shí)施方案及/或其中模塊226跨過(guò)多個(gè)頻帶操作的實(shí)施方案中。[0453]模塊226可具有約3.2V到4.2V的低電壓正偏置供應(yīng)、良好線(xiàn)性(舉例來(lái)說(shuō),滿(mǎn)足本文中所描述的第二溝道線(xiàn)性規(guī)范中的任一者)、高效率(舉例來(lái)說(shuō),在28.25dBm下大約40%的PAE)、大的動(dòng)態(tài)范圍、小且低輪廓封裝(舉例來(lái)說(shuō),具有10墊配置的3mmX 3mmX 0.9mm)、關(guān)閉電源控制、支持低集極電壓操作、數(shù)字啟用、不需要參考電壓、
[0454]CMOS兼容控制信號(hào)、集成式方向耦合器或其任何組合。
[0455]在本發(fā)明的一些實(shí)施方案中,模塊226為功率放大器模塊,所述功率放大器模塊為針對(duì)寬帶碼分多址(WCDMA)應(yīng)用開(kāi)發(fā)的完全匹配的10墊表面安裝模塊。此小且高效模塊可將全1920MHz到1980MHz帶寬覆蓋范圍包裝成單個(gè)緊湊封裝。由于貫通整個(gè)功率范圍獲得的高效率,因此模塊226可給移動(dòng)電話(huà)提供合意的通話(huà)時(shí)間優(yōu)點(diǎn)。模塊226可借助高功率附加效率滿(mǎn)足高速下行連結(jié)包存取(HSDPA)、高速上行連結(jié)包存取(HSUPA)及長(zhǎng)期演進(jìn)(LTE)數(shù)據(jù)發(fā)射的嚴(yán)格光譜線(xiàn)性需要。方向耦合器可集成到模塊226中且可因此消除對(duì)外部耦合器的需要。
[0456]裸片228可為體現(xiàn)于包含模塊226的所有有源電路(例如圖12A的一個(gè)或一個(gè)以上雙極晶體管189、圖14A的一個(gè)或一個(gè)以上雙極晶體管213、圖14D的一個(gè)或一個(gè)以上雙極晶體管218或其任何組合)的單個(gè)砷化鎵(GaAs)微波單片集成電路(MMIC)中的功率放大器裸片。麗IC可包含板上偏置電路以及輸入匹配網(wǎng)絡(luò)231及級(jí)間匹配網(wǎng)絡(luò)233。
[0457]輸出匹配網(wǎng)絡(luò)229可具有體現(xiàn)為與模塊226的封裝內(nèi)的裸片228分離以增加及/或最優(yōu)化效率及功率性能的50歐姆負(fù)載。
[0458]模塊226可借助提供所有正電壓DC供應(yīng)操作同時(shí)維持高效率及良好線(xiàn)性(舉例來(lái)說(shuō),滿(mǎn)足本文中所描述的第二溝道線(xiàn)性規(guī)范中的任一者)的GaAs異質(zhì)結(jié)雙極晶體管(HBT)BiFET工藝制造。到模塊226的初級(jí)偏置可由任何三節(jié)N1-Cd電池、單節(jié)Li離子電池或具有選自約3.2V到4.2V的范圍內(nèi)的輸出的其它適合電池直接或經(jīng)由中間組件供應(yīng)。在一些實(shí)施方案中,不需要參考電壓。關(guān)閉電源可通過(guò)將啟用電壓設(shè)定為零伏而實(shí)現(xiàn)。根據(jù)一些實(shí)施方案,不需要外部供應(yīng)器側(cè)開(kāi)關(guān),這是因?yàn)樵谟呻姵毓?yīng)全初級(jí)電壓的情況下典型“斷開(kāi)”泄漏為幾微安。
[0459]本文中所描述的裝置、系統(tǒng)、方法及設(shè)備中的任一者可實(shí)施于多種電子裝置(例如移動(dòng)裝置(其還可稱(chēng)為無(wú)線(xiàn)裝置))中。圖17是可包含圖12A的一個(gè)或一個(gè)以上雙極晶體管189、圖14A的一個(gè)或一個(gè)以上雙極晶體管213、圖14D的一個(gè)或一個(gè)以上雙極晶體管218或其任何組合的實(shí)例移動(dòng)裝置236的示意性框圖。
[0460]移動(dòng)裝置236的實(shí)例可包含但不限于蜂窩式電話(huà)(舉例來(lái)說(shuō),智能電話(huà))、膝上型計(jì)算機(jī)、平板計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、電子書(shū)讀取器及便攜式數(shù)字媒體播放器。例如,移動(dòng)裝置101可為經(jīng)配置以使用(舉例來(lái)說(shuō))全球移動(dòng)系統(tǒng)(GSM),碼分多址(CDMA),3G、4G及/或長(zhǎng)期演進(jìn)(LTE)通信的多頻帶及/或多模式裝置(例如多頻帶/多模式移動(dòng)電話(huà))。
[0461]在特定實(shí)施例中,移動(dòng)裝置236可包含以下裝置中的一者或一者以上:切換組件237,收發(fā)器組件238,天線(xiàn)239,可包含圖1A的一個(gè)或一個(gè)以上雙極晶體管189、圖14A的一個(gè)或一個(gè)以上雙極晶體管213、圖14D的一個(gè)或一個(gè)以上雙極晶體管218的功率放大器241,控制組件242,計(jì)算機(jī)可讀媒體243,處理器244,電池246及供應(yīng)控制塊247。
[0462]收發(fā)器組件238可產(chǎn)生RF信號(hào)以供經(jīng)由天線(xiàn)239發(fā)射。此外,收發(fā)器組件238可從天線(xiàn)239接收傳入RF信號(hào)。
[0463]應(yīng)理解,與RF信號(hào)的發(fā)射及接收相關(guān)聯(lián)的各種功能性可通過(guò)在圖17中共同表示為收發(fā)器238的一個(gè)或一個(gè)以上組件實(shí)現(xiàn)。舉例來(lái)說(shuō),單個(gè)組件可經(jīng)配置以提供發(fā)射及接收功能性?xún)烧?。在另一?shí)例中,發(fā)射及接收功能性可由單獨(dú)組件提供。
[0464]類(lèi)似地,應(yīng)進(jìn)一步理解,與RF信號(hào)的發(fā)射及接收相關(guān)聯(lián)的各種天線(xiàn)功能性可通過(guò)在圖17中共同表示為天線(xiàn)239的一個(gè)或一個(gè)以上組件實(shí)現(xiàn)。舉例來(lái)說(shuō),單個(gè)天線(xiàn)可經(jīng)配置以提供發(fā)射及接收功能性?xún)烧摺T诹硪粚?shí)例中,發(fā)射及接收功能性可由單獨(dú)天線(xiàn)提供。在又一實(shí)例中,與移動(dòng)裝置236相關(guān)聯(lián)的不同頻帶可具備不同天線(xiàn)。
[0465]在圖17中,將來(lái)自收發(fā)器238的一個(gè)或一個(gè)以上輸出信號(hào)描繪為經(jīng)由一個(gè)或一個(gè)以上發(fā)射路徑提供到天線(xiàn)239。在所展示的實(shí)例中,不同發(fā)射路徑可表示與不同頻帶及/或不同功率輸出相關(guān)聯(lián)的輸出路徑。例如,所展示的兩個(gè)實(shí)例功率放大器241可表示與不同功率輸出配置(例如,低功率輸出及高功率輸出)相關(guān)聯(lián)的放大及/或與不同頻帶相關(guān)聯(lián)的放大。
[0466]在圖17中,將來(lái)自天線(xiàn)239的一個(gè)或一個(gè)以上經(jīng)檢測(cè)信號(hào)描繪為經(jīng)由一個(gè)或一個(gè)以上接收路徑提供到收發(fā)器238。在所展示的實(shí)例中,不同接收路徑可表示與不同頻帶相關(guān)聯(lián)的路徑。舉例來(lái)說(shuō),所展示的四個(gè)實(shí)例路徑可表示一些移動(dòng)裝置236具備的四頻帶能力。
[0467]為促進(jìn)接收與發(fā)射路徑之間的切換,切換組件237可經(jīng)配置以將天線(xiàn)239電連接到選定發(fā)射或接收路徑。因此,切換組件237可提供與移動(dòng)裝置236的操作相關(guān)聯(lián)的若干個(gè)切換功能性。在特定實(shí)施例中,切換組件237可包含經(jīng)配置以提供與(舉例來(lái)說(shuō))不同頻帶之間的切換、不同功率模式之間的切換、發(fā)射與接收模式之間的切換或其某一組合相關(guān)聯(lián)的功能性的若干個(gè)開(kāi)關(guān)。切換組件237還可經(jīng)配置以提供包含信號(hào)的濾波的額外功能性。舉例來(lái)說(shuō),切換組件237可包含一個(gè)或一個(gè)以上雙工器。
[0468]移動(dòng)裝置236可包含一個(gè)或一個(gè)以上功率放大器241。RF功率放大器可用以使具有相對(duì)低功率的RF信號(hào)的功率升壓。此后,經(jīng)升壓RF信號(hào)可用于多種目的,包含驅(qū)動(dòng)發(fā)射器的天線(xiàn)。功率放大器241可包含于電子裝置(例如移動(dòng)電話(huà))中以放大RF信號(hào)以供發(fā)射。舉例來(lái)說(shuō),在具有用于在3G及/或4G通信標(biāo)準(zhǔn)下通信的架構(gòu)的移動(dòng)電話(huà)中,可使用功率放大器來(lái)放大RF信號(hào)。管理RF信號(hào)的放大可為合意的,這是因?yàn)樗l(fā)射功率電平可取決于用戶(hù)遠(yuǎn)離基站及/或移動(dòng)環(huán)境多遠(yuǎn)。功率放大器還可用以幫助隨時(shí)間調(diào)節(jié)RF信號(hào)的功率電平,以便在經(jīng)指派接收時(shí)槽期間阻止發(fā)射信號(hào)干擾。功率放大器模塊可包含一個(gè)或一個(gè)以上功率放大器。
[0469]圖17展示在特定實(shí)施例中,可提供控制組件242,且此組件可包含經(jīng)配置以提供與切換組件237、功率放大器241、供應(yīng)控制件247及/或其它操作組件的操作相關(guān)聯(lián)的各種控制功能性的電路。
[0470]在本發(fā)明的特定實(shí)施例中,處理器244可經(jīng)配置以促進(jìn)本文中所描述的各種功能性的實(shí)施。與本文中所描述的組件中的任一者的操作相關(guān)聯(lián)的計(jì)算機(jī)程序指令可存儲(chǔ)于可指導(dǎo)處理器244的計(jì)算機(jī)可讀存儲(chǔ)器243中,以使得存儲(chǔ)于計(jì)算機(jī)可讀存儲(chǔ)器中的指令產(chǎn)生包含實(shí)施本文中所描述的移動(dòng)裝置、模塊等的各種操作特征的指令的制造物件。
[0471]所圖解說(shuō)明的移動(dòng)裝置236還包含供應(yīng)控制塊247,所述供應(yīng)控制塊可用以將電力供應(yīng)提供到一個(gè)或一個(gè)以上功率放大器241。舉例來(lái)說(shuō),供應(yīng)控制塊247可包含DC/DC轉(zhuǎn)換器。然而,在特定實(shí)施例中,供應(yīng)控制塊247可包含其它塊,例如,舉例來(lái)說(shuō),經(jīng)配置以基于將放大的RF信號(hào)的包絡(luò)使提供到功率放大器241的供應(yīng)電壓變化的包絡(luò)追蹤器。
[0472]供應(yīng)控制塊247可電連接到電池246,且供應(yīng)控制塊247可經(jīng)配置以基于DC/DC轉(zhuǎn)換器的輸出電壓使提供到功率放大器241的電壓變化。電池246可為供在移動(dòng)裝置236中使用的任何適合電池,包含(舉例來(lái)說(shuō))鋰離子電池。借助包含圖1A的一個(gè)或一個(gè)以上雙極晶體管189、圖14A的一個(gè)或一個(gè)以上雙極晶體管213、圖14D的一個(gè)或一個(gè)以上雙極晶體管218或其任何組合的至少一個(gè)功率放大器241,電池246的電力消耗可減小及/或功率放大器241的可靠性可得以改進(jìn),借此改進(jìn)移動(dòng)裝置236的性能。
[0473]上文所描述的實(shí)施例中的一些實(shí)施例已連同包含功率放大器的模塊及/或電子裝置(例如移動(dòng)電話(huà))一起提供實(shí)例。然而,所述實(shí)施例的原理及優(yōu)點(diǎn)可用于需要在不犧牲RF增益的情況下具有高電平的第二溝道線(xiàn)性的雙極晶體管的任何其它系統(tǒng)或設(shè)備。
[0474]實(shí)施本發(fā)明的一個(gè)或一個(gè)以上方面的系統(tǒng)可在各種電子裝置中實(shí)施。電子裝置的實(shí)例可包含但不限于消費(fèi)電子產(chǎn)品、消費(fèi)電子產(chǎn)品的部分、電子測(cè)試裝備等。更具體來(lái)說(shuō),經(jīng)配置以實(shí)施本發(fā)明的一個(gè)或一個(gè)以上方面的電子裝置可包含但不限于RF發(fā)射裝置、具有功率放大器的任何便攜式裝置、移動(dòng)電話(huà)(舉例來(lái)說(shuō),智能電話(huà))、電話(huà)、基站、超微型小區(qū)、雷達(dá)、經(jīng)配置以根據(jù)無(wú)線(xiàn)保真及/或藍(lán)牙標(biāo)準(zhǔn)通信的裝置、電視、計(jì)算機(jī)監(jiān)視器、計(jì)算機(jī)、手持式計(jì)算機(jī)、平板計(jì)算機(jī)、膝上型計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、微波、冰箱、汽車(chē)、立體聲系統(tǒng)、DVD播放器、CD播放器、VCR、MP3播放器、無(wú)線(xiàn)電器件、攝錄像機(jī)、相機(jī)、數(shù)碼相機(jī)、便攜式存儲(chǔ)器芯片、清洗機(jī)、干燥機(jī)、清洗機(jī)/干燥機(jī)、復(fù)印機(jī)、傳真機(jī)器、掃描儀、多功能外圍裝置、腕表、時(shí)鐘等。消費(fèi)電子產(chǎn)品的部分可包含多芯片模塊(包含RF發(fā)射線(xiàn))、功率放大器模塊、集成電路(包含RF發(fā)射線(xiàn))、襯底(包含RF發(fā)射線(xiàn))等等或其任何組合。此外,電子裝置的其它實(shí)例還可包含但不限于存儲(chǔ)器芯片、存儲(chǔ)器模塊、光學(xué)網(wǎng)絡(luò)或其它通信網(wǎng)絡(luò)的電路及磁盤(pán)驅(qū)動(dòng)器電路。此外,電子裝置可包含未完成的產(chǎn)品。
[0475]V.具有三模式輸入/輸出接口的雙模式功率放大器控制件
[0476]根據(jù)本發(fā)明的一些實(shí)施例,本發(fā)明的此章節(jié)涉及一種可用以在單個(gè)數(shù)字控制接口裸片內(nèi)提供射頻前端(RFFE)串行接口及三模式通用輸入/輸出(GPIO)接口兩者的雙模式控制接口。在特定實(shí)施例中,所述雙模式控制接口或數(shù)字控制接口可與功率放大器通信。此夕卜,所述雙模式控制接口可用以設(shè)定所述功率放大器的模式。如上文所指示,本發(fā)明的這些方面可與本發(fā)明的其它方面組合以進(jìn)一步改進(jìn)功率放大器模塊及其中使用功率放大器模塊的裝置的性能。
[0477]當(dāng)引入新標(biāo)準(zhǔn)或修改現(xiàn)有標(biāo)準(zhǔn)時(shí),通常有必要引入新組件或修改現(xiàn)有組件以使用新或經(jīng)更新標(biāo)準(zhǔn)。舉例來(lái)說(shuō),采用用于支持模塊(例如功率放大器模塊)內(nèi)的多個(gè)配置模式的MIPI? RF前端(RFFE)標(biāo)準(zhǔn)串行接口可意指希望支持新標(biāo)準(zhǔn)的裝置制造商可需要使用支持RFFE標(biāo)準(zhǔn)的新前端組件。具有使用RFFE標(biāo)準(zhǔn)的客戶(hù)及使用不同標(biāo)準(zhǔn)(例如通用輸入/輸出(GPIO)接口)的客戶(hù)的前端組件的制造商必須制造兩種單獨(dú)組件。此可為高成本的,這是因?yàn)?舉例來(lái)說(shuō))必須花費(fèi)更多時(shí)間及人力資源來(lái)生產(chǎn)兩種類(lèi)型的前端裝置。
[0478]此外,可通常需要希望支持兩個(gè)標(biāo)準(zhǔn)的裝置制造商重新設(shè)計(jì)其產(chǎn)品以配合兩個(gè)或兩個(gè)以上組件來(lái)支持所述標(biāo)準(zhǔn)。此可不僅需要更大物理空間,而且其還可導(dǎo)致較大電力消耗,這是因?yàn)?舉例來(lái)說(shuō))多個(gè)接口組件可各自消耗電力。[0479]有利地,本發(fā)明的此章節(jié)的實(shí)施例提供一種用于在不增加裸片的大小或支持前端接口所需的引腳的數(shù)目的情況下在單個(gè)裸片中實(shí)施多個(gè)標(biāo)準(zhǔn)的系統(tǒng)及方法。此外,在一些實(shí)施例中,與使用實(shí)施單個(gè)接口標(biāo)準(zhǔn)的組件的裝置相比,未增加電力消耗。此外,本發(fā)明的實(shí)施例提供單個(gè)接口組件或裸片以在不對(duì)現(xiàn)有裝置進(jìn)行任何修改的情況下支持RFFE串行接口、GPIO接口或兩個(gè)接口。在特定實(shí)施方案中,單個(gè)組件的大小及引腳計(jì)數(shù)可保持與實(shí)施RFFE接口及GPIO接口中的僅一者的裸片相同。
[0480]在本發(fā)明的特定實(shí)施例中,接口組件或數(shù)字控制接口包含實(shí)施M!PM) RFFE串行接口的功能性的RFFE核心。此RFFE核心可經(jīng)配置以從電壓輸入/輸出(VIO)引腳接收電力。在若干個(gè)實(shí)施方案中,當(dāng)未在使用中時(shí),所述RFFE核心可停止接收電力。當(dāng)不給RFFE核心供電時(shí),數(shù)字控制接口可經(jīng)配置以使用將信號(hào)提供到RFFE核心的引腳作為GPIO接口。通過(guò)使用組合邏輯,數(shù)字控制接口可控制是否將與RFFE串行接口或GPIO接口的使用相關(guān)聯(lián)的信號(hào)提供到(舉例來(lái)說(shuō))功率放大器。有利地,在特定實(shí)施例中,通過(guò)在單個(gè)裸片上合并RFFE串行接口與GPIO接口,可能在不疏遠(yuǎn)仍使用GPIO接口的任何制造商的情況下無(wú)縫采用RFFE串行標(biāo)準(zhǔn)。本文中描述關(guān)于組合RFFE串行標(biāo)準(zhǔn)與GPIO接口的更多細(xì)節(jié)。
[0481]A.電子裝置
[0482]圖18圖解說(shuō)明根據(jù)本發(fā)明的方面的無(wú)線(xiàn)裝置248的實(shí)施例。本發(fā)明的應(yīng)用并不限于無(wú)線(xiàn)裝置且可應(yīng)用于具有或不具有功率放大器的任何類(lèi)型的電子裝置。舉例來(lái)說(shuō),實(shí)施例可應(yīng)用于有線(xiàn)裝置、天氣感測(cè)裝置、RADAR、SONAR、微波爐及可包含功率放大器的任何其它裝置。此外,本發(fā)明的實(shí)施例可應(yīng)用于可包含經(jīng)由前端接口控制的一個(gè)或一個(gè)以上組件的裝置。舉例來(lái)說(shuō),本發(fā)明的實(shí)施例可應(yīng)用于可用于(僅列舉幾個(gè))功率放大器供應(yīng)調(diào)節(jié)、天線(xiàn)開(kāi)關(guān)模塊(ASM)及天線(xiàn)負(fù)載調(diào)諧模塊的開(kāi)關(guān)模式電力供應(yīng)器(SMPS)裝置。雖然本發(fā)明并不限于無(wú)線(xiàn)裝置或控制 功率放大器,但為簡(jiǎn)化論述,將關(guān)于無(wú)線(xiàn)裝置248及功率放大器模塊249描述若干個(gè)實(shí)施例。
[0483]無(wú)線(xiàn)裝置248可包含功率放大器模塊249。功率放大器模塊249可通常包含具有功率放大器251及用于控制功率放大器251的功率放大器控制器252的任何組件或裝置。雖然未如此限制,但控制功率放大器251通常指設(shè)定、修改或調(diào)整由功率放大器251提供的功率放大量。在一些實(shí)施方案中,功率放大器251可包含功率放大器控制器252。此外,功率放大器模塊249可為包含功率放大器控制器252及功率放大器251的功能性的單個(gè)組件。在其它實(shí)施方案中,無(wú)線(xiàn)裝置248可包含作為單獨(dú)且相異的組件的功率放大器251及功率放大器控制器252。
[0484]此外,無(wú)線(xiàn)裝置248可包含數(shù)字控制接口 253。在一些實(shí)施例中,功率放大器模塊249包含數(shù)字控制接口 253。一般來(lái)說(shuō),數(shù)字控制接口 253可包含可支持多種類(lèi)型的前端接口的任何類(lèi)型的控制接口。舉例來(lái)說(shuō),所圖解說(shuō)明的數(shù)字控制接口 253可支持MlPKiii射頻(RF)前端(RFFE)串行接口 254及通用輸入/輸出(GPIO)接口 256兩者。在若干個(gè)實(shí)施例中,數(shù)字控制接口 253可支持多種類(lèi)型的前端接口以使得所述接口可在不需要電路設(shè)計(jì)改變或接合改變的情況下在同一組件裸片上共存。此外,在一些實(shí)施例中,數(shù)字控制接口 253可在不增加經(jīng)暴露以供無(wú)線(xiàn)裝置248使用的接口引腳或連接點(diǎn)的數(shù)目的情況下支持多個(gè)前端接口。有利地,在若干個(gè)實(shí)施例中,數(shù)字控制接口 253可與在不修改數(shù)字控制接口 253的情況下支持不同接口標(biāo)準(zhǔn)的裝置一起使用。舉例來(lái)說(shuō),圖18的所圖解說(shuō)明的數(shù)字控制接口 253可在不修改數(shù)字控制接口 253的情況下與支持MIPI馨RFFE、GPIO或所述兩者的組
合的裝置一起使用。
[0485]在特定實(shí)施方案中,數(shù)字控制接口 253可用作功率放大器模塊249與確定或設(shè)定功率放大器模塊249、功率放大器控制器252、功率放大器251或可由數(shù)字控制接口 253控制的任何其它組件的操作模式的信號(hào)源之間的中間物或管理器。所述信號(hào)源可包含經(jīng)配置以將可致使數(shù)字控制接口 253確定或設(shè)定(舉例來(lái)說(shuō))功率放大器模塊249的操作模式的信號(hào)提供到數(shù)字控制接口 253的任何組件。例如,如圖18中所圖解說(shuō)明,所述信號(hào)源可為收發(fā)器257?;蛘呋蛄硗?,所述信號(hào)源可包含基帶芯片258、數(shù)字信號(hào)處理器(DSP) 259或可將一個(gè)或一個(gè)以上信號(hào)提供到數(shù)字控制接口 253以致使數(shù)字控制接口 253設(shè)定功率放大器模塊249或功率放大器251的操作模式的任何其它組件。
[0486]在設(shè)定功率放大器251的模式的情景的一個(gè)實(shí)例中,收發(fā)器從(舉例來(lái)說(shuō))天線(xiàn)261或DSP259接收信號(hào)。響應(yīng)于接收到所述信號(hào),收發(fā)器257可將一個(gè)或一個(gè)以上信號(hào)提供到與設(shè)定功率放大器251的操作模式相關(guān)聯(lián)的數(shù)字控制接口 253。數(shù)字控制接口 253可基于來(lái)自收發(fā)器257的所接收信號(hào)而確定所述所接收信號(hào)是與RFFE串行接口 254還是GPIO接口 256相關(guān)聯(lián)。數(shù)字控制接口 253可接著使用所識(shí)別接口(例如,RFFE串行接口 254、GPIO接口 256或數(shù)字控制接口 253可包含的任何其它接口)處理所述所接收信號(hào)。接著,基于處理所述所接收信號(hào)的結(jié)果,數(shù)字控制接口 253可將模式設(shè)定信號(hào)提供到功率放大器控制件252,所述功率放大器控制件可基于所述模式設(shè)定信號(hào)而設(shè)定功率放大器251的模式。
[0487]一般來(lái)說(shuō),功率放大器251的模式設(shè)定對(duì)應(yīng)于接著被提供到裝置(例如,無(wú)線(xiàn)裝置248)的組件的信號(hào)的功率放大的速率或數(shù)量。此信號(hào)可經(jīng)提供以給所述組件供電或以供由無(wú)線(xiàn)裝置248的所述組件處理。功率放大器模塊可從電力供應(yīng)器262接收電力。功率放大器模塊249可接著通過(guò)電力分配總線(xiàn)263將電力分配到如所圖解說(shuō)明的無(wú)線(xiàn)裝置248中所包含的若干個(gè)組件。
[0488]無(wú)線(xiàn)裝置248可包含若干個(gè)額外組件。這些額外組件中的至少一些組件可經(jīng)由電力分配總線(xiàn)263接收電力。此外,所述額外組件中的至少一些組件可與數(shù)字控制接口 253通信且可致使數(shù)字控制接口 253修改功率放大器模塊249的設(shè)定。舉例來(lái)說(shuō),無(wú)線(xiàn)裝置248可包含數(shù)/模轉(zhuǎn)換器(DAC) 264、顯示處理器266、中央處理器267、用戶(hù)接口處理器268、模/數(shù)轉(zhuǎn)換器269及存儲(chǔ)器271。
[0489]此外,提供圖18中所圖解說(shuō)明的無(wú)線(xiàn)裝置248的組件作為實(shí)例。無(wú)線(xiàn)裝置248可包含其它組件。舉例來(lái)說(shuō),無(wú)線(xiàn)裝置248可包含音頻處理器、陀螺儀或加速度計(jì)。此外,各種所圖解說(shuō)明的組件可組合成較少組件或分離成額外組件。舉例來(lái)說(shuō),DAC264與ADC269可組合成單個(gè)組件,且基帶芯片258可與收發(fā)器257組合。作為另一實(shí)例,收發(fā)器257可分解成單獨(dú)接收器與發(fā)射器。
[0490]B.數(shù)字控制梓口
[0491]圖19圖解說(shuō)明根據(jù)本發(fā)明的方面的識(shí)別為數(shù)字控制接口 272的數(shù)字控制接口的特定實(shí)施例。數(shù)字控制接口 272包含RFFE串行接口及GPIO接口兩者。有利地,在特定實(shí)施例中,數(shù)字控制接口 272可實(shí)施于具有與包含RFFE串行接口及GPIO接口中的一者的控制接口相同的數(shù)目個(gè)引腳的相同大小的封裝中。對(duì)使用或需要小封裝的應(yīng)用(例如可需要3mmX3mm模塊的應(yīng)用)來(lái)說(shuō),在不擴(kuò)展單個(gè)芯片的大小的情況下在所述芯片內(nèi)組合多個(gè)接口類(lèi)型的能力是特別有利的。
[0492]數(shù)字控制接口 272包含經(jīng)配置以提供MIP1? RFFE串行接口的功能性的RFFE核心273。此外,數(shù)字控制接口 272包含若干個(gè)輸入引腳:V10引腳274、時(shí)鐘/模式引腳276及數(shù)據(jù)/啟用引腳277。
[0493]VIO引腳274經(jīng)配置以接收指示數(shù)字控制接口 272應(yīng)操作為RFFE串行接口還是GPIO接口的信號(hào)。在所圖解說(shuō)明的實(shí)施例中,數(shù)字控制接口 272在VIO引腳274接收到邏輯高信號(hào)時(shí)操作為RFFE串行接口且在VIO引腳274接收到邏輯低信號(hào)時(shí)操作為GPIO接口。然而,在一些實(shí)施方案中,數(shù)字控制接口 272可經(jīng)配置以在VIO弓丨腳274接收到邏輯低信號(hào)時(shí)操作為RFFE串行接口且在VIO引腳274接收到邏輯高信號(hào)時(shí)操作為GPIO接口。所述邏輯低信號(hào)可與定義為低的任何值(例如O伏、-5伏或其它)相關(guān)聯(lián)。類(lèi)似地,所述邏輯高信號(hào)可與定義為高的任何值(例如O伏、+5伏或其它)相關(guān)聯(lián)。在一些實(shí)施方案中,所述邏輯低信號(hào)可與將VIO引腳274連接到接地相關(guān)聯(lián)。類(lèi)似地,在一些情形中,所述邏輯高信號(hào)可與將VIO引腳274連接到電壓源相關(guān)聯(lián)。
[0494]除設(shè)定數(shù)字控制接口 272的操作模式之外,VIO引腳274還可將電力從電源(例如電力供應(yīng)器262 (圖18))提供到RFFE核心273。因此,在一些實(shí)施例中,當(dāng)VIO引腳274被設(shè)定為邏輯低或接地時(shí),不給RFFE核心273供電且數(shù)字控制接口 272經(jīng)配置以充當(dāng)GPIO接口。另一方面,在一些實(shí)施例中,當(dāng)VIO引腳274被設(shè)定為邏輯高或者直接或間接地連接到電源時(shí),給RFFE核心273提供電力且數(shù)字控制接口 272經(jīng)配置以充當(dāng)RFFE串行接口。
[0495]此外,數(shù)字控制接口 272包含電力接通復(fù)位278,所述電力接通復(fù)位可以硬件、軟件或所述兩者的組合實(shí)施。電力接通復(fù)位278經(jīng)配置以促進(jìn)將RFFE核心273復(fù)位。在一些實(shí)施例中,電力接通復(fù)位278可用作反轉(zhuǎn)延遲函數(shù)。所述反轉(zhuǎn)延遲函數(shù)經(jīng)配置以在將數(shù)字控制接口 272配置為RFFE串行接口時(shí)提供用于將與RFFE核心273相關(guān)聯(lián)的一個(gè)或一個(gè)以上邏輯塊及/或一個(gè)或一個(gè)以上寄存器設(shè)定為已知條件或值的充足時(shí)間。雖然在一些情形中時(shí)間的長(zhǎng)度可為應(yīng)用特定的,但在其它情形中時(shí)間的長(zhǎng)度可基于硬件設(shè)計(jì)及/或?qū)嵤┓桨傅奶匦浴Ee例來(lái)說(shuō),所需時(shí)間量可取決于時(shí)鐘頻率、邏輯組件的大小、直接或間接地連接到數(shù)字控制接口 272的組件的類(lèi)型等。此外,當(dāng)初始化RFFE核心273或使RFFE核心273脫離復(fù)位狀態(tài)時(shí),將邏輯塊及/或寄存器設(shè)定為已知值可發(fā)生。
[0496]在一些實(shí)施方案中,電力接通復(fù)位278可經(jīng)配置以將選擇信號(hào)提供到組合邏輯塊279。舉例來(lái)說(shuō),假設(shè)數(shù)字控制接口 272經(jīng)配置以在VIO引腳274接收到邏輯低信號(hào)時(shí)操作為GPIO接口且在VIO引腳274接收到邏輯高信號(hào)時(shí)操作為RFFE串行接口。繼續(xù)此實(shí)例,當(dāng)VIO引腳274接收到邏輯低信號(hào)時(shí),由電力接通復(fù)位278提供的選擇信號(hào)可致使組合邏輯塊279將輸入到數(shù)據(jù)/啟用引腳277及時(shí)鐘/模式引腳276的信號(hào)分別輸出到啟用電平移位器282及模式電平移位器283?;蛘?,如果VIO引腳274接收到邏輯高信號(hào),那么由電力接通復(fù)位278提供的選擇信號(hào)可致使組合邏輯塊279將由RFFE核心273提供的信號(hào)輸出到啟用電平移位器282及模式電平移位器283。在特定實(shí)施例中,組合邏輯塊279可在將從數(shù)據(jù)/啟用引腳277及時(shí)鐘/模式引腳276或RFFE核心273接收的信號(hào)輸出到所述電平移位器之前延遲或以其它方式修改所述信號(hào)。
[0497]此外,在一些情形中,電力接通復(fù)位278可經(jīng)配置以將電平移位器281中的一者或一者以上置于默認(rèn)狀態(tài)中。舉例來(lái)說(shuō),當(dāng)RFFE核心273處于復(fù)位狀態(tài)中時(shí),可將電平移位器281置于默認(rèn)或復(fù)位狀態(tài)中。在一些設(shè)計(jì)中,電力接通復(fù)位278可連接到與經(jīng)配置以在GPIO接口模式期間為高的每一電平移位器相關(guān)聯(lián)的默認(rèn)高引腳且連接到與經(jīng)配置以在GPIO接口模式期間為低的每一電平移位器相關(guān)聯(lián)的默認(rèn)低引腳。在一些實(shí)施方案中,將電平移位器281設(shè)定到默認(rèn)狀態(tài)中可致使電平移位器281基于由默認(rèn)引腳284提供的默認(rèn)輸入信號(hào)而輸出值。雖然將默認(rèn)引腳284圖解說(shuō)明為接收默認(rèn)輸入信號(hào),但在若干個(gè)實(shí)施例中,默認(rèn)引腳284系結(jié)到默認(rèn)高及默認(rèn)低輸入中的一者。因此,在一些情形中,所述默認(rèn)值可被預(yù)配置,而在其它情形中,所述默認(rèn)值可基于配置或操作而為可變化的。在一些設(shè)計(jì)中,每一電平移位器281可與不同默認(rèn)值或信號(hào)相關(guān)聯(lián)是可能的。或者,每一電平移位器281可與同一默認(rèn)值或信號(hào)相關(guān)聯(lián)。
[0498]可通過(guò)Vcc引腳287給電平移位器281中的每一者供電。在一些實(shí)施方案中,每一電平移位器281可分別連接到電源。或者,單個(gè)電平移位器281可直接或間接地連接到電源,且其余電平移位器281可通過(guò)到電平移位器281的連接或連接到電源的其它組件而獲得電力。此外,電平移位器282及283可以類(lèi)似方式各自連接到電源,或可連接到電平移位器或者可將電力提供到電平移位器282及283的其它組件。在特定實(shí)施例中,電平移位器281、282及283經(jīng)配置以調(diào)整所接收信號(hào)的電壓電平且輸出經(jīng)修改信號(hào)。雖然未如此限制,但電平移位器281、282及283可調(diào)整所接收信號(hào)的電壓電平以大致匹配在Vcc引腳287處施加的電壓。
[0499]雖然圖19圖解說(shuō)明兩個(gè)電平移位器281,但本發(fā)明并未如此限制。RFFE核心273可與一個(gè)、兩個(gè)、三個(gè)或任何所要數(shù)目個(gè)額外電平移位器281直接或間接地通信。此外,在一些情形中,數(shù)字控制接口 272包含與RFFE核心273包含的寄存器(未展示)的數(shù)目一樣多的電平移位器281。每一寄存器可將與寄存器的值相關(guān)聯(lián)的信號(hào)提供到對(duì)應(yīng)電平移位器281。在一些情形中,可存在比寄存器多或少的電平移位器281。舉例來(lái)說(shuō),每一電平移位器281可與兩個(gè)寄存器相關(guān)聯(lián)。在此實(shí)例中,RFFE核心273內(nèi)部的邏輯可確定哪一寄存器的值被提供到對(duì)應(yīng)電平移位器281。作為第二實(shí)例,RFFE核心273可包含經(jīng)包含以供RFFE核心273內(nèi)部使用的額外寄存器。在此實(shí)例中,并非RFFE核心273的所有寄存器均可與電平移位器281相關(guān)聯(lián)。下文關(guān)于圖20更詳細(xì)地描述電平移位器281、282及283。
[0500]如先前所指示,RFFE核心273可包含一組寄存器(未展示)。在特定情形中,可將所述組寄存器設(shè)定為未知值。舉例來(lái)說(shuō),當(dāng)?shù)谝淮谓o無(wú)線(xiàn)裝置248供電時(shí),可將所述組寄存器設(shè)定為未知值。作為第二實(shí)例,在其中VIO引腳274用作RFFE核心273的電源及RFFE與GPIO模式之間的模式選擇器兩者的實(shí)施方案中,當(dāng)將數(shù)字控制接口 272第一次從GPIO接口轉(zhuǎn)變到RFFE串行接口時(shí),可將所述組寄存器設(shè)定為未知值。為確保在最初給RFFE核心273供電或使所述RFFE核心脫離復(fù)位狀態(tài)時(shí)將寄存器設(shè)定為已知值,RFFE核心273可經(jīng)配置以將所述組寄存器中的每一者的值設(shè)定為由一組捆綁默認(rèn)286提供的值。在特定實(shí)施方案中,捆綁默認(rèn)286可等效于提供到默認(rèn)引腳284的值。
[0501]RFFE核心273可經(jīng)配置以從時(shí)鐘/模式引腳276接收時(shí)鐘信號(hào)。此時(shí)鐘信號(hào)可基于RFFE核心273的實(shí)施方案而設(shè)定為任何頻率或信號(hào)形狀。在一些實(shí)施方案中,所述時(shí)鐘信號(hào)可為具有26MHz或26MHz以下的頻率的方形波。此外,RFFE核心273的數(shù)據(jù)接口可為雙向的。因此,RFFE核心273可在RFFE核心273的數(shù)據(jù)輸入處從數(shù)據(jù)/啟用引腳277接收數(shù)據(jù)。類(lèi)似地,RFFE核心273可將數(shù)據(jù)從RFFE核心273的數(shù)據(jù)輸出提供到數(shù)據(jù)/啟用引腳277。如圖19中所圖解說(shuō)明,通過(guò)緩沖器288及289,可緩沖數(shù)據(jù)輸入及數(shù)據(jù)輸出兩者。在一些實(shí)施例中,所述緩沖器可為三態(tài)緩沖器。在一些實(shí)施方案中,RFFE核心273的輸出啟用經(jīng)配置以控制緩沖器288及289以啟用數(shù)據(jù)輸出及數(shù)據(jù)輸入兩者以共享去往及來(lái)自數(shù)據(jù)/啟用引腳277的同一線(xiàn)。因此,在一些實(shí)例中,當(dāng)從RFFE核心273讀取數(shù)據(jù)時(shí),緩沖器288啟用數(shù)據(jù)流,而緩沖器289阻止數(shù)據(jù)流或被設(shè)定為高阻抗。類(lèi)似地,在一些實(shí)例中,當(dāng)將數(shù)據(jù)寫(xiě)入到RFFE核心273時(shí),緩沖器289啟用數(shù)據(jù)流,而緩沖器288阻止數(shù)據(jù)流或被設(shè)定為高阻抗。
[0502]以下是針對(duì)數(shù)字控制接口 272的使用情形的非限制性實(shí)例。根據(jù)本文所描述的各種實(shí)施例,其它操作及使用是可能的。在一個(gè)實(shí)例使用情形中,在VIO引腳274處接收邏輯低信號(hào)。舉例來(lái)說(shuō),此信號(hào)可從收發(fā)器257 (圖18)接收。接收到邏輯低信號(hào)致使數(shù)字控制接口 272操作為GPIO接口。因此,在此實(shí)例中,RFFE核心273為非作用的。此外,組合邏輯塊279將在時(shí)鐘/模式引腳276及數(shù)據(jù)/啟用引腳277處接收的信號(hào)分別傳遞到模式電平移位器283及啟用電平移位器282。電平移位器282及283在修改所述信號(hào)的電壓電平后將所述信號(hào)提供到功率放大器控制器252。功率放大器控制器252(圖18)基于從電平移位器282及283接收的所述信號(hào)而控制功率放大器251以設(shè)定由功率放大器251接收的信號(hào)(例如由電力供應(yīng)器262或收發(fā)器257提供的信號(hào))的放大電平。功率放大器控制器252還可從電平移位器281接收與默認(rèn)相關(guān)聯(lián)的信號(hào)。如果如此,那么功率放大器控制器252可忽視來(lái)自電平移位器281的信號(hào)或可部分地基于從電平移位器281接收的信號(hào)而控制功率放大器251。
[0503]作為第二實(shí)例使用情形,繼續(xù)參考圖18及19,在VIO引腳274處接收邏輯高信號(hào)。舉例來(lái)說(shuō),此信號(hào)可從圖18的基帶芯片258接收。接收到邏輯低信號(hào)致使數(shù)字控制接口272操作為RFFE串行接口。因此,在此實(shí)例中,RFFE核心273為作用的且組合邏輯塊279將從RFFE核心273接收的模式及啟用信號(hào)分別傳遞到模式電平移位器283及啟用電平移位器282。電平移位器282及283在修改所述信號(hào)的電壓電平后將所述信號(hào)提供到功率放大器控制器252。功率放大器控制器252可部分地基于從電平移位器282及283接收的信號(hào)而控制功率放大器251。在特定實(shí)施例中,當(dāng)數(shù)字控制接口 272正操作為RFFE串行接口時(shí),功率放大器控制器252可忽視電平移位器282及283的信號(hào)。
[0504]繼續(xù)第二實(shí)例使用情形,RFFE核心273可從時(shí)鐘/模式引腳276接收時(shí)鐘信號(hào)且從數(shù)據(jù)/啟用引腳277接收地址信號(hào)?;蛘呋蛄硗?,RFFE核心273可從數(shù)據(jù)/啟用引腳277接收數(shù)據(jù)信號(hào)。在一些情形中,在地址信號(hào)之后接收數(shù)據(jù)信號(hào)。或者,可在地址信號(hào)之前接收數(shù)據(jù)信號(hào)。此外,在其中數(shù)字控制接口 272包含單獨(dú)地址引腳(未展示)的實(shí)施例中,RFFE核心273可至少部分地并行接收地址信號(hào)及數(shù)據(jù)信號(hào)。
[0505]RFFE核心273可使用時(shí)鐘信號(hào)來(lái)同步化與RFFE核心273相關(guān)聯(lián)的一個(gè)或一個(gè)以上組件的操作。此外,可使用時(shí)鐘信號(hào)來(lái)促進(jìn)識(shí)別寄存器地址及與從數(shù)據(jù)/啟用引腳277接收的信號(hào)相關(guān)聯(lián)的數(shù)據(jù)。RFFE核心273可使用地址信號(hào)來(lái)識(shí)別與RFFE核心273相關(guān)聯(lián)的寄存器。RFFE核心273可接著將與數(shù)據(jù)信號(hào)相關(guān)聯(lián)的數(shù)據(jù)存儲(chǔ)于寄存器處。在一些實(shí)施例中,RFFE核心273可基于數(shù)據(jù)信號(hào)而修改寄存器處的現(xiàn)有數(shù)據(jù)。此外,在一些情形中,在數(shù)據(jù)/啟用引腳277處接收的信號(hào)可控制RFFE核心273或致使RFFE核心273修改其操作。
[0506]在特定實(shí)施例中,RFFE核心273可將一個(gè)或一個(gè)以上信號(hào)提供到電平移位器281。由RFFE核心273提供的信號(hào)可與存儲(chǔ)于與RFFE核心273相關(guān)聯(lián)的寄存器處的值及/或信號(hào)相關(guān)聯(lián)。此外,電平移位器281可接著將信號(hào)及/或信號(hào)的經(jīng)修改版本提供到功率放大器控制器252。功率放大器控制器252至少部分地基于來(lái)自電平移位器281的信號(hào)(且在一些情形中,至少部分地基于來(lái)自模式電平移位器283及/或啟用電平移位器282的信號(hào))而設(shè)定功率放大器251的配置。
[0507]一般來(lái)說(shuō),在VIO引腳274、時(shí)鐘/模式引腳276及數(shù)據(jù)/啟用引腳277處接收的信號(hào)為數(shù)字信號(hào)。然而,在一些實(shí)施例中,所述所接收信號(hào)中的一者或一者以上可為模擬信號(hào)。例如,在VIO引腳274處接收的信號(hào)可為模擬信號(hào)。此外,圖19中所圖解說(shuō)明的組件中的每一者可包含于單個(gè)芯片或裸片(例如數(shù)字控制接口 253)中。有利地,在特定實(shí)施例中,在單個(gè)裸片中包含數(shù)字控制接口 272的組件中的每一者啟用無(wú)線(xiàn)裝置(例如無(wú)線(xiàn)裝置248)以具有在不需要多個(gè)芯片的情況下使用RFFE串行接口、GPIO接口或兩種類(lèi)型的接口的能力。通過(guò)代替多個(gè)芯片使用單個(gè)芯片,特定實(shí)施例可減小電力消耗且減小功率放大器251或可使用控制接口的任何其它模塊的控制接口所需的占用面積。
[0508]C.電平移位器
[0509]圖20圖解說(shuō)明根據(jù)本發(fā)明的方面的電平移位器291的實(shí)施例。電平移位器281、282及283的實(shí)施例可等效于或大致等效于電平移位器291。在一些實(shí)施方案中,電平移位器281、282及283可在設(shè)計(jì)上不同于電平移位器291。然而,所述電平移位器中的每一者能夠修改輸入信號(hào)的電壓。在一些情形中,輸入信號(hào)的電壓經(jīng)移位或修改以匹配在Vcc引腳287(圖19)處提供的電壓。在其它情形中,在介于輸入電壓與在Vcc引腳287處提供的電壓之間的范圍內(nèi)移位或修改輸入信號(hào)的電壓。
[0510]在操作期間,電平移位器291能夠在輸入292處接收輸入信號(hào)。此輸入信號(hào)可通常包含使得其電壓電平被修改的任何信號(hào)。因此,例如,所述輸入信號(hào)可包含先前關(guān)于圖19所描述的信號(hào)中的一者或一者以上。舉例來(lái)說(shuō),所述輸入信號(hào)可為從RFFE核心273 (包含從與RFFE核心273相關(guān)聯(lián)的寄存器中的一者)提供的信號(hào)。作為第二實(shí)例,所述輸入信號(hào)可為由組合邏輯塊279提供的信號(hào)。
[0511]將在輸入292處接收的輸入信號(hào)提供到鎖存器293。鎖存器293可包含任何類(lèi)型的觸發(fā)器。舉例來(lái)說(shuō),如圖20中所圖解說(shuō)明,鎖存器293可為基于“與非”的RS觸發(fā)器。然而,其它類(lèi)型的觸發(fā)器是可能的。舉例來(lái)說(shuō),鎖存器293可為基于“或非”的RS觸發(fā)器。在特定實(shí)施例中,鎖存器293確保來(lái)自鎖存器293的非重疊輸出。確保非重疊輸出確保每一對(duì)NFET晶體管294不在同時(shí)啟動(dòng)。在一些實(shí)施例中,可使用具有延遲元件的兩個(gè)并行信號(hào)路徑來(lái)確保每一對(duì)NFET晶體管294不在同時(shí)啟動(dòng)。
[0512]在一些實(shí)施方案的情況下,鎖存器293提供兩個(gè)信號(hào),一個(gè)信號(hào)來(lái)自“與非”門(mén)中的每一者(例如,設(shè)定信號(hào)及復(fù)位信號(hào))??蓪⑺鲂盘?hào)中的每一者提供到一對(duì)NFET晶體管294??赏ㄟ^(guò)來(lái)自鎖存器293的信號(hào)啟動(dòng)NFET晶體管294。當(dāng)啟動(dòng)時(shí),所述NFET晶體管設(shè)定交叉耦合對(duì)PFET晶體管296的狀態(tài)。交叉耦合對(duì)PFET晶體管296致使輸入信號(hào)的電壓電平被電平移位。接著在輸出297處將此經(jīng)電平移位的信號(hào)提供到(舉例來(lái)說(shuō))圖18中所展示的功率放大器控制器252或功率放大器251。在一些實(shí)施例中,例如在可能期望負(fù)輸出電壓操作時(shí),NFET晶體管294可為PFET晶體管且PFET晶體管296可為NFET晶體管。
[0513]在本發(fā)明的一些實(shí)施例中,不在輸入292處提供信號(hào)或所述信號(hào)大致為零是可能的。在此些實(shí)施例中,可由默認(rèn)低輸入298及/或默認(rèn)高輸入299所提供的默認(rèn)信號(hào)設(shè)定或啟動(dòng)NFET晶體管294。雖然圖20圖解說(shuō)明兩個(gè)默認(rèn)(默認(rèn)高輸入299及默認(rèn)低輸入298),但在若干個(gè)實(shí)施例中,將僅單個(gè)默認(rèn)信號(hào)提供到電平移位器291。如果期望輸出297在復(fù)位期間為高,那么默認(rèn)高輸入299將經(jīng)配置以在復(fù)位期間提供信號(hào)。如果代替地期望電平移位器291在復(fù)位期間提供低輸出,那么默認(rèn)低輸入298將經(jīng)配置以在復(fù)位期間提供信號(hào)。未經(jīng)配置以在復(fù)位期間設(shè)定NFET晶體管294的默認(rèn)輸入可系結(jié)到接地,或在特定實(shí)施方案中可不存在。在一些實(shí)施方案中,默認(rèn)低輸入298及/或默認(rèn)高輸入299經(jīng)預(yù)配置或連接到提供預(yù)定信號(hào)的信號(hào)產(chǎn)生器?;蛘撸J(rèn)低輸入298及/或默認(rèn)高輸入299可連接到圖19中所展示的電力接通復(fù)位278。在一些實(shí)施例中,默認(rèn)輸入298及299中的一者或兩者可為任選的。舉例來(lái)說(shuō),在一些情形中,啟用電平移位器282及模式電平移位器283在其輸入處接收信號(hào)。
[0514]P.操作數(shù)字控制接口的過(guò)程
[0515]圖21表示根據(jù)本發(fā)明的方面的用于操作數(shù)字控制接口的過(guò)程301的流程圖。過(guò)程301可由經(jīng)配置以操作為RFFE串行接口且操作為GPIO接口的任何類(lèi)型的數(shù)字控制接口實(shí)施。舉例來(lái)說(shuō),過(guò)程301可由數(shù)字控制接口 253 (圖18)及數(shù)字控制接口 272 (圖19)實(shí)施。此外,在一些實(shí)施例中,過(guò)程301可由經(jīng)配置以在不同接口模式中操作的任何類(lèi)型的數(shù)字控制接口實(shí)施。雖然過(guò)程301的實(shí)施方案并未如此限制,但為簡(jiǎn)化論述,過(guò)程301將被描述為由圖19的數(shù)字控制接口 272實(shí)施。
[0516]在框302處,當(dāng)(舉例來(lái)說(shuō))數(shù)字控制接口 272在VIO引腳274、時(shí)鐘/模式引腳276及數(shù)據(jù)/啟用引腳277處接收信號(hào)時(shí),過(guò)程301開(kāi)始。在一些實(shí)施例中,在時(shí)鐘/模式引腳276及數(shù)據(jù)/啟用引腳277中的一者或一者以上處接收的信號(hào)可被延遲、可為噪聲或可被忽視直到數(shù)字控制接口 272完成初始化過(guò)程的一些已知或未知信號(hào)。
[0517]在框303處,將在VIO引腳274處接收的信號(hào)提供到RFFE核心273。在一些實(shí)施方案中,來(lái)自VIO引腳274的信號(hào)給RFFE核心273供電。此外,來(lái)自VIO引腳274的信號(hào)或所述信號(hào)的缺乏可導(dǎo)致RFFE核心273不接收電力。除將VIO信號(hào)提供到RFFE核心273之外,框303還可包含將VIO信號(hào)提供到電力接通復(fù)位278。在一些實(shí)施例中,電力接通復(fù)位278 (圖19)可將信號(hào)從VIO引腳274提供到組合邏輯塊279。此外,電力接通復(fù)位278可在延遲或以其它方式修改來(lái)自VIO引腳274的信號(hào)之后將經(jīng)延遲或經(jīng)修改信號(hào)提供到組合邏輯塊279。類(lèi)似地,在特定實(shí)施例中,電力接通復(fù)位278可將VIO信號(hào)、VIO信號(hào)的經(jīng)延遲版本或VIO信號(hào)的經(jīng)修改版本提供到與RFFE核心273相關(guān)聯(lián)的復(fù)位輸入。
[0518]在圖21中所展示的框304處,將在時(shí)鐘/模式引腳276處接收的信號(hào)提供到組合邏輯塊279。類(lèi)似地,在框306處,將在數(shù)據(jù)/啟用引腳277處接收的信號(hào)提供到組合邏輯塊279。此外,在框307處,將來(lái)自與RFFE核心273相關(guān)聯(lián)的RFFE模式寄存器的模式信號(hào)提供到組合邏輯塊279。類(lèi)似地,在框308處,將來(lái)自與RFFE核心273相關(guān)聯(lián)的RFFE啟用寄存器的啟用信號(hào)提供到組合邏輯塊279。在特定操作狀態(tài)期間,在框307及308處提供的信號(hào)可為噪聲或可為不影響數(shù)字控制接口 272的操作的一些已知或未知信號(hào)。此外,在一些操作狀態(tài)中,在框307及308處無(wú)信號(hào)待提供是可能的。舉例來(lái)說(shuō),在其中不給RFFE核心273供電的實(shí)施方案中,例如當(dāng)數(shù)字控制接口 272正操作為GPIO接口時(shí),在框307及308處無(wú)信號(hào)待提供是可能的。在一些實(shí)施方案中,框307及308可為任選的。
[0519]在決策框309處,數(shù)字控制接口 272確定VIO信號(hào)是否為邏輯高。在特定實(shí)施方案中,確定VIO信號(hào)是否為邏輯高包含基于所述VIO信號(hào)而配置數(shù)字控制接口 272。配置數(shù)字控制接口 272包含調(diào)整數(shù)字控制接口 272的部分的操作以及調(diào)整數(shù)字控制接口 272內(nèi)的信號(hào)的流動(dòng),如關(guān)于圖21的其余框所進(jìn)一步描述。
[0520]如果在決策框309處VIO信號(hào)并非邏輯高,那么數(shù)字控制接口 272操作為GPIO接口且過(guò)程301繼續(xù)進(jìn)行到其中將RFFE核心273置于復(fù)位模式中的框311。此復(fù)位模式可為其中RFFE核心273維持其寄存器中的已知或未知值且從其輸出端口輸出值的作用復(fù)位?;蛘撸绻?舉例來(lái)說(shuō))通過(guò)使VIO引腳274接地或通過(guò)將VIO引腳274與電源切斷連接而提供邏輯低VIO信號(hào),那么在處于復(fù)位模式中時(shí)停止給RFFE核心273供電。
[0521]在圖21的框312處,將在框304處所提供的來(lái)自時(shí)鐘/模式引腳276的信號(hào)提供到模式電平移位器283。類(lèi)似地,在框313處,將在框306處所提供的來(lái)自數(shù)據(jù)/啟用引腳277的信號(hào)提供到啟用電平移位器282。在特定實(shí)施方案中,在框312及313處提供到電平移位器的信號(hào)可基于由電力接通復(fù)位278提供到組合邏輯塊279的信號(hào)或基于所述信號(hào)而選擇。此外,在一些情形中,可在將分別在框312及313處提供到電平移位器283及282的信號(hào)提供到電平移位器283及282之前由組合邏輯塊279延遲或修改所述信號(hào)。
[0522]在框314處,數(shù)字控制接口 272在RFFE寄存器電平移位器281處維持默認(rèn)值。經(jīng)由默認(rèn)引腳284提供這些默認(rèn)值。在若干個(gè)實(shí)施方案中,所述默認(rèn)值可為應(yīng)用特定的。此夕卜,可預(yù)配置及/或硬編碼所述默認(rèn)值?;蛘撸苫跀?shù)字控制接口 272及/或與無(wú)線(xiàn)裝置248相關(guān)聯(lián)的組件中的一者或一者以上的操作而產(chǎn)生或確定所述默認(rèn)值。在特定實(shí)施例中,框314可為任選的。
[0523]如果在決策框309處VIO信號(hào)為邏輯高,那么數(shù)字控制接口 272操作為RFFE串行接口且過(guò)程301繼續(xù)進(jìn)行到其中使RFFE核心273脫離復(fù)位模式的框316。在一些情形中,當(dāng)在未被供電的時(shí)間段之后第一次給無(wú)線(xiàn)裝置248供電或初始化所述無(wú)線(xiàn)裝置時(shí),執(zhí)行過(guò)程301。在此些情形中,可作為數(shù)字控制接口 272的初始化的一部分執(zhí)行框316。此外,代替或除使RFFE核心273脫離復(fù)位模式之外,框316還可包含初始化RFFE核心273。從復(fù)位模式移除RFFE核心273可為經(jīng)延遲過(guò)程以提供用于穩(wěn)定化及/或初始化與RFFE核心273相關(guān)聯(lián)的一個(gè)或一個(gè)以上寄存器、信號(hào)及/或組件的充足時(shí)間。可由電力接通復(fù)位278控制及/或?qū)嵤┐搜舆t過(guò)程。在一些實(shí)施例中,框316可為任選的。
[0524]在框317處,過(guò)程301包含將與RFFE核心273相關(guān)聯(lián)的內(nèi)部寄存器(未展示)配置為默認(rèn)值集合??捎衫壞J(rèn)286提供這些默認(rèn)值?;蛘撸苫谂cRFFE核心273相關(guān)聯(lián)的內(nèi)部邏輯而確定所述默認(rèn)值且響應(yīng)于從VIO引腳274、時(shí)鐘/模式引腳276及數(shù)據(jù)/啟用引腳277中的一者或一者以上接收的信號(hào)而設(shè)定所述默認(rèn)值。
[0525]在框318處,將來(lái)自RFFE核心273的模式信號(hào)提供到模式電平移位器283。此模式信號(hào)可與RFFE核心273的模式寄存器相關(guān)聯(lián)或從所述模式寄存器獲得?;蛘呋蛄硗?,所述模式信號(hào)可至少部分地基于以下各項(xiàng)中的一者或一者以上,其包含:從時(shí)鐘/模式引腳276接收的信號(hào)、從數(shù)據(jù)/啟用引腳277接收的信號(hào)、基于捆綁默認(rèn)286的值及RFFE核心273內(nèi)部的邏輯。[0526]此外,在框319處,將來(lái)自RFFE核心273的啟用信號(hào)提供到啟用電平移位器282。此啟用信號(hào)可與RFFE核心273的啟用寄存器相關(guān)聯(lián)或從所述啟用寄存器獲得。或者或另夕卜,所述啟用信號(hào)可至少部分地基于以下各項(xiàng)中的一者或一者以上:從時(shí)鐘/模式引腳276接收的信號(hào)、從數(shù)據(jù)/啟用引腳277接收的信號(hào)、基于捆綁默認(rèn)286的值及RFFE核心273內(nèi)部的邏輯。
[0527]在本發(fā)明的特定實(shí)施方案中,在框318及319處提供到電平移位器的信號(hào)可基于由電力接通復(fù)位278提供到組合邏輯塊279的信號(hào)或基于所述信號(hào)而選擇。此外,在一些情形中,可在將分別在框318及319處提供到電平移位器283及282的信號(hào)提供到電平移位器283及282之前由組合邏輯塊279延遲或修改所述信號(hào)。
[0528]在框321處,過(guò)程301包含將與RFFE寄存器相關(guān)聯(lián)的RFFE寄存器值或信號(hào)提供到RFFE電平移位器281。所述RFFE寄存器值來(lái)自與RFFE核心273相關(guān)聯(lián)的寄存器。雖然在一些情形中這些寄存器可包含上文關(guān)于框318及319所描述的寄存器,但一般來(lái)說(shuō),框321的寄存器為不同寄存器。此外,使用由寄存器提供的值來(lái)設(shè)定或規(guī)定功率放大器251的模式。當(dāng)在GPIO接口模式中時(shí),數(shù)字控制接口 272可限于規(guī)定與兩個(gè)電壓值及/或兩個(gè)功率放大電平相關(guān)聯(lián)的兩種模式,例如高及低。在其中數(shù)字控制接口包含額外引腳的實(shí)施例中,數(shù)字控制接口 272可能夠在GPIO模式中時(shí)規(guī)定額外模式。當(dāng)在RFFE串行接口模式中時(shí),數(shù)字控制接口 272可基于計(jì)時(shí)到RFFE核心273中的值、存儲(chǔ)于與RFFE核心273相關(guān)聯(lián)的寄存器中的值或所述兩者的組合而設(shè)定或規(guī)定用于功率放大器251的不同模式。
[0529]無(wú)論VIO信號(hào)是邏輯高還是邏輯低,均在框322處將模式電平移位器283的輸出提供到功率放大器251。類(lèi)似地,無(wú)論VIO信號(hào)是邏輯高還是邏輯低,均在框322處將啟用電平移位器282的輸出提供到功率放大器251。在特定實(shí)施例中,將模式電平移位器283及啟用電平移位器282的輸出提供到功率放大器控制器252。功率放大器控制器252可接著至少部分地基于來(lái)自模式電平移位器283及啟用電平移位器282的所接收信號(hào)而配置功率放大器251。
[0530]在框324處,將RFFE電平移位器281的輸出提供到功率放大器251。或者,可將RFFE電平移位器281的輸出提供到功率放大器控制器252,所述功率放大器控制器可接著至少部分地基于來(lái)自RFFE電平移位器281的所接收信號(hào)而配置功率放大器251。當(dāng)數(shù)字控制接口 272正操作為GPIO接口時(shí),RFFE電平移位器281的輸出可至少部分地基于在默認(rèn)引腳284處接收的默認(rèn)值或信號(hào)。相比來(lái)說(shuō),當(dāng)數(shù)字控制接口 272正操作為RFFE串行接口時(shí),RFFE電平移位器281的輸出可至少部分地基于從RFFE核心273接收的值或信號(hào),包含存儲(chǔ)于與RFFE核心273相關(guān)聯(lián)的寄存器中的值。在一些實(shí)施例中,框322、323及324中的一者或一者以上可為任選的。舉例來(lái)說(shuō),當(dāng)數(shù)字控制接口 272正操作為GPIO接口時(shí),電平移位器281可不將值提供到功率放大器251或功率放大器控制器252。
[0531]E.第二電子裝置
[0532]圖22圖解說(shuō)明根據(jù)本發(fā)明的方面實(shí)施的其中稱(chēng)為無(wú)線(xiàn)裝置326的無(wú)線(xiàn)裝置的替代實(shí)施例。在本發(fā)明的一些實(shí)施方案中,上文關(guān)于無(wú)線(xiàn)裝置248所描述的實(shí)施例中的一些或所有實(shí)施例可應(yīng)用于無(wú)線(xiàn)裝置326。
[0533]無(wú)線(xiàn)裝置326可包含功率放大器模塊327。功率放大器模塊327可通常包含具有功率放大器328、用于控制功率放大器328的功率放大器控制器329、模式選擇器330及數(shù)字控制接口 331的任何組件或裝置。雖然未如此限制,但控制功率放大器328通常指設(shè)定、修改或調(diào)整由功率放大器328提供的功率放大量。
[0534]如同圖18的數(shù)字控制接口 253,本文中所展示的數(shù)字控制接口 331可包含可支持用于控制功率放大器328及/或用于配置功率放大器控制器329以控制功率放大器328的多種類(lèi)型的接口的任何類(lèi)型的控制接口。舉例來(lái)說(shuō),數(shù)字控制接口 331可包含串行接口 332及GPIO接口 333。串行接口 332可包含任何類(lèi)型的串行接口。舉例來(lái)說(shuō),所述串行接口可為(列舉幾個(gè))RFFE串行接口(例如,MIP]? RFFF.串行接口)、串行外圍接口(SPI)總線(xiàn)、3導(dǎo)線(xiàn)串行總線(xiàn)或I2C總線(xiàn)。在一些實(shí)施方案中,上文關(guān)于數(shù)字控制接口 253所描述的實(shí)施例中的一些或所有實(shí)施例可應(yīng)用于數(shù)字控制接口 331。
[0535]在若干個(gè)實(shí)施例中,數(shù)字控制接口 331可在不需要現(xiàn)有組件裸片配置(例如,現(xiàn)有功率放大器、現(xiàn)有功率放大器模塊、現(xiàn)有收發(fā)器或可將控制信號(hào)提供到數(shù)字控制接口或可從數(shù)字控制接口接收控制信號(hào)的其它組件)的電路設(shè)計(jì)改變或接合改變的情況下在同一組件裸片上包含多種接口類(lèi)型。此外,在一些實(shí)施例中,數(shù)字控制接口 331可在不增加經(jīng)暴露以供無(wú)線(xiàn)裝置326或功率放大器模塊327使用的接口連接(例如,引腳、引線(xiàn)、導(dǎo)線(xiàn)、球柵陣列等)的數(shù)目的情況下支持多個(gè)接口。有利地,在若干個(gè)實(shí)施例中,數(shù)字控制接口 331可與在不修改數(shù)字控制接口 331的情況下支持不同接口標(biāo)準(zhǔn)的裝置一起使用。舉例來(lái)說(shuō),圖22的所圖解說(shuō)明的數(shù)字控制接口 331可與在不修改數(shù)字控制接口的情況下支持串行接口、GPIO接口或所述兩者的組合的裝置一起使用。在一些情形中,數(shù)字控制接口 331可在操作期間在不同接口類(lèi)型之間切換。
[0536]模式選擇器330可包含經(jīng)配置以選擇數(shù)字控制接口 331的操作模式的任何裝置或組件。選擇數(shù)字控制接口 331的操作模式可包含選擇數(shù)字控制接口 331用以與功率放大器控制器329通信的接口類(lèi)型。舉例來(lái)說(shuō),模式選擇器330可選擇或配置數(shù)字控制接口 331以用作串行接口或GPIO接口。此選擇可基于從天線(xiàn)338、收發(fā)器334、基帶芯片336或可提供可用以選擇接口類(lèi)型或確定接口類(lèi)型以從數(shù)字控制接口 331的可用接口類(lèi)型選擇的信號(hào)的任何其它信號(hào)源接收的信號(hào)。
[0537]此外,在特定實(shí)施方案中,數(shù)字控制接口 331可基于從信號(hào)源接收的一個(gè)或一個(gè)以上信號(hào)而直接或經(jīng)由功率放大器控制器329設(shè)定功率放大器328的操作模式。在特定實(shí)施例中,數(shù)字控制接口 331從(舉例來(lái)說(shuō))天線(xiàn)338、收發(fā)器334、基帶336或DSP337接收致使數(shù)字控制器接口 331設(shè)定功率放大器328的操作模式的一個(gè)或一個(gè)以上信號(hào),同時(shí)從模式選擇器330接收選擇數(shù)字控制接口 331的操作性接口類(lèi)型的信號(hào)。或者,數(shù)字控制接口 331可從模式選擇器330接收致使數(shù)字控制接口 331設(shè)定功率放大器328的操作模式的一個(gè)或一個(gè)以上信號(hào)及選擇數(shù)字控制接口 331的操作性接口類(lèi)型的信號(hào)。模式選擇器330可從(舉例來(lái)說(shuō))天線(xiàn)338、收發(fā)器334、基帶336或DSP337接收所述信號(hào)中的一些或所有信號(hào)。或者或另外,模式選擇器330可基于從(舉例來(lái)說(shuō))天線(xiàn)338、收發(fā)器334、基帶336或DSP337接收的一個(gè)或一個(gè)以上信號(hào)而產(chǎn)生提供到數(shù)字控制接口 331的所述信號(hào)中的一些或所有信號(hào)。
[0538]在用于設(shè)定功率放大器328的模式的情景的一個(gè)實(shí)例中,收發(fā)器334從(舉例來(lái)說(shuō))天線(xiàn)338或DSP337接收信號(hào)。響應(yīng)于接收到所述信號(hào),收發(fā)器334可將一個(gè)或一個(gè)以上信號(hào)提供到模式選擇器330?;趶氖瞻l(fā)器334接收的一個(gè)或一個(gè)以上信號(hào),模式選擇器330可配置數(shù)字控制接口 331以操作為串行接口或GPIO接口。此外,收發(fā)器334可將一個(gè)或一個(gè)以上信號(hào)提供到數(shù)字控制接口 331,所述數(shù)字控制接口基于由模式選擇器330規(guī)定的模式而處理處于串行模式或GPIO模式中的信號(hào)?;谔幚硭鲂盘?hào)的結(jié)果,數(shù)字控制接口 331可將一個(gè)或一個(gè)以上模式設(shè)定信號(hào)提供到功率放大器控制器329,所述功率放大器控制器可基于所述模式設(shè)定信號(hào)而設(shè)定功率放大器328的模式?;蛘撸瑪?shù)字控制接口 331可設(shè)定功率放大器328的模式。
[0539] 在一些實(shí)施方案中,功率放大器328可包含功率放大器控制器329、數(shù)字控制接口331及模式選擇器330中的一者或一者以上。針對(duì)一些實(shí)施方案,功率放大器控制器329可包含數(shù)字控制接口 331及模式選擇器330中的一者或一者以上。此外,在一些情形中,所述數(shù)字控制接口可包含模式選擇器330。此外,功率放大器模塊327可為包含模式選擇器330、數(shù)字控制接口 331、功率放大器控制器329及功率放大器328的功能性的單個(gè)組件?;蛘撸β史糯笃髂K327可包含多個(gè)組件,所述多個(gè)組件包含模式選擇器330、數(shù)字控制接口 331、功率放大器控制器329及功率放大器328的功能性。在又一些實(shí)施方案中,無(wú)線(xiàn)裝置326可包含一個(gè)或一個(gè)以上組件,所述一個(gè)或一個(gè)以上組件包含模式選擇器330、數(shù)字控制接口 331、功率放大器控制器329及功率放大器328的功能性。
[0540]類(lèi)似于圖18的功率放大器模塊249,圖22中所展示的功率放大器模塊327可從電力供應(yīng)器339接收電力。功率放大器模塊327可接著經(jīng)由(舉例來(lái)說(shuō))電力分配總線(xiàn)341將所述電力分配到無(wú)線(xiàn)裝置326中所包含的若干個(gè)組件。
[0541]在特定實(shí)施例中,電力供應(yīng)器339包含啟用電力供應(yīng)器339 (在一些情形中)以配置功率放大器模塊327的一個(gè)或一個(gè)以上元件的組合邏輯及/或一個(gè)或一個(gè)以上處理器。舉例來(lái)說(shuō),在一些情形中,電力供應(yīng)器339可將一個(gè)或一個(gè)以上信號(hào)提供到數(shù)字控制接口331以啟用數(shù)字控制接口 331來(lái)配置功率放大器328。此外,電力供應(yīng)器339可基于功率放大器328的輸出而將所述信號(hào)提供到(舉例來(lái)說(shuō))數(shù)字控制接口 331,借此在功率放大器模塊327與電力供應(yīng)器339之間形成反饋環(huán)路。
[0542]無(wú)線(xiàn)裝置326可包含若干個(gè)額外組件。這些額外組件中的至少一些組件可經(jīng)由電力分配總線(xiàn)341接收電力。舉例來(lái)說(shuō),無(wú)線(xiàn)裝置326可包含數(shù)/模轉(zhuǎn)換器(DAC) 342、顯示處理器343、中央處理器344、用戶(hù)接口處理器346、模/數(shù)轉(zhuǎn)換器(ADC) 347及存儲(chǔ)器348。所述額外組件中的至少一些組件可與數(shù)字控制接口 331通信且可致使數(shù)字控制接口 331修改功率放大器模塊327、功率放大器328及/或功率放大器控制器329的設(shè)定。另外,所述額外組件中的至少一些組件可與模式選擇器330通信且致使模式選擇器330選擇數(shù)字控制接口 331的操作模式。
[0543]F.第二數(shù)字控制接口
[0544]圖23圖解說(shuō)明如根據(jù)本發(fā)明的特定方面實(shí)施的圖22的數(shù)字控制接口 331的實(shí)施例。在一些實(shí)施方案中,上文關(guān)于數(shù)字控制接口 253及數(shù)字控制接口 272所描述的實(shí)施例中的一些或所有實(shí)施例可應(yīng)用于數(shù)字控制接口 331。
[0545]數(shù)字控制接口 331包含串行接口 332、GPIO接口 333及若干個(gè)輸入引腳。這些輸入引腳可包含VIO引腳351、時(shí)鐘/模式引腳352及數(shù)據(jù)/啟用引腳353。
[0546]VIO引腳351可經(jīng)配置以接收將數(shù)字控制接口 331設(shè)定為操作為串行接口或GPIO接口的信號(hào)。在所圖解說(shuō)明的實(shí)施例中,數(shù)字控制接口 331在VIO引腳351接收到邏輯高信號(hào)時(shí)操作為串行接口且在Vio引腳351接收到邏輯低信號(hào)時(shí)操作為GPIO接口。然而,在一些實(shí)施方案中,數(shù)字控制接口 331可經(jīng)配置以在VIO引腳351接收到邏輯低信號(hào)時(shí)操作為串行接口且在VIO引腳351接收到邏輯高信號(hào)時(shí)操作為GPIO接口。所述邏輯低信號(hào)可與定義為低的任何值(例如O伏、-5伏或其它)相關(guān)聯(lián)。類(lèi)似地,所述邏輯高信號(hào)可與定義為高的任何值(例如O伏、+5伏或其它)相關(guān)聯(lián)。在一些實(shí)施方案中,所述邏輯低信號(hào)可與將VIO引腳351連接到接地相關(guān)聯(lián)。類(lèi)似地,在一些情形中,所述邏輯高信號(hào)可與將VIO引腳351連接到電壓源相關(guān)聯(lián)。
[0547]此外,VIO引腳351可經(jīng)配置以將電力從電源(例如電力供應(yīng)器339 (圖22))提供到串行接口核心349。因此,在一些實(shí)施例中,當(dāng)VIO引腳351被設(shè)定為邏輯低或接地時(shí),不給串行接口核心349供電且數(shù)字控制接口 331經(jīng)配置以充當(dāng)GPIO接口。另一方面,在一些實(shí)施例中,當(dāng)VIO引腳351被設(shè)定為邏輯高或者直接或間接地連接到電源時(shí),給串行接口核心349提供電力且數(shù)字控制接口 331經(jīng)配置以充當(dāng)串行接口。在一些實(shí)施方案中,上文關(guān)于VIO弓丨腳274所描述的實(shí)施例中的一些或所有實(shí)施例可應(yīng)用于VIO引腳351。
[0548]串行接口 332可包含前端核心或串行接口核心349。此外,串行接口 332可包含電力接通復(fù)位354、一對(duì)緩沖器368及369以及若干個(gè)電平移位器357。GPIO接口 333可包含組合邏輯塊356以及一對(duì)電平移位器358及359。當(dāng)數(shù)字控制接口 331充當(dāng)串行接口時(shí),串行接口 332的組件為作用的或操作以提供串行接口且GPIO接口 333的一個(gè)或一個(gè)以上組件可為不作用的。類(lèi)似地,當(dāng)數(shù)字控制接口 331充當(dāng)GPIO接口時(shí),GPIO接口 333的組件為作用的或操作以提供GPIO接口且串行接口 332的一個(gè)或一個(gè)以上組件可為不作用的。
[0549]然而,在特定實(shí)施例中,當(dāng)數(shù)字控制接口 331充當(dāng)串行接口時(shí),數(shù)字控制接口 331可使用GPIO接口 333的一個(gè)或一個(gè)以上組件來(lái)促進(jìn)提供串行接口,且因此,GPIO接口 333的一個(gè)或一個(gè)以上組件可為作用的或操作以提供串行接口。類(lèi)似地,在特定實(shí)施例中,當(dāng)數(shù)字控制接口 331充當(dāng)GPIO接口時(shí),數(shù)字控制接口 331可使用串行接口 332的一個(gè)或一個(gè)以上組件來(lái)促進(jìn)提供GPIO接口,且因此,串行接口 332的一個(gè)或一個(gè)以上組件可為作用的或操作以提供GPIO接口。舉例來(lái)說(shuō),在一些實(shí)施方案中,組合邏輯塊356可包含由電力接通復(fù)位354控制的多路復(fù)用器。此外,在此實(shí)例中,組合邏輯塊356基于數(shù)字控制接口 331的操作模式及因此由電力接通復(fù)位354輸出的值而可將不同信號(hào)提供到電平移位器358及359。因此,在此實(shí)例中,雖然電力接通復(fù)位354通常為串行接口 332的一部分,但當(dāng)數(shù)字控制接口處于GPIO接口模式中時(shí)電力接通復(fù)位354可充當(dāng)GPIO接口的一部分。類(lèi)似地,在此實(shí)例中,雖然組合邏輯塊356以及電平移位器358及359通常為GPIO接口 333的一部分,但當(dāng)數(shù)字控制接口 331處于串行接口模式中時(shí)組合邏輯塊356以及電平移位器358及359中的一者或一者以上可操作以幫助提供串行接口。
[0550]電力接通復(fù)位354可以硬件、軟件或所述兩者的組合實(shí)施。此外,電力接通復(fù)位354可經(jīng)配置以促進(jìn)將串行接口核心349復(fù)位。在一些實(shí)施例中,電力接通復(fù)位354可用作反轉(zhuǎn)延遲函數(shù)。所述反轉(zhuǎn)延遲函數(shù)經(jīng)配置以在將數(shù)字控制接口 331配置為串行接口時(shí)提供用于將與串行接口核心349相關(guān)聯(lián)的一個(gè)或一個(gè)以上邏輯塊及/或一個(gè)或一個(gè)以上寄存器設(shè)定為已知條件或值的充足時(shí)間。雖然在一些情形中時(shí)間的長(zhǎng)度可為應(yīng)用特定的,但在其它情形中時(shí)間的長(zhǎng)度可基于硬件設(shè)計(jì)及/或?qū)嵤┓桨傅奶匦浴Ee例來(lái)說(shuō),所需時(shí)間量可取決于時(shí)鐘頻率、邏輯組件的大小、直接或間接地連接到數(shù)字控制接口的組件的類(lèi)型等。此夕卜,當(dāng)初始化串行接口核心349或使串行接口核心349脫離復(fù)位狀態(tài)時(shí),將邏輯塊及/或寄存器設(shè)定為已知值可發(fā)生。
[0551]在一些實(shí)施方案中,電力接通復(fù)位354可經(jīng)配置以將選擇信號(hào)提供到組合邏輯塊356。舉例來(lái)說(shuō),假設(shè)數(shù)字控制接口 331經(jīng)配置以在VIO引腳351接收到邏輯低信號(hào)時(shí)操作為GPIO接口且在VIO引腳351接收到邏輯高信號(hào)時(shí)操作為串行接口。繼續(xù)此實(shí)例,當(dāng)VIO引腳351接收到邏輯低信號(hào)時(shí),由電力接通復(fù)位354提供的選擇信號(hào)可致使組合邏輯塊356將基于到數(shù)據(jù)/啟用引腳353及時(shí)鐘/模式引腳352的輸入的信號(hào)分別輸出到啟用電平移位器358及模式電平移位器359。例如,組合邏輯塊356可將從時(shí)鐘/模式引腳352及數(shù)據(jù)/啟用引腳353接收的信號(hào)解碼且將所述經(jīng)解碼信號(hào)提供到啟用電平移位器358及模式電平移位器359。
[0552]如果在此實(shí)例中VIO引腳351接收到邏輯高信號(hào)而非邏輯低信號(hào),那么由電力接通復(fù)位354提供的選擇信號(hào)可致使組合邏輯塊356將基于從串行接口核心349接收的信號(hào)的信號(hào)輸出到啟用電平移位器358及模式電平移位器359。在特定實(shí)施例中,組合邏輯塊356可在將從數(shù)據(jù)/啟用引腳353及時(shí)鐘/模式引腳352或串行接口核心349接收的信號(hào)輸出到電平移位器358及359之前延遲或以其它方式修改所述信號(hào)。
[0553]在一些情形中,電力接通復(fù)位354可經(jīng)配置以將電平移位器357中的一者或一者以上置于默認(rèn)或復(fù)位狀態(tài)中。舉例來(lái)說(shuō),當(dāng)串行接口核心349處于復(fù)位狀態(tài)中時(shí),此可發(fā)生。在一些設(shè)計(jì)中,電力接通復(fù)位354可連接到與經(jīng)配置以在GPIO接口模式期間為高的每一電平移位器相關(guān)聯(lián)的默認(rèn)高引腳且連接到與經(jīng)配置以在GPIO接口模式期間為低的每一電平移位器相關(guān)聯(lián)的默認(rèn)低引腳。在一些實(shí)施方案中,將電平移位器357設(shè)定到默認(rèn)狀態(tài)中可致使電平移位器357基于由默認(rèn)引腳361提供的默認(rèn)輸入信號(hào)而輸出值。雖然將默認(rèn)引腳361圖解說(shuō)明為接收默認(rèn)輸入信號(hào),但在若干個(gè)實(shí)施例中,默認(rèn)引腳361系結(jié)到默認(rèn)高及默認(rèn)低輸入中的一者。因此,在一些情形中,默認(rèn)值可為預(yù)配置的,而在其它情形中,默認(rèn)值可為應(yīng)用特定的且可基于數(shù)字控制接口 331或功率放大器模塊的配置或操作而變化。在一些設(shè)計(jì)中,每一電平移位器357可與不同默認(rèn)值或信號(hào)相關(guān)聯(lián)是可能的?;蛘撸恳浑娖揭莆黄?57可與同一默認(rèn)值或信號(hào)相關(guān)聯(lián)。
[0554]可通過(guò)Vcc引腳363給電平移位器357中的每一者供電。在一些實(shí)施方案中,每一電平移位器357可分別連接到電源?;蛘撸瑔蝹€(gè)電平移位器357可直接或間接地連接到電源,且其余電平移位器357可通過(guò)到電平移位器357的連接或連接到電源的其它組件而獲得電力。此外,電平移位器358及359可以類(lèi)似方式各自連接到電源,或可連接到電平移位器或者可將電力提供到電平移位器358及359的其它組件。在特定實(shí)施例中,電平移位器357、358及359經(jīng)配置以調(diào)整所接收信號(hào)的電壓電平且輸出經(jīng)修改信號(hào)。雖然未如此限制,但電平移位器357、358及359可調(diào)整所接收信號(hào)的電壓電平以大致匹配在Vcc引腳363處施加的電壓。
[0555]在一些實(shí)施方案中,上文關(guān)于電力接通復(fù)位278所描述的實(shí)施例中的一些或所有實(shí)施例可應(yīng)用于電力接通復(fù)位354。類(lèi)似地,在一些實(shí)施方案中,上文關(guān)于電平移位器284所描述的實(shí)施例中的一些或所有實(shí)施例可應(yīng)用于電平移位器357。此外,在一些實(shí)施方案中,上文關(guān)于電平移位器282及283所描述的實(shí)施例中的一些或所有實(shí)施例可分別應(yīng)用于電平移位器358及359。另外,上文參考上文圖20關(guān)于電平移位器291所描述的實(shí)施例中的一些或所有實(shí)施例可應(yīng)用于圖23中的本文所展示的電平移位器357、358及359。
[0556]串行接口核心349通??砂瑔⒂么薪涌诤诵囊蕴峁┐薪涌诘碾娐坊蜻壿嫛T谝恍?shí)施例中,串行接口核心349可包含RFFE核心(例如,RFFE核心273)。此外,在一些例子中,串行接口核心349可包含上文關(guān)于RFFE核心273所描述的實(shí)施例中的一些或所有實(shí)施例。
[0557]如同RFFE核心273,串行接口核心349可包含一組寄存器(未展示)。在特定情形中,可將所述組寄存器設(shè)定為未知值。舉例來(lái)說(shuō),當(dāng)?shù)谝淮谓o無(wú)線(xiàn)裝置326供電時(shí),可將所述組寄存器設(shè)定為未知值。作為第二實(shí)例,在其中VIO引腳351用作串行接口核心349的電源及串行接口模式與GPIO接口模式之間的模式選擇器兩者的實(shí)施方案中,可在數(shù)字控制接口 331第一次從GPIO接口轉(zhuǎn)變到串行接口時(shí)將所述組寄存器設(shè)定為未知值。為確保在最初給串行接口核心349供電或使所述串行接口核心脫離復(fù)位狀態(tài)時(shí)將寄存器設(shè)定為已知值,串行接口核心349可經(jīng)配置以將所述組寄存器中的每一者的值設(shè)定為由一組捆綁默認(rèn)362提供的值。在特定實(shí)施方案中,捆綁默認(rèn)286 (圖19)可等效于提供到默認(rèn)引腳361的值。
[0558]在特定實(shí)施例中,串行接口核心349可經(jīng)配置以從時(shí)鐘/模式引腳352接收時(shí)鐘信號(hào)。此時(shí)鐘信號(hào)可基于串行接口核心349的實(shí)施方案而設(shè)定為任何頻率或信號(hào)形狀。在一些實(shí)施方案中,所述時(shí)鐘信號(hào)可為具有26MHz或26MHz以下的頻率的方形波。此外,串行接口核心349的數(shù)據(jù)接口可為雙向的。因此,串行接口核心349可在串行接口核心349的數(shù)據(jù)輸入處從數(shù)據(jù)/啟用引腳388接收數(shù)據(jù)。類(lèi)似地,串行接口核心349可將數(shù)據(jù)從串行接口核心349的數(shù)據(jù)輸出提供到數(shù)據(jù)/啟用引腳353。如圖23中所圖解說(shuō)明,通過(guò)緩沖器368及369,可緩沖數(shù)據(jù)輸入及數(shù)據(jù)輸出兩者。在一些實(shí)施例中,所述緩沖器可為三態(tài)緩沖器。此外,串行接口核心349的輸出啟用可經(jīng)配置以控制緩沖器368及369以啟用數(shù)據(jù)輸出及數(shù)據(jù)輸入兩者以共享去往及來(lái)自數(shù)據(jù)/啟用引腳353的同一線(xiàn)。因此,在一些實(shí)例中,當(dāng)從串行接口核心349讀取數(shù)據(jù)時(shí),緩沖器368啟用數(shù)據(jù)流,而緩沖器369阻止數(shù)據(jù)流或被設(shè)定為高阻抗。類(lèi)似地,在一些實(shí)例中,當(dāng)將數(shù)據(jù)寫(xiě)入到串行接口核心349時(shí),緩沖器369啟用數(shù)據(jù)流,而緩沖器368阻止數(shù)據(jù)流或被設(shè)定為高阻抗。
[0559]組合邏輯塊356通常包含致使數(shù)字控制接口 331將啟用信號(hào)及模式信號(hào)分別提供到啟用電平移位器358及模式電平移位器359的任何邏輯。在一些實(shí)施例中,組合邏輯塊356包含啟用信號(hào)的解碼的邏輯。組合邏輯塊356可接著將經(jīng)解碼信號(hào)提供到電平移位器358及359中的一者或兩者。在一些例子中,此實(shí)施例的組合邏輯塊356可包含上文關(guān)于上文在圖19中展示的組合邏輯塊279所描述的實(shí)施例中的一些或所有實(shí)施例。
[0560]在一些實(shí)施方案中,數(shù)字控制接口 331可執(zhí)行上文關(guān)于圖21所描述的過(guò)程301。在此些實(shí)施方案中,代替地,可由串行接口核心349執(zhí)行與RFFE核心相關(guān)聯(lián)的操作。舉例來(lái)說(shuō),框311可包含將串行接口核心349置于復(fù)位模式中。作為第二實(shí)例,框321可包含將與串行接口核心349的寄存器相關(guān)聯(lián)的串行接口寄存器值或信號(hào)提供到串行接口電平移位器357。
[0561]G.鉬合邏輯塊
[0562]圖24圖解說(shuō)明圖23中展示且根據(jù)本發(fā)明的方面實(shí)施的組合邏輯塊356的實(shí)施例的其它細(xì)節(jié)。如上文所描述,組合邏輯塊356可經(jīng)配置以將啟用信號(hào)及模式信號(hào)分別輸出到電平移位器358及359。此外,組合邏輯塊356包含確定啟用及模式信號(hào)是基于從串行接口核心349接收的輸入還是從時(shí)鐘/模式引腳352及數(shù)據(jù)/啟用引腳353接收的輸入的邏輯。在一些情形中,當(dāng)數(shù)字控制接口 331正操作為GPIO接口時(shí),啟用信號(hào)及模式信號(hào)可基于經(jīng)由從時(shí)鐘/模式引腳352及數(shù)據(jù)/啟用引腳353接收輸入信號(hào)的額外邏輯或裝置(未展示)接收的輸入。類(lèi)似地,在一些情形中,當(dāng)數(shù)字控制接口 331正操作為串行接口時(shí),啟用信號(hào)及模式信號(hào)可基于經(jīng)由從串行接口核心349接收信號(hào)的額外邏輯或裝置(未展示)接收的輸入。在一些情形中,所述額外邏輯或裝置可在將所述信號(hào)提供到組合邏輯塊356之前處理所述信號(hào)。
[0563]如圖24中所圖解說(shuō)明,組合邏輯塊356包含多路復(fù)用器378及多路復(fù)用器379。多路復(fù)用器378可將啟用信號(hào)提供到啟用電平移位器358且多路復(fù)用器379可將模式信號(hào)提供到模式電平移位器359。所述多路復(fù)用器中的每一者可由從復(fù)位輸入377接收到組合邏輯塊356的復(fù)位信號(hào)控制。如上文所描述,所述復(fù)位信號(hào)可從電力接通復(fù)位354接收,且在一些情形中,可為從VIO引腳351接收的信號(hào)的反轉(zhuǎn)版本。
[0564]如先前所描述,在一些實(shí)施例中,當(dāng)在復(fù)位輸入377處接收到組合邏輯塊356的復(fù)位信號(hào)為邏輯高或‘I’時(shí),數(shù)字控制接口 331操作為GPIO接口。在此些情形中,多路復(fù)用器378輸出在數(shù)據(jù)/啟用輸入376處接收的信號(hào),且多路復(fù)用器379輸出在時(shí)鐘/模式輸入374處接收的信號(hào)。如通過(guò)小方形所圖解說(shuō)明,在一些情形中,在不具有任何介入邏輯或組件的情況下,可分別從數(shù)據(jù)/啟用引腳353及時(shí)鐘/模式引腳352接收到數(shù)據(jù)/啟用輸入376及時(shí)鐘/模式輸入374的輸入。在其它實(shí)施例中,引腳352與引腳353 (圖23)之間及輸入374與輸入376之間可分別存在額外邏輯。
[0565]在一些實(shí)施例中,組合邏輯塊356可包含在數(shù)據(jù)/啟用輸入376與多路復(fù)用器378之間的“與”門(mén)381及/或在時(shí)鐘/模式輸入374與多路復(fù)用器379之間的“與”門(mén)382。雖然一些實(shí)施例包含“與”門(mén),但由于在選擇數(shù)據(jù)/啟用輸入376及時(shí)鐘/模式輸入374的輸入時(shí)復(fù)位輸入377為邏輯高,因此所述多路復(fù)用器的輸出不改變。在特定實(shí)施例中,“與”門(mén)經(jīng)包含以減小或消除由信號(hào)的頻率及/或信號(hào)路徑彼此的接近所致使的數(shù)字噪聲。所述數(shù)據(jù)及時(shí)鐘信號(hào)在一些情形中可為高速數(shù)字信號(hào),所述高速數(shù)字信號(hào)在一些實(shí)施方案中可快達(dá)26MHz。在其它情形中,所述信號(hào)可比26MHZ快或慢且可為應(yīng)用相依的。可使用所述“與”門(mén)來(lái)限制以信號(hào)的速率雙態(tài)切換的節(jié)點(diǎn)的數(shù)目,借此限制可使與組合邏輯塊356通信的一個(gè)或一個(gè)以上裝置(例如,功率放大器控制器329、功率放大器328等)的RF性能方面降級(jí)的時(shí)鐘能量的量。在一些情形中,“與”門(mén)可引入使得一個(gè)或一個(gè)以上信號(hào)能夠同步化的延遲。在特定實(shí)施例中,“與”門(mén)可為任選的。
[0566]雖然圖24的組合邏輯塊356包含“與”門(mén),但對(duì)組合邏輯塊356來(lái)說(shuō),除“與”門(mén)381及382之外或替代所述“與”門(mén),還可能包含其它類(lèi)型的邏輯。舉例來(lái)說(shuō),組合邏輯塊356可分別在輸入376與輸入374之間及多路復(fù)用器378與多路復(fù)用器379之間包含一個(gè)或一個(gè)以上“與”門(mén)、“與非”門(mén)、反向器、“或”門(mén)、“或非”門(mén)或“異或”門(mén)。
[0567]當(dāng)在復(fù)位輸入377處接收到組合邏輯塊356的復(fù)位信號(hào)為邏輯低或‘0’時(shí),數(shù)字控制接口 331操作為串行接口。在此些情形中,多路復(fù)用器378輸出在串行啟用輸入372處接收的信號(hào),且多路復(fù)用器379輸出在串行模式輸入373處接收的信號(hào)。
[0568]雖然圖24未圖解說(shuō)明除先前已描述之外的任何額外邏輯,但在一些實(shí)施方案中,組合邏輯塊356可包含額外邏輯組件。舉例來(lái)說(shuō),可包含額外門(mén)以減小噪聲、延遲信號(hào)的時(shí)序或存儲(chǔ)先前信號(hào)。
[0569]H.第三數(shù)字控制梓口
[0570]接下來(lái)參考圖25,其展示如根據(jù)本發(fā)明的其它方面實(shí)施的此處參考為數(shù)字控制接口 383的數(shù)字控制接口的另一實(shí)施例。在一些情形中,數(shù)字控制接口 383可替代無(wú)線(xiàn)裝置326(圖22中所圖解說(shuō)明)的數(shù)字控制接口 331 (圖23中所圖解說(shuō)明)。在一些實(shí)施方案中,上文關(guān)于數(shù)字控制接口 253、數(shù)字控制接口 272及數(shù)字控制接口 331所描述的實(shí)施例中的一些或所有實(shí)施例可應(yīng)用于當(dāng)前數(shù)字控制接口 383。為簡(jiǎn)化論述,下文未復(fù)述數(shù)字控制接口 331與數(shù)字控制接口 383之間共用的元件。
[0571]有利地,在特定實(shí)施例中,數(shù)字控制接口 383可在配置為GPIO接口時(shí)支持三種模式。在一些情形中,通過(guò)啟用數(shù)字控制接口 383以在配置為GPIO接口時(shí)支持三種模式,數(shù)字控制接口 383能夠支持比使用單獨(dú)模式及啟用引腳的信號(hào)控制接口多的功率放大器模式。此外,在一些情形中,可在不添加額外弓I腳輸入且不擴(kuò)展數(shù)字控制接口的封裝大小的情況下支持額外模式。在一些實(shí)施方案中,可通過(guò)用提供第二模式輸入的引腳替代數(shù)字控制接口 331的數(shù)據(jù)/啟用引腳353及通過(guò)修改組合邏輯塊356以將第四可用模式解釋為未啟用信號(hào)而實(shí)現(xiàn)這些優(yōu)點(diǎn)。
[0572]如圖25中所圖解說(shuō)明,數(shù)字控制接口 383可包含時(shí)鐘/模式O引腳384及數(shù)據(jù)/模式I引腳386。引腳384及386可分別以類(lèi)似于數(shù)字控制接口 331的引腳352及353的方式配置。然而,當(dāng)數(shù)字控制接口 383配置為GPIO接口時(shí),時(shí)鐘/模式O引腳384可將第一模式信號(hào)提供到組合邏輯塊388且時(shí)鐘/模式I引腳386可將第二模式信號(hào)提供到組合邏輯塊388。
[0573]GPIO接口 387可包含兩個(gè)模式電平移位器,模式O電平移位器389及模式I電平移位器391。當(dāng)由啟用電平移位器358輸出的信號(hào)指示應(yīng)啟用功率放大器328 (圖22)時(shí),由兩個(gè)模式電平移位器輸出的信號(hào)可由功率放大器控制器329用以設(shè)定由功率放大器328接收的信號(hào)的放大電平。在一些實(shí)施例中,無(wú)論啟用電平移位器358的輸出如何,均啟用功率放大器328。在一些此類(lèi)情形中,可由功率放大器控制器329使用啟用電平移位器358的輸出來(lái)基于兩個(gè)模式電平移位器389及391的輸出而確定是否調(diào)整功率放大器328的模式。
[0574]如下文將關(guān)于圖26更詳細(xì)地描述,供應(yīng)到啟用電平移位器358的信號(hào)可基于在模式引腳384及386處接收的信號(hào)。此外,在一些情形中,串行接口核心349可將三個(gè)信號(hào)連接提供到組合邏輯塊388,如圖25中所圖解說(shuō)明。在其它情形中,串行接口核心349可將較多或較少信號(hào)線(xiàn)提供到組合邏輯塊388。在此些情形中,所述信號(hào)線(xiàn)可使用一個(gè)或一個(gè)以上邏輯塊且至少部分地基于從組合邏輯塊388接收輸出信號(hào)的電平移位器的數(shù)目組合或分解。
[0575]1.第二纟目合邏輯塊
[0576]圖26圖解說(shuō)明可根據(jù)本發(fā)明的又一些方面實(shí)施的此處指定為組合邏輯塊388的當(dāng)前組合邏輯塊的替代實(shí)施例。在一些實(shí)施例中,組合邏輯塊388可包含如先前關(guān)于組合邏輯塊356所描述的特性或特征中的一些或所有特性或特征。
[0577]類(lèi)似于組合邏輯塊356,組合邏輯塊388包含確定啟用及模式信號(hào)是基于從串行接口核心349接收的輸入還是從時(shí)鐘/模式O引腳384及數(shù)據(jù)/模式I引腳386接收的輸入的邏輯。在一些情形中,當(dāng)數(shù)字控制接口 383正操作為GPIO接口時(shí),啟用信號(hào)以及模式O及模式I信號(hào)可基于經(jīng)由從時(shí)鐘/模式O引腳384及數(shù)據(jù)/模式I引腳386接收輸入信號(hào)的額外邏輯或裝置(未展示)接收的輸入。類(lèi)似地,在一些情形中,當(dāng)數(shù)字控制接口 383正操作為串行接口時(shí),啟用信號(hào)以及模式O及模式I信號(hào)可基于經(jīng)由從串行接口核心349接收信號(hào)的額外邏輯或裝置(未展示)接收的輸入。在一些情形中,所述額外邏輯或裝置可在將所述信號(hào)提供到組合邏輯塊388之前處理所述信號(hào)。
[0578]如圖26中所圖解說(shuō)明,組合邏輯塊388包含三個(gè)多路復(fù)用器。多路復(fù)用器401可將啟用信號(hào)提供到啟用電平移位器358。當(dāng)數(shù)字控制接口 383配置為串行接口時(shí),多路復(fù)用器401輸出經(jīng)由串行啟用輸入396從串行接口核心349接收的啟用信號(hào)。當(dāng)數(shù)字控制接口383配置為GPIO接口時(shí),多路復(fù)用器401輸出基于從時(shí)鐘/模式O輸入393及數(shù)據(jù)/模式I輸入394接收的信號(hào)的邏輯“或”的啟用信號(hào)??山?jīng)由圖26中所圖解說(shuō)明的“或”門(mén)407獲得邏輯“或”。然而,其它邏輯等效物是可能的,例如通過(guò)使用“或非”門(mén)及反向器。
[0579]多路復(fù)用器402可將第一模式信號(hào)或模式O信號(hào)提供到模式O電平移位器389。類(lèi)似地,多路復(fù)用器403可將第二模式信號(hào)或模式I信號(hào)提供到模式I電平移位器391。當(dāng)數(shù)字控制接口 383配置為串行接口時(shí),多路復(fù)用器402輸出經(jīng)由串行模式O輸入397從串行接口核心349接收的模式O信號(hào)。同樣地,當(dāng)數(shù)字控制接口 383配置為串行接口時(shí),多路復(fù)用器403輸出經(jīng)由串行模式I輸入398從串行接口核心349接收的模式I信號(hào)。
[0580]當(dāng)數(shù)字控制接口 383配置為GPIO接口時(shí),多路復(fù)用器402輸出在時(shí)鐘/模式O輸入393處接收的信號(hào)及在復(fù)位輸入399處接收的復(fù)位信號(hào)的邏輯“與”。類(lèi)似地,當(dāng)數(shù)字控制接口 383配置為GPIO接口時(shí),多路復(fù)用器403輸出在數(shù)據(jù)/模式I輸入394處接收的信號(hào)及在復(fù)位輸入399處接收的復(fù)位信號(hào)的邏輯“與”??赏ㄟ^(guò)“與”門(mén)404及406獲得邏輯“與”。然而,其它邏輯等效物是可能的,例如通過(guò)使用“與非”門(mén)及反向器。如先前關(guān)于圖24所描述,“與”門(mén)404及406的使用可減小或消除數(shù)字噪聲。
[0581]所述多路復(fù)用器中的每一者可由從復(fù)位輸入399接收的復(fù)位信號(hào)控制。換句話(huà)說(shuō),提供到所述多路復(fù)用器的選擇信號(hào)可為復(fù)位信號(hào)。如上文所描述,復(fù)位信號(hào)可從電力接通復(fù)位354接收,且在一些情形中可為從VIO引腳351接收的信號(hào)的反轉(zhuǎn)版本。當(dāng)復(fù)位信號(hào)為邏輯‘I’時(shí),數(shù)字控制接口 383配置為GPIO接口,且多路復(fù)用器輸出如上文針對(duì)GPIO接口模式所描述的信號(hào)。當(dāng)復(fù)位信號(hào)為邏輯‘0’時(shí),數(shù)字控制接口 383配置為串行接口,且多路復(fù)用器輸出如上文針對(duì)串行接口模式所描述的GPIO信號(hào)。
[0582]如先前所描述,使用組合邏輯388的數(shù)字控制接口 383可通過(guò)使用模式O引腳384及模式I引腳386的值來(lái)確定是代替地輸出啟用信號(hào)還是將單獨(dú)引腳專(zhuān)用于啟用控制信號(hào)而將三種不同模式提供到功率放大器控制器329及/或功率放大器328。當(dāng)選擇所述三種經(jīng)配置模式中的一者時(shí),組合邏輯塊388經(jīng)配置以輸出啟用信號(hào)。當(dāng)選擇第四模式時(shí),組合邏輯塊388經(jīng)配置以輸出未啟用信號(hào)。下文所呈現(xiàn)的表I圖解說(shuō)明在數(shù)字控制接口 383配置為GPIO接口時(shí)基于模式引腳的值的組合邏輯塊388到電平移位器的輸出的一個(gè)非限制性實(shí)例。表I的模式設(shè)定對(duì)應(yīng)于基于模式O信號(hào)及模式I信號(hào)分別到模式O電平移位器389及模式I電平移位器391的輸出的功率放大器控制器329的設(shè)定。
[0583]表I[0584]
【權(quán)利要求】
1.一種功率放大器模塊,其包括: 功率放大器,其包含砷化鎵GaAs雙極晶體管,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,所述集極在與所述基極的結(jié)處具有至少約3 X IO16CnT3的摻雜濃度,所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí);及 RF發(fā)射線(xiàn),其由所述功率放大器驅(qū)動(dòng),所述RF發(fā)射線(xiàn)包含導(dǎo)電層及所述導(dǎo)電層上的表面處理鍍層,所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的擴(kuò)散勢(shì)壘層,所述擴(kuò)散勢(shì)壘層包含鎳且具有小于約鎳在0.9GHz下的集膚深度的厚度。
2.根據(jù)權(quán)利要求1所述的功率放大器模塊,其進(jìn)一步包括輸出匹配網(wǎng)絡(luò),所述輸出匹配網(wǎng)絡(luò)具有:第一終止電路,其經(jīng)配置以匹配所述功率放大器的輸出的基本頻率;及第二終止電路,其經(jīng)配置而以所述功率放大器的所述輸出的諧波的相位終止,所述第一終止電路包含所述RF發(fā)射線(xiàn)的至少一部分。
3.根據(jù)權(quán)利要求1所述的功率放大器模塊,其中所述功率放大器包含于具有氮化鉭終止的穿晶片通孔的功率放大器裸片上。
4.根據(jù)權(quán)利要求3所述的功率放大器模塊,其中所述功率放大器裸片進(jìn)一步包含:GaAs襯底;金層,其安置于所述GaAs襯底的第一側(cè)上;及銅層,其安置于所述GaAs襯底的與所述第一側(cè)相對(duì)的第二側(cè)上,所述氮化鉭終止的穿晶片通孔經(jīng)配置以將所述金層電連接到所述銅層。
5.根據(jù)權(quán)利要求4所述的功率放大器模塊,其中所述功率放大器裸片進(jìn)一步包含氮化鉭終止區(qū)域,所述氮化鉭終止區(qū)域經(jīng)配置以環(huán)繞所述銅層與所述金層之間的界面的至少一部分以便抑制來(lái)自所述銅層的銅到所述GaAs襯底中的擴(kuò)散。
6.根據(jù)權(quán)利要求1所述的 功率放大器模塊,其中所述GaAs雙極晶體管為包含于功率放大器裸片上的異質(zhì)結(jié)雙極晶體管HBT,所述功率放大器裸片進(jìn)一步包含由至少一個(gè)HBT層形成的電阻器。
7.根據(jù)權(quán)利要求1所述的功率放大器模塊,其進(jìn)一步包括:線(xiàn)接合,其與所述RF發(fā)射線(xiàn)的所述金層接觸;至少一個(gè)邊緣,其鄰近所述線(xiàn)接合;及至少一個(gè)側(cè)壁,其鄰近所述至少一個(gè)邊緣,所述至少一個(gè)側(cè)壁不含所述RF發(fā)射線(xiàn)的所述鎳層、所述RF發(fā)射線(xiàn)的所述鈀層及所述RF發(fā)射線(xiàn)的所述金層。
8.根據(jù)權(quán)利要求1所述的功率放大器模塊,其進(jìn)一步包括: 雙模式控制接口,其具有經(jīng)配置以提供串行接口的前端核心; 電壓輸入/輸出VIO引腳,其經(jīng)配置以接收VIO信號(hào),所述VIO信號(hào)確定所述前端核心的操作模式是否被設(shè)定為作用狀態(tài)與非作用狀態(tài)中的一者,所述雙模式控制接口經(jīng)配置以在所述前端核心被設(shè)定為所述非作用狀態(tài)時(shí)提供通用輸入/輸出GPIO接口 ; 組合邏輯塊,其經(jīng)配置以將啟用信號(hào)及模式信號(hào)分別提供到啟用電平移位器及模式電平移位器 '及 電力接通復(fù)位,其經(jīng)配置以基于所述VIO信號(hào)而選擇所述啟用信號(hào)及所述模式信號(hào)以分別提供到所述啟用電平移位器及所述模式電平移位器。
9.根據(jù)權(quán)利要求1所述的功率放大器模塊,其進(jìn)一步包括RF隔離結(jié)構(gòu),所述RF隔離結(jié)構(gòu)包含沿所述功率放大器模塊的外圍安置的線(xiàn)接合。
10.一種功率放大器模塊,其包括:功率放大器,其經(jīng)配置以接收RF輸入信號(hào)且產(chǎn)生經(jīng)放大RF輸出信號(hào),所述功率放大器包含GaAs雙極晶體管,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,所述集極在與所述基極的結(jié)處具有至少約3X IO16CnT3的摻雜濃度,所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí);及 輸出匹配網(wǎng)絡(luò),其包含:第一終止電路,其經(jīng)配置以匹配所述經(jīng)放大RF輸出信號(hào)的基本頻率的阻抗;及第二終止電路,其與所述第一終止電路分離,所述第二終止電路經(jīng)配置而以對(duì)應(yīng)于所述經(jīng)放大RF輸出信號(hào)的諧波頻率的相位終止。
11.根據(jù)權(quán)利要求10所述的功率放大器模塊,其中所述功率放大器驅(qū)動(dòng)具有擴(kuò)散勢(shì)壘層的RF發(fā)射線(xiàn),所述擴(kuò)散勢(shì)壘層包含鎳且具有小于約0.5 μ m的厚度。
12.根據(jù)權(quán)利要求11所述的功率放大器模塊,其中線(xiàn)接合將所述功率放大器的輸出電連接到所述RF發(fā)射線(xiàn),所述線(xiàn)接合包含于所述第一終止電路中。
13.根據(jù)權(quán)利要求11所述的功率放大器模塊,其進(jìn)一步包括雙模式控制接口,所述雙模式控制接口經(jīng)配置以在單個(gè)裸片上提供射頻前端RFFE串行接口及三模式通用輸入/輸出GPIO接口兩者。
14.根據(jù)權(quán)利要求11所述的功率放大器模塊,其進(jìn)一步包括RF隔離結(jié)構(gòu),所述RF隔離結(jié)構(gòu)包含沿所述功率放大器模塊的外圍安置的線(xiàn)接合。
15.—種功率放大器模塊,其包括: 功率放大器,其經(jīng)配置以接收RF輸入信號(hào)且產(chǎn)生經(jīng)放大RF信號(hào); RF發(fā)射線(xiàn),其經(jīng)配置以傳播所述經(jīng)放大RF信號(hào),所述RF發(fā)射線(xiàn)包含:金層,其經(jīng)配置以接收所述經(jīng)放大RF信號(hào); 鈀層,其接近所述金層;及擴(kuò)散勢(shì)壘層,其接近所述鈀層;及導(dǎo)電層,其接近所述擴(kuò)散勢(shì)壘層,所述擴(kuò)散勢(shì)壘層包含鎳且具有小于約鎳在0.45GHz下的集膚深度的厚度; 第一終止電路,其經(jīng)配置以匹配所述經(jīng)放大RF信號(hào)的基本頻率的阻抗,所述第一終止電路包含所述RF發(fā)射線(xiàn)的至少一部分;及 第二終止電路,其與所述第一終止電路分離,所述第二終止電路經(jīng)配置而以對(duì)應(yīng)于所述經(jīng)放大RF信號(hào)的諧波頻率的相位終止,所述功率放大器借助于至少一個(gè)線(xiàn)接合電耦合到第一終止電路且所述功率放大器借助于不同于所述第一終止電路的數(shù)目個(gè)線(xiàn)接合電耦合到所述第二終止電路。
16.根據(jù)權(quán)利要求15所述的功率放大器模塊,其中所述功率放大器包含GaAs雙極晶體管,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,所述集極在與所述基極的結(jié)處具有至少約3X IO16CnT3的摻雜濃度,所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí)。
17.根據(jù)權(quán)利要求15所述的功率放大器模塊,其進(jìn)一步包括雙模式控制接口,所述雙模式控制接口經(jīng)配置以在單個(gè)裸片上提供射頻前端RFFE串行接口及通用輸入/輸出GPIO接口兩者。
18.根據(jù)權(quán)利要求15所述的功率放大器模塊,其進(jìn)一步包括RF隔離結(jié)構(gòu),所述RF隔離結(jié)構(gòu)包含沿所述功率放大器模塊的外圍安置的線(xiàn)接合。
19.一種功率放大器模塊,其包括: 襯底,其經(jīng)配置以接納多個(gè)組件,所述襯底在其上包含RF發(fā)射線(xiàn),所述RF發(fā)射線(xiàn)包含導(dǎo)電層及所述導(dǎo)電層上的表面處理鍍層,所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的擴(kuò)散勢(shì)壘層,所述擴(kuò)散勢(shì)壘層包含鎳且具有小于鎳在約0.45GHz的頻率下的集膚深度的厚度; 第一裸片,其耦合到所述襯底,所述第一裸片包含具有電連接到所述RF發(fā)射線(xiàn)的所述金層的輸出的功率放大器,所述第一裸片進(jìn)一步包含具有取決于所述第一裸片的一個(gè)或一個(gè)以上條件的性質(zhì)的無(wú)源組件;及 第二裸片,其耦合到所述襯底,所述第二裸片包含偏置產(chǎn)生電路,所述偏置產(chǎn)生電路經(jīng)配置以至少部分地基于所述第一裸片的所述無(wú)源組件的所述性質(zhì)的指示符而產(chǎn)生偏置信號(hào)。
20.根據(jù)權(quán)利要求19所述的功率放大器模塊,其進(jìn)一步包括輸出匹配網(wǎng)絡(luò),所述輸出匹配網(wǎng)絡(luò)具有:第一終止電路,其經(jīng)配置以匹配所述功率放大器的所述輸出的基本頻率;及第二終止電路,其經(jīng)配置而以所述功率放大器的所述輸出的諧波的相位終止,所述第一終止電路包含所述RF發(fā)射線(xiàn)的至少一部分。
21.根據(jù)權(quán)利要求19所述的功率放大器模塊,其中所述第一裸片具有氮化鉭終止的穿晶片通孔。
22.根據(jù)權(quán)利要求19所述的功率放大器模塊,其中所述第一裸片包含HBT裝置及由至少一個(gè)HBT層形成的電阻器。
23.根據(jù)權(quán)利要求19所述的功率放大器模塊,其進(jìn)一步包括RF隔離結(jié)構(gòu),所述RF隔離結(jié)構(gòu)包含所述襯底中的圍繞所述功率放大器安置的多個(gè)通孔及沿所述功率放大器模塊的外圍安置的線(xiàn)接合,所述多個(gè)通孔在所述功率放大器模塊的第一區(qū)域中具有比所述功率放大器模塊的第二區(qū)域高的密度,所述第一區(qū)域與比所述第二區(qū)域高的電磁干擾相關(guān)聯(lián)。
24.—種功率放大器模塊,其包括: 襯底,其經(jīng)配置以接納多個(gè)組件,所述襯底具有表面處理鍍層,所述表面處理鍍層包含金層、接近所述金層的鈀層及接近所述鈀層的擴(kuò)散勢(shì)壘層,所述擴(kuò)散勢(shì)壘層包含鎳且具有小于約鎳在0.45GHz下的集膚深度的厚度; 功率放大器裸片,其包含功率放大器及至少一個(gè)氮化鉭終止的穿晶片通孔,所述功率放大器經(jīng)配置以接收RF輸入信號(hào)且產(chǎn)生經(jīng)放大RF信號(hào);及 終止電路,其經(jīng)配置而以所述經(jīng)放大RF信號(hào)的諧波的相位終止,所述終止電路包含經(jīng)配置以將所述功率放大器的輸出電耦合到所述表面處理鍍層的所述金層的至少一個(gè)線(xiàn)接口 ο
25.根據(jù)權(quán)利要求24所述的功率放大器模塊,其中所述功率放大器裸片包含:裸片上無(wú)源組件;第一引線(xiàn),其電連接到所述裸片上無(wú)源組件;及第二引線(xiàn),其經(jīng)配置以接收所述經(jīng)放大RF信號(hào)。
26.根據(jù)權(quán)利要求25所述的功率放大器,其中所述表面處理鍍層的第一部分電連接到所述第一引線(xiàn)且所述表面處理鍍層的第二部分電連接到所述第二引線(xiàn)以借此引導(dǎo)來(lái)自所述表面處理鍍層的所述第一部分的電流。
27.根據(jù)權(quán)利要求24所述的功率放大器模塊,其中所述功率放大器裸片包含異質(zhì)結(jié)雙極晶體管及包含異質(zhì)結(jié)雙極材料層的電阻器。
28.根據(jù)權(quán)利要求24所述的功率放大器模塊,其中所述功率放大器包含GaAs雙極晶體管,所述GaAs雙極晶體管具有集極、鄰接所述集極的基極及射極,所述集極在與所述基極的結(jié)處具有至少約3X IO16CnT3的摻雜濃度,所述集極還具有其中摻雜濃度遠(yuǎn)離所述基極增加的至少第一分級(jí)。
29.根據(jù)權(quán)利要求24所述的功率放大器模塊,其進(jìn)一步包括: 雙模式控制接口,其具有經(jīng)配置以提供串行接口的前端核心; 電壓輸入/輸出VIO引腳,其經(jīng)配置以接收VIO信號(hào),所述VIO信號(hào)確定所述前端核心的操作模式是否被設(shè)定為作用狀態(tài)與非作用狀態(tài)中的一者,所述雙模式控制接口經(jīng)配置以在所述前端核心被設(shè)定為 所述非作用狀態(tài)時(shí)提供通用輸入/輸出GPIO接口 ; 組合邏輯塊,其經(jīng)配置以將啟用信號(hào)及模式信號(hào)分別提供到啟用電平移位器及模式電平移位器 '及 電力接通復(fù)位,其經(jīng)配置以基于所述VIO信號(hào)而選擇所述啟用信號(hào)及所述模式信號(hào)以分別提供到所述啟用電平移位器及所述模式電平移位器。
【文檔編號(hào)】H03F1/30GK103597742SQ201380001003
【公開(kāi)日】2014年2月19日 申請(qǐng)日期:2013年6月13日 優(yōu)先權(quán)日:2012年6月14日
【發(fā)明者】霍華德·E·陳, 亦凡·郭, 庭?!恰S, 邁赫蘭·賈納尼, 田·敏·古, 菲利浦·約翰·勒托拉, 安東尼·詹姆斯·洛比安可, 哈迪克·布潘達(dá)·莫迪, 黃·夢(mèng)·阮, 馬修·托馬斯·奧扎拉斯, 山德拉·劉易斯·培帝威克, 馬修·肖恩·里德, 詹斯·阿爾布雷希特·理吉, 大衛(wèi)·史蒂芬·雷普利, 宏曉·邵, 宏·沈, 衛(wèi)明·孫, 祥志·孫, 帕特里克·勞倫斯·韋爾奇, 小彼得·J·札帕帝, 章國(guó)豪 申請(qǐng)人:西凱渥資訊處理科技公司
網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1