一種多模信號發(fā)生裝置制造方法
【專利摘要】本實(shí)用新型涉及多模信號發(fā)生裝置，包括DSP控制器，其輸入輸出端與FPGA控制器的輸入輸出端相連，F(xiàn)PGA控制器、第二本振單元LO2的輸出端均與第二混頻單元的輸入端相連，第二混頻單元、第一本振單元LO1的輸出端均與第一混頻單元的輸入端相連，第一混頻單元的輸出端與射頻信號調(diào)理模塊的輸入端相連，射頻信號調(diào)理模塊的輸出端作為裝置輸出端，中央處理器CPU的輸入輸出端分別與FPGA控制器、第二本振單元LO2、第一本振單元LO1的輸入輸出端相連。本實(shí)用新型實(shí)現(xiàn)了不同模式的快速動(dòng)態(tài)調(diào)度，提高了系統(tǒng)執(zhí)行速度，降低了測試出錯(cuò)的風(fēng)險(xiǎn)，提高了多模信號源的穩(wěn)定性。
【專利說明】一種多模信號發(fā)生裝置

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及GSM、WCDMA、TD_SCDMA與TD_LTE移動(dòng)通信終端校準(zhǔn)以及移動(dòng)通信 教學(xué)領(lǐng)域，尤其是一種多模信號發(fā)生裝置及其信號發(fā)生方法。

【背景技術(shù)】
[0002] 隨著LTE產(chǎn)業(yè)化的不斷深入推進(jìn)，測試儀器作為產(chǎn)業(yè)鏈的重要組成部分越來越受 到業(yè)界的關(guān)注。目前在LTE、3G和2G多種網(wǎng)絡(luò)共存的情況下，必須保證終端在各種模式網(wǎng) 絡(luò)中的兼容性。為滿足終端研發(fā)、認(rèn)證、生產(chǎn)線的需求，特別在生產(chǎn)線上出于對測試成本的 考慮，需要同時(shí)支持2G/3G/4G多模測試儀表。我國已在終端測試儀表研發(fā)上打下堅(jiān)實(shí)基 礎(chǔ)，支持LTE多模測試儀表研發(fā)對完善產(chǎn)業(yè)鏈方面產(chǎn)生重大意義，其中多模信號源作為多 模儀表研發(fā)中的關(guān)鍵一環(huán)，對芯片、終端的研發(fā)起到關(guān)鍵性的作用。目前，市場上包括國外 儀器在內(nèi)，同時(shí)囊括GSM、WCDMA、TD_SCDMA、TD_LTE標(biāo)準(zhǔn)以及可以加載用戶仿真數(shù)據(jù)的信號 發(fā)生裝置還不存在，因此支持GSM、WCDMA、TD_SCDMA、TD_LTE標(biāo)準(zhǔn)以及可以加載用戶仿真數(shù) 據(jù)的信號源的研發(fā)和推廣，對于儀表產(chǎn)業(yè)和移動(dòng)終端生產(chǎn)行業(yè)的競爭與發(fā)展也具有重要的 意義。
[0003] 傳統(tǒng)的多模信號源通常采用多射頻硬件，多系統(tǒng)模擬器比較浪費(fèi)資源，并且切換 復(fù)雜帶來切換速度慢。此外，往往出現(xiàn)一臺(tái)多模信號源無法囊括GSM、WCDMA、TD_SCDMA、TD_ LTE標(biāo)準(zhǔn)的問題，因此研發(fā)一款包含上面四種制式的信號源已經(jīng)迫在眉睫。對于傳統(tǒng)多模信 號源即使有上述制式也存在多時(shí)鐘變換和模式切換需要重新加載的問題，然后對數(shù)字中頻 信號進(jìn)行數(shù)/模轉(zhuǎn)換，并且在不同模式信號切換時(shí)，需要對所需制式的系統(tǒng)模擬器進(jìn)行更 新。 實(shí)用新型內(nèi)容
[0004] 本實(shí)用新型的目的在于提供一種同時(shí)支持GSM、WCDMA、TD_SCDMA、TD_LTE四種模 式，可加載用戶仿真數(shù)據(jù)的多模信號發(fā)生裝置。
[0005] 為實(shí)現(xiàn)上述目的，本實(shí)用新型采用了以下技術(shù)方案：一種多模信號發(fā)生裝置，包括 DSP控制器，其輸入輸出端與FPGA控制器的輸入輸出端相連，F(xiàn)PGA控制器、第二本振單元 L02的輸出端均與第二混頻單元的輸入端相連，第二混頻單元、第一本振單元L01的輸出 端均與第一混頻單元的輸入端相連，第一混頻單元的輸出端與射頻信號調(diào)理模塊的輸入端 相連，射頻信號調(diào)理模塊的輸出端作為裝置輸出端，中央處理器CPU的輸入輸出端分別與 FPGA控制器、第二本振單兀L02、第一本振單兀L01的輸入輸出端相連。
[0006] 時(shí)鐘產(chǎn)生裝置模塊的輸出端分別與DSP控制器、FPGA控制器的輸入端相連。
[0007] 所述DSP控制器包括GSM基帶產(chǎn)生模塊、TD_SCDMA基帶產(chǎn)生模塊、WCDMA基帶產(chǎn)生 模塊和TD_LTE基帶產(chǎn)生模塊，所述FPGA控制器包括全數(shù)字中頻處理模塊和與D/A轉(zhuǎn)換模 塊，GSM基帶產(chǎn)生模塊、TD_SCDMA基帶產(chǎn)生模塊、WCDMA基帶產(chǎn)生模塊、TD_LTE基帶產(chǎn)生模 塊的輸入輸出端均與全數(shù)字中頻處理模塊的輸入輸出端相連，全數(shù)字中頻處理模塊的輸出 端與D/A轉(zhuǎn)換模塊的輸入端相連，D/A轉(zhuǎn)換模塊的輸出端與第二混頻單元的輸入端相連。
[0008] 所述中央處理器CPU的輸出端與用戶仿真數(shù)據(jù)模塊的輸入端相連，用戶仿真數(shù)據(jù) 模塊的輸出端通過PCI總線與FPGA控制器的輸入端相連。
[0009] 所述中央處理器CPU的輸入輸出端通過PCI總線分別與FPGA控制器、第二本振單 兀L02、第一本振單兀L01的輸入輸出端相連。
[0010] 所述時(shí)鐘產(chǎn)生裝置模塊包括鑒相器，其輸入端分別接10MHZ參考時(shí)鐘、1/200分頻 器的輸出端，其輸出端與第一低通濾波器的輸入端相連，第一低通濾波器的輸出端與壓控 振蕩器VC0的輸入端相連，壓控振蕩器VC0的輸出端與第一功分器的輸入端相連，第一功分 器的輸出端分別與直接數(shù)字頻率合成器AD9858、1/200分頻器的輸入端相連，直接數(shù)字頻 率合成器AD9858的輸出端與第二低通濾波器的輸入端相連，第二低通濾波器的輸出端與 第二功分器的輸入端相連，第二功分器的第一輸出端與FPGA控制器的D/A轉(zhuǎn)換模塊的時(shí)鐘 輸入端相連，第二功分器的第二輸出端通過1/5分頻器與DSP控制器的時(shí)鐘輸入端相連。
[0011] 所述GSM基帶產(chǎn)生模塊、TD_SCDMA基帶產(chǎn)生模塊、WCDMA基帶產(chǎn)生模塊、TD_LTE基 帶產(chǎn)生模塊的輸入輸出端均通過高速串行總線RAPIDI0與全數(shù)字中頻處理模塊的輸入輸 出端相連。
[0012] 由上述技術(shù)方案可知，在本實(shí)用新型中，不僅不同模式的基帶信號處理在DSP控 制器中是并行處理，而且不同模式的數(shù)字中頻處理中也是并行處理，然后固定中頻輸出，切 換時(shí)只需要通過中央處理器CPU更新模式選擇標(biāo)志即可。由于基帶和中頻的模塊化設(shè)計(jì)， 并行處理從而避免了傳統(tǒng)方式中因切換射頻模塊、時(shí)鐘發(fā)生模塊以及全數(shù)字中頻處理模塊 所帶來的穩(wěn)定性差的難題，不同模式切換時(shí)間過長的問題，從而實(shí)現(xiàn)了不同模式的快速動(dòng) 態(tài)調(diào)度，提高了系統(tǒng)執(zhí)行速度，降低了測試出錯(cuò)的風(fēng)險(xiǎn)，提高了多模信號源的穩(wěn)定性。

【專利附圖】

【附圖說明】
[0013] 圖1是本實(shí)用新型的電路框圖；
[0014] 圖2是圖1中時(shí)鐘產(chǎn)生裝置模塊的電路框圖；
[0015] 圖3是本實(shí)用新型的多?；鶐幚矸椒ǖ姆椒鞒淌疽鈭D；
[0016] 圖4是本實(shí)用新型的數(shù)字中頻處理方法的方法流程示意圖。

【具體實(shí)施方式】
[0017] -種多模信號發(fā)生裝置，包括DSP控制器1，其輸入輸出端與FPGA控制器2的輸 入輸出端相連，F(xiàn)PGA控制器2、第二本振單元L02的輸出端均與第二混頻單元的輸入端相 連，第二混頻單元、第一本振單元L01的輸出端均與第一混頻單元的輸入端相連，第一混頻 單元的輸出端與射頻信號調(diào)理模塊的輸入端相連，射頻信號調(diào)理模塊的輸出端作為裝置輸 出端，中央處理器CPU的輸入輸出端分別與FPGA控制器2、第二本振單元L02、第一本振單 元L01的輸入輸出端相連，時(shí)鐘產(chǎn)生裝置模塊3的輸出端分別與DSP控制器1、FPGA控制 器2的輸入端相連，如圖1所示。時(shí)鐘產(chǎn)生裝置模塊3產(chǎn)生614. 4MHz的D/A工作時(shí)鐘和 122. 88MHz的DSP控制器1的工作時(shí)鐘。
[0018] 如圖1所示，所述DSP控制器1包括GSM基帶產(chǎn)生模塊、TD_SCDMA基帶產(chǎn)生模塊、 WCDMA基帶產(chǎn)生模塊和TD_LTE基帶產(chǎn)生模塊，所述FPGA控制器2包括全數(shù)字中頻處理模塊 和與D/A轉(zhuǎn)換模塊，GSM基帶產(chǎn)生模塊、TD_SCDMA基帶產(chǎn)生模塊、WCDMA基帶產(chǎn)生模塊、TD_ LTE基帶產(chǎn)生模塊的輸入輸出端均與全數(shù)字中頻處理模塊的輸入輸出端相連，全數(shù)字中頻 處理模塊的輸出端與D/A轉(zhuǎn)換模塊的輸入端相連，D/A轉(zhuǎn)換模塊的輸出端與第二混頻單元 的輸入端相連。所述中央處理器CPU的輸出端與用戶仿真數(shù)據(jù)模塊的輸入端相連，用戶仿 真數(shù)據(jù)模塊的輸出端通過PCI總線與FPGA控制器2的輸入端相連。所述中央處理器CPU 的輸入輸出端通過PCI總線分別與FPGA控制器2、第二本振單元L02、第一本振單元L01的 輸入輸出端相連。所述GSM基帶產(chǎn)生模塊、TD_SCDMA基帶產(chǎn)生模塊、WCDMA基帶產(chǎn)生模塊、 TD_LTE基帶產(chǎn)生模塊的輸入輸出端均通過高速串行總線RAPIDIO與全數(shù)字中頻處理模塊 的輸入輸出端相連。
[0019] 如圖2所示，所述時(shí)鐘產(chǎn)生裝置模塊3包括鑒相器，其輸入端分別接10MHZ參考 時(shí)鐘、1/200分頻器的輸出端，其輸出端與第一低通濾波器的輸入端相連，第一低通濾波 器的輸出端與2GHz的壓控振蕩器VC0的輸入端相連，壓控振蕩器VC0的輸出端與第一功 分器的輸入端相連，第一功分器的輸出端分別與直接數(shù)字頻率合成器AD9858、1/200分頻 器的輸入端相連，直接數(shù)字頻率合成器AD9858內(nèi)部控制有相位累加器、查找表、DAC，輸出 614. 4MHz的時(shí)鐘，直接數(shù)字頻率合成器AD9858的輸出端與第二低通濾波器的輸入端相連， 第二低通濾波器的輸出端與第二功分器的輸入端相連，第二功分器的第一輸出端與FPGA 控制器2的D/A轉(zhuǎn)換模塊的時(shí)鐘輸入端相連，第二功分器的第二輸出端通過1/5分頻器與 DSP控制器1的時(shí)鐘輸入端相連，經(jīng)過1/5分頻器輸出122. 88MHz至DSP控制器1。
[0020] 在工作時(shí)，其工作流程包括下列順序的步驟：（1)DSP控制器1進(jìn)行多模基帶處理， 分別生成GSM基帶、TD_SCDMA基帶、WCDMA基帶、TD_LTE基帶數(shù)據(jù)輸出；（2)在中央處理器 (PU的控制下，F(xiàn)PGA控制器2對不同模式的基帶數(shù)據(jù)進(jìn)行并行的數(shù)字中頻處理，輸出模擬中 頻信號；（3)模擬中頻信號依次經(jīng)第二、第一本振混頻后，再經(jīng)過射頻信號調(diào)理模塊進(jìn)行增 益和濾波調(diào)理生成RF信號輸出。
[0021] 如圖3所示，所述多模基帶處理方法是指，在多模基帶進(jìn)行并行處理，對于GSM基 帶產(chǎn)生模塊，GSM系統(tǒng)模擬器通過中央處理器CPU配置的信號源及相關(guān)參數(shù)配置先進(jìn)行編 碼處理，經(jīng)過GMSK調(diào)制并經(jīng)過實(shí)虛分離生成碼元速率為270.833Ksps的I/Q數(shù)據(jù)，在全數(shù) 字中頻處理模塊中再進(jìn)行數(shù)字上變頻，插值濾波然后合路基帶輸出；對于WCDMA基帶產(chǎn)生 模塊，首先WCDMA系統(tǒng)模擬器通過中央處理器CPU配置的信號源及相關(guān)參數(shù)配置先進(jìn)行編 碼處理，再根據(jù)不同信道進(jìn)行0VSF正交序列擴(kuò)頻，通過m序列根據(jù)上下行信道產(chǎn)生所需的 擾碼，然后進(jìn)行物理信道合并、實(shí)虛分離生成碼元速率為3. 84Msps的I/Q數(shù)據(jù)，然后在全數(shù) 字中頻處理模塊中進(jìn)行數(shù)字上變頻，插值濾波然最后合路基帶輸出；對于TD-SCDMA基帶產(chǎn) 生模塊，TD-SCDMA系統(tǒng)模擬器根據(jù)中央處理器CPU配置的信號源及相關(guān)參數(shù)配置先進(jìn)行編 碼處理，進(jìn)過擴(kuò)頻、加擾、根據(jù)midamble碼表生成midamble碼，并選擇用戶，子巾貞形成并經(jīng) 過實(shí)虛分離后生成碼元速率為1. 28 Msps I/Q數(shù)據(jù)，然后在全數(shù)字中頻處理模塊中進(jìn)行數(shù) 字上變頻、合路進(jìn)而進(jìn)行基帶輸出；對于TD-LTE基帶產(chǎn)生模塊，TD-LTE系統(tǒng)模擬器也要根 據(jù)中央處理器CPU配置的信號源及相關(guān)參數(shù)配置先進(jìn)行編碼處理，再經(jīng)過加擾、調(diào)制、層映 射、預(yù)編碼以及IFFT進(jìn)行插入CP后生成碼元速率30. 72Msps的I/Q數(shù)據(jù)，經(jīng)過插值濾波進(jìn) 而生成基帶數(shù)據(jù)輸出。
[0022] 如圖4所示，所述數(shù)字中頻處理方法是指，對于GSM基帶產(chǎn)生模塊產(chǎn)生的 270. 833Kcps的I/Q數(shù)據(jù)，進(jìn)行32倍插值生成8. 66Msps數(shù)據(jù)，經(jīng)過時(shí)鐘進(jìn)行非均勻采 樣處理和FIR成型濾波器生成7. 68Msps數(shù)據(jù)，再經(jīng)過3級半帶HB插值和5倍CIC生成 307. 2MspsI/Q數(shù)據(jù)，然后進(jìn)行I/Q合路后送入工作時(shí)鐘為614. 4MHz的D/A轉(zhuǎn)換模塊，輸出 153. 6M的模擬中頻信號；對于WCDMA基帶產(chǎn)生模塊產(chǎn)生的3. 84Mcps的I/Q數(shù)據(jù)，進(jìn)行4倍 插值，經(jīng)過時(shí)鐘采樣和FIR成型濾波器生成15. 36Msps數(shù)據(jù)，再經(jīng)過2級半帶HB插值和5 倍CIC生成307. 2Msps，同樣經(jīng)I/Q合路后送入工作時(shí)鐘為614. 4MHz的D/A轉(zhuǎn)換模塊，輸 出153. 6M的模擬中頻信號；對于TD-SCDMA基帶產(chǎn)生模塊產(chǎn)生的1. 28Mcps的I/Q數(shù)據(jù)，進(jìn) 行6倍插值，經(jīng)過時(shí)鐘采樣和FIR成型濾波器生成7. 68Msps數(shù)據(jù)，再經(jīng)過3級半帶HB插 值和5倍CIC生成307. 2Msps，經(jīng)I/Q合路后送入工作時(shí)鐘為614. 4MHz的D/A轉(zhuǎn)換模塊， 輸出153. 6M的模擬中頻信號；對于TD-LTE基帶產(chǎn)生模塊產(chǎn)生的30. 72Msps的I/Q數(shù)據(jù)， 進(jìn)行2倍插值，經(jīng)過時(shí)鐘采樣和FIR成型濾波器生成61. 44Msps數(shù)據(jù)，再經(jīng)過5倍CIC生成 307. 2Msps數(shù)據(jù)，同樣I/Q合路后送入工作時(shí)鐘為614. 4MHz的D/A轉(zhuǎn)換模塊，輸出153. 6M 的模擬中頻信號；中央處理器CPU加載用戶仿真數(shù)據(jù)模塊，用戶通過用戶仿真數(shù)據(jù)模塊設(shè) 置插值倍數(shù)、半帶以及CIC插值倍數(shù)。
[0023] 綜上所述，在本實(shí)用新型中，不僅不同模式的基帶信號處理在DSP控制器1中是并 行處理，而且不同模式的數(shù)字中頻處理中也是并行處理，然后固定中頻輸出，切換時(shí)只需要 通過中央處理器CPU更新模式選擇標(biāo)志即可。由于基帶和中頻的模塊化設(shè)計(jì)，并行處理從 而避免了傳統(tǒng)方式中因切換射頻模塊、時(shí)鐘發(fā)生模塊以及全數(shù)字中頻處理模塊所帶來的穩(wěn) 定性差的難題，不同模式切換時(shí)間過長的問題，從而實(shí)現(xiàn)了不同模式的快速動(dòng)態(tài)調(diào)度，提高 了系統(tǒng)執(zhí)行速度，降低了測試出錯(cuò)的風(fēng)險(xiǎn)，提高了多模信號源的穩(wěn)定性。
【權(quán)利要求】
1. 一種多模信號發(fā)生裝置，其特征在于：包括DSP控制器（1)，其輸入輸出端與FPGA控 制器（2)的輸入輸出端相連，F(xiàn)PGA控制器（2)、第二本振單元L02的輸出端均與第二混頻單 元的輸入端相連，第二混頻單元、第一本振單元L01的輸出端均與第一混頻單元的輸入端 相連，第一混頻單元的輸出端與射頻信號調(diào)理模塊的輸入端相連，射頻信號調(diào)理模塊的輸 出端作為裝置輸出端，中央處理器CPU的輸入輸出端分別與FPGA控制器（2)、第二本振單元 L02、第一本振單兀L01的輸入輸出端相連。
2. 根據(jù)權(quán)利要求1所述的多模信號發(fā)生裝置，其特征在于：時(shí)鐘產(chǎn)生裝置模塊（3)的輸 出端分別與DSP控制器（1 )、FPGA控制器（2)的輸入端相連。
3. 根據(jù)權(quán)利要求1所述的多模信號發(fā)生裝置，其特征在于：所述DSP控制器（1)包括 GSM基帶產(chǎn)生模塊、TD_SCDMA基帶產(chǎn)生模塊、WCDMA基帶產(chǎn)生模塊和TD_LTE基帶產(chǎn)生模塊， 所述FPGA控制器（2)包括全數(shù)字中頻處理模塊和與D/A轉(zhuǎn)換模塊，GSM基帶產(chǎn)生模塊、TD_ SCDMA基帶產(chǎn)生模塊、WCDMA基帶產(chǎn)生模塊、TD_LTE基帶產(chǎn)生模塊的輸入輸出端均與全數(shù)字 中頻處理模塊的輸入輸出端相連，全數(shù)字中頻處理模塊的輸出端與D/A轉(zhuǎn)換模塊的輸入端 相連，D/A轉(zhuǎn)換模塊的輸出端與第二混頻單元的輸入端相連。
4. 根據(jù)權(quán)利要求1所述的多模信號發(fā)生裝置，其特征在于：所述中央處理器CPU的輸 出端與用戶仿真數(shù)據(jù)模塊的輸入端相連，用戶仿真數(shù)據(jù)模塊的輸出端通過PCI總線與FPGA 控制器（2)的輸入端相連。
5. 根據(jù)權(quán)利要求1所述的多模信號發(fā)生裝置，其特征在于：所述中央處理器CPU的輸 入輸出端通過PCI總線分別與FPGA控制器（2)、第二本振單元L02、第一本振單元L01的輸 入輸出端相連。
6. 根據(jù)權(quán)利要求2所述的多模信號發(fā)生裝置，其特征在于：所述時(shí)鐘產(chǎn)生裝置模塊（3) 包括鑒相器，其輸入端分別接10MHZ參考時(shí)鐘、1/200分頻器的輸出端，其輸出端與第一低 通濾波器的輸入端相連，第一低通濾波器的輸出端與壓控振蕩器VCO的輸入端相連，壓控 振蕩器VCO的輸出端與第一功分器的輸入端相連，第一功分器的輸出端分別與直接數(shù)字頻 率合成器AD9858、1/200分頻器的輸入端相連，直接數(shù)字頻率合成器AD9858的輸出端與第 二低通濾波器的輸入端相連，第二低通濾波器的輸出端與第二功分器的輸入端相連，第二 功分器的第一輸出端與FPGA控制器（2)的D/A轉(zhuǎn)換模塊的時(shí)鐘輸入端相連，第二功分器的 第二輸出端通過1/5分頻器與DSP控制器（1)的時(shí)鐘輸入端相連。
7. 根據(jù)權(quán)利要求3所述的多模信號發(fā)生裝置，其特征在于：所述GSM基帶產(chǎn)生模塊、 TD_SCDMA基帶產(chǎn)生模塊、WCDMA基帶產(chǎn)生模塊、TD_LTE基帶產(chǎn)生模塊的輸入輸出端均通過 高速串行總線RAPIDIO與全數(shù)字中頻處理模塊的輸入輸出端相連。
【文檔編號】H03K3/02GK203896321SQ201320873876
【公開日】2014年10月22日 申請日期:2013年12月26日 優(yōu)先權(quán)日:2013年12月26日
【發(fā)明者】王志, 凌云志, 黃武, 王嘉嘉, 季剛 申請人:中國電子科技集團(tuán)公司第四十一研究所