一種即插即用的多接口數(shù)據(jù)壓縮設(shè)備的制作方法
【專利摘要】一種即插即用的多接口數(shù)據(jù)壓縮設(shè)備，包括多接口輸入模塊、數(shù)據(jù)壓縮編碼模塊、標識位編碼模塊、編碼輸出模塊。其中，多接口輸入模塊包含并行接口和SPI同步串行接口，分別由若干移位寄存器和鎖存器組成。標識位編碼模塊由若干超前進位加法器與數(shù)據(jù)比較器分別級聯(lián)構(gòu)成，以提供壓縮編碼所需的標識位；壓縮編碼模塊由邏輯門組成，負責(zé)將數(shù)據(jù)位與標識位組成單字節(jié)，并通過編碼輸出模塊將壓縮后的單字節(jié)輸出到下一級電路。本設(shè)備亦可通過擴展接口將多個設(shè)備級聯(lián)使用。本發(fā)明即插即用，操作簡單，運算速度快，功耗低。比傳統(tǒng)的軟件壓縮具有更好的實時性。適用于嵌入式通信系統(tǒng)的傳輸線路中，可有效減小數(shù)據(jù)量，解決傳輸延遲和設(shè)備能耗問題。
【專利說明】—種即插即用的多接口數(shù)據(jù)壓縮設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字電子技術(shù)以及數(shù)據(jù)壓縮【技術(shù)領(lǐng)域】，應(yīng)用數(shù)字電子技術(shù)與壓縮算法實現(xiàn)具有數(shù)據(jù)壓縮功能的電子設(shè)備。
【背景技術(shù)】
[0002]隨著電子信息技術(shù)的發(fā)展，數(shù)字電子技術(shù)已廣泛應(yīng)用于嵌入式系統(tǒng)、通信、計算機、自動化控制等領(lǐng)域。人們對電子設(shè)備的依賴性越來越強，對設(shè)備的性能要求也逐漸提高?，F(xiàn)今的電子工程師和設(shè)計師們往往樂此不疲的為計算機更換更大的硬盤，擴展更多的內(nèi)存，增加更大的網(wǎng)絡(luò)帶寬，其目的主要是為了存放和傳輸越來越多的聲音、圖像等數(shù)據(jù)。對于數(shù)據(jù)的壓縮大體有兩個思路，要么采用成熟的通用數(shù)據(jù)壓縮技術(shù)進行壓縮，要么根據(jù)媒體信息的特性設(shè)計新的壓縮方法。實際上，人們在兩條道路上都做了卓有成效的探索。計算機為什么需要數(shù)據(jù)壓縮技術(shù)？因為數(shù)據(jù)的信息量實在太大。例如，對于目前的電子設(shè)備，IG的存儲容量有時都不足以存放30分鐘的視頻數(shù)據(jù)。因此，通常情況下，圖像的記錄和傳播首先需要進行數(shù)據(jù)壓縮處理。簡單來說，如果沒有數(shù)據(jù)壓縮技術(shù)我們就沒有辦法用軟件對Email中的附件瘦身；如果沒有數(shù)據(jù)壓縮技術(shù)，市場上的數(shù)碼錄音筆就只能記錄不到20分鐘的語音；如果沒有數(shù)據(jù)壓縮技術(shù)，從Internet上下載一部電影也許要花半年的時間，所以說數(shù)據(jù)壓縮對人們的生活有著重要的意義。
[0003]數(shù)據(jù)壓縮有多種方法，較常用的是按過程的可逆性分為無損壓縮和有損壓縮兩大類。無所壓縮是利用數(shù)據(jù)的冗余度壓縮，壓縮后的數(shù)據(jù)進行重構(gòu)后與原來的數(shù)據(jù)完全相同，包括哈夫曼編碼、游程編碼、算術(shù)編碼和LZ編碼；有損壓縮后數(shù)據(jù)進行重構(gòu)與原來的數(shù)據(jù)不同，多用于圖形、圖像和數(shù)字化語音壓縮等領(lǐng)域。多數(shù)的數(shù)據(jù)采集系統(tǒng)因被測對象的不確定性則需要采用無損數(shù)據(jù)壓。
[0004]由于近年來人們對設(shè)備性能要求的提高，傳統(tǒng)的軟件壓縮由于實時性受限等因素，以滿足不了電子工程師們的要求，為了在保證壓縮率的前提下追求更高的實時性，對于數(shù)據(jù)壓縮的研究已逐漸轉(zhuǎn)向數(shù)字集成電路以及FPGA等領(lǐng)域。

【發(fā)明內(nèi)容】

[0005]本發(fā)明為了解決嵌入式通信系統(tǒng)由于大數(shù)據(jù)量而引起的傳輸延遲、網(wǎng)絡(luò)擁塞以及存儲空間不足的問題，提供一種可即插即用的多接口數(shù)據(jù)壓縮設(shè)備。該設(shè)備包含的算法簡單、高效，設(shè)備操作便捷，即插即用，比傳統(tǒng)的軟件壓縮具有更好的實時性。并且基于該方法的數(shù)據(jù)接收端能完成數(shù)據(jù)的無損解壓還原。
[0006]本發(fā)明為了實現(xiàn)上述目的，采用以下技術(shù)方案:
[0007]—種即插即用的多接口數(shù)據(jù)壓縮設(shè)備，系統(tǒng)主要包括多接口輸入模塊，數(shù)據(jù)壓縮編碼模塊，標識位編碼模塊，編碼輸出模塊以及擴展接口。串行或并行數(shù)據(jù)由多接口輸入模塊輸入到模塊內(nèi)部(串行數(shù)據(jù)經(jīng)內(nèi)部移位寄存器處理轉(zhuǎn)換為并行數(shù)據(jù))。標識位編碼模塊將接收到的數(shù)據(jù)進行處理，生成壓縮編碼字節(jié)所需的標識位，解壓須根據(jù)標識位進行數(shù)據(jù)處理。數(shù)據(jù)壓縮編碼模塊將標識位與待壓縮數(shù)據(jù)拼合成最終的壓縮字節(jié)碼，通過編碼輸出模塊輸出到下一級電路。該設(shè)備可將輸入的16位數(shù)據(jù)以一個字節(jié)的形式輸出，從而達到壓縮目的。將若干該設(shè)備級聯(lián)使用可以擴展輸入的數(shù)據(jù)位數(shù)。
[0008]本發(fā)明的有益效果是，根據(jù)嵌入式通信系統(tǒng)的數(shù)據(jù)量、數(shù)據(jù)變化趨勢和存儲空間等要求，可選擇性的加入該設(shè)備，通過該設(shè)備內(nèi)部提供的數(shù)據(jù)壓縮電路，能夠減少傳輸或存儲的數(shù)據(jù)量，有效降低傳輸延遲或內(nèi)存占用，進而可以降低通信設(shè)備的能耗，延長系統(tǒng)壽命。該壓縮設(shè)備即插即用，可移植性強，操作簡單。
【專利附圖】

【附圖說明】
[0009]圖1是本發(fā)明的內(nèi)部電路總圖。
[0010]圖2是本發(fā)明的多接口輸入模塊電路圖。
[0011]圖3是本發(fā)明的標不位編碼模塊電路圖。
[0012]圖4是本發(fā)明的壓縮編碼模塊電路圖。
[0013]圖5是本發(fā)明的編碼輸出模塊電路圖。
[0014]圖6是內(nèi)部結(jié)構(gòu)圖。
【具體實施方式】
[0015]下面結(jié)合技術(shù)方案和附圖詳細說明本發(fā)明的具體實施例，但本發(fā)明的實施方式不限于此。
[0016]圖1所示為本發(fā)明的內(nèi)部電路總圖。因版面限制等因素，此電路圖對非關(guān)鍵部分進行了剪裁，目的是為了更清晰的表現(xiàn)各模塊直接的連接關(guān)系。完整的電路將在各模塊電路圖中詳細介紹。
[0017]圖2是本發(fā)明的多接口輸入模塊電路圖。其中同步串口(SPI)輸入接口由4片移位寄存器74HC595串聯(lián)而成，74HC595是一款漏極開路輸出的CMOS移位寄存器，具有可控三態(tài)輸出的輸出端口，該芯片可將串行輸入的數(shù)據(jù)轉(zhuǎn)為并行數(shù)據(jù)輸出。CPU可通過SPI的獨立時鐘線與芯片的SCK 口相連，控制輸入數(shù)據(jù)在寄存器中的移位，當4片74HC595中保存了兩個相鄰的16位數(shù)據(jù)后，CPU向芯片的RCK 口輸出一個上升沿，使四片移位寄存器同時向下一級模塊輸出鎖存的數(shù)據(jù)，以進行按位編碼處理。對于并行輸入的數(shù)據(jù)，為了實現(xiàn)先分時輸入兩個16位數(shù)據(jù)再同時輸出，需先通過并入串出的移位寄存器轉(zhuǎn)為串行數(shù)據(jù)，本設(shè)備選用兩個SN74165串聯(lián)實現(xiàn)，其功能與74HC595相反，控制方法相似。再將串行數(shù)據(jù)輸入到第一片74HC595的輸入端(即最低位)，進行串并轉(zhuǎn)換。這樣的處理過程即保證了功能的實現(xiàn)，又提高了芯片的復(fù)用率。兩種輸入方法通過輸入方式選擇開關(guān)來控制。
[0018]圖3是本發(fā)明的標示位編碼模塊電路圖。該模塊首先對輸入的兩個相鄰16位數(shù)據(jù)進行減法運算，以縮小數(shù)據(jù)絕對值，也就是說本發(fā)明包含的壓縮算法是基于一種固定長度算法，即將較大的數(shù)據(jù)用相對較少的固定的位數(shù)來表示。本發(fā)明用單字節(jié)來表示16位的差量。但是，并不是所有的差量都可以用單字節(jié)表示，也就是說當差值不小于64時是無法用I個字節(jié)來存儲的(實際只有6位可以存數(shù)據(jù)，剩余兩位用作標示位)，對于這種情況本發(fā)明采取分時輸出兩個單字節(jié)的方法，將16位差值的高8位與低8位分別存儲在兩個字節(jié)中，再依次輸出。對于靜態(tài)數(shù)據(jù)或緩變數(shù)據(jù)，此方法顯然是簡單、高效的。[0019]由于差量有正有負，輸出方式有單字節(jié)也有雙字節(jié)，所以需要一個正負標示位和一個輸出方式標示位，以便在解壓的時候正確還原差量所表示的信息。數(shù)據(jù)的差量和正負標示位本發(fā)明由若干74HC283與邏輯門配合實現(xiàn)。74HC283是具有超前進位功能的4位全加器，可進行兩個4位二進制數(shù)的加法運算每位有和輸出Σ I~Σ 4，進位由第4位得到C4，將多個加法器級聯(lián)即可進行16位運算。由于16位超前進位產(chǎn)生邏輯十分復(fù)雜，故本發(fā)明僅采用將4片74HC238串聯(lián)的方法，有關(guān)傳輸延遲的問題，將在后文做出解決方案。由二進制數(shù)算數(shù)運算可知，減法運算是通過加法運算進行的。若16位二進制的原碼為N#，則與它相對應(yīng)的二進制補碼為
[0020]N補=216-? (式 I)
[0021]補碼與反碼的關(guān)系式
[0022]N補=N反+ 1 (式 2)
[0023]設(shè)兩個16進制數(shù)A、B相減，利用式I和式2可得
[0024]A-B = A+B 補 _216 = A+B 反 +1_216 (式 3)
[0025]式3表明，A減B可由A加B的補碼并減216完成，具體原理如下，由16個反向器將B的各位反向(求反)，并將第I片74HC283進位輸入端CL1接邏輯I以實現(xiàn)加1，由此求得B的補碼。加法器相加結(jié)果為(A+B&+1)。由于216 = (10000000000000000)2，相加結(jié)果與216相減只能由加法器進位輸出信號完成。當進位輸出信號為I時，它與216的差位O ;當進位輸出信號為O時，它與216的差值為1，同時還應(yīng)發(fā)出借位信號。因此，只要將進位信號反向即實現(xiàn)了減216的運算，反相器的輸出SIGN為I時需要借位，故SIGN也可作為借位信號。借位信號SIGN為O時代表差值為正，為I時代表差值為負。由于壓縮編碼需要差值的原碼而不是補碼，所以還需進行變換。由式I可知將補碼再求補得原碼。求補電路如圖3中第二排的4片74HC28 3所示，第一排芯片所得差值輸入到異或門的一個輸入端，而另一端輸入由借位信號SIGN控制。當SIGN=I時，差值按位取反，并與SIGN=I相加，實現(xiàn)求補運算；SIGN=0時，差值不取反，加法器也不實現(xiàn)加I運算，維持原碼。這樣，求補電路與上一排的電路共同組成輸出為原碼的完整的16位減法運算電路，并帶有符號位輸出，即符號+絕對值。最后，將差值的絕對值(原碼)輸入到比較器中與64進行比較，若大于或等于64，則輸出方式標志位TYPE置1，否則置O。比較器由若干SN7485數(shù)據(jù)比較器并聯(lián)而成，用邏輯門電路對TYPE加以控制。由此，該標識位編碼模塊便可輸出方式標示位、符號標識位以及差量絕對值。
[0026]圖4是本發(fā)明的壓縮編碼模塊電路圖。主要由寄存器和邏輯門組成，其功能是將輸出方式標識位、符號標識位和差量絕對值拼合為最終的壓縮編碼字節(jié)。本發(fā)明規(guī)定，若以單字節(jié)輸出編碼字節(jié)(TYPE=O),則寄存器的D7位為TYPE位，D6位為SIGN位，D5~DO為差值絕對值，輸出時只輸出低8位。若以雙字節(jié)分時輸出(TYPE=I )，則寄存器的D15位為TYPE位，D14位為SIGN位，D13~DO為差值絕對值，輸出時先輸出高8位，再輸出低8位?？梢钥闯?，寄存器的D6、D7、D14和D15的置是根據(jù)TYPE取值進行編碼的，其真值表如下表所示。
[0027]
【權(quán)利要求】
1.一種即插即用的多接口數(shù)據(jù)壓縮設(shè)備，其特征在于，該數(shù)據(jù)壓縮設(shè)備包括多接口輸入模塊、標識位編碼模塊、數(shù)據(jù)壓縮編碼模塊和編碼輸出模塊；串行或并行數(shù)據(jù)由多接口輸入模塊輸入到模塊內(nèi)部；標識位編碼模塊將輸入模塊接收到的數(shù)據(jù)進行處理，生成壓縮編碼字節(jié)所需的標識位，解壓須根據(jù)標識位進行數(shù)據(jù)處理；數(shù)據(jù)壓縮編碼模塊將標識位與數(shù)據(jù)位拼合成最終的壓縮字節(jié)碼，通過編碼輸出模塊輸出到下一級電路； 所述的標識位編碼模塊包括若干超前進位加法器與數(shù)據(jù)比較器，該模塊負責(zé)數(shù)據(jù)處理，內(nèi)部的減法電路將兩個二進制原碼做差，并輸出差值的絕對值原碼和一個正負標識位；輸入的兩個相鄰數(shù)據(jù)做差后，得到一個絕對值小的原碼和對應(yīng)的正負標識位SIGN ;數(shù)據(jù)比較電路將上述絕對值原碼與64進行比較，判斷是否將絕對值存儲于6bit的空間內(nèi): 若能夠存儲，則輸出一個TYPE=O的標志位，代表該設(shè)備最終以單字節(jié)的形式輸出，即兩個標識位和6bit的絕對值原碼； 若不能存儲于6bit的空間內(nèi)，則輸出一個TYPE=I的標志位，代表需要利用一個字節(jié)空間存其低8位，再用另一個字節(jié)空間存剩余的位和兩個標識位，設(shè)備最終以兩個字節(jié)分時進行輸出，即Hbit的絕對值原碼和兩個標識位； 解壓時，通過標識位決定每次處理的字節(jié)數(shù)以及差值的正負； 所述的壓縮編碼模塊和編碼輸出模塊，包括寄存器、D觸發(fā)器和邏輯門，標識位編碼模塊所輸出的SIGN位、TYPE位和絕對值原碼，經(jīng)過邏輯計算存儲在相應(yīng)的位置上；若以單字節(jié)輸出，則將符號位SIGN與輸出方式位TYPE分別置于壓縮字節(jié)碼的第6位與第7位；若以雙字節(jié)分時輸出，則將符號位SIGN與輸出方式位TYPE分別置于壓縮字節(jié)碼的第14位與第15位；編碼輸出模塊中的時鐘分頻電路與數(shù)據(jù)選擇電路，對這兩種輸出方式進行分時控制。
2.根據(jù)權(quán)利要求1所述的一種即插即用的多接口數(shù)據(jù)壓縮設(shè)備，其特征在于，多接口輸入模塊配有擴展接口，將不同數(shù)據(jù)位數(shù)輸入。
3.根據(jù)權(quán)利要求1或2所述的一種即插即用的多接口數(shù)據(jù)壓縮設(shè)備，其特征在于，所述的多接口輸入模塊設(shè)置一個選擇開關(guān)，選擇輸入串行數(shù)據(jù)或并行數(shù)據(jù)；若是串行數(shù)據(jù)，則需通過多接口輸入模塊內(nèi)部的移位寄存器轉(zhuǎn)換為并行數(shù)據(jù)，移位所需的時鐘信號以及使能信號由外殼上的時鐘輸入接口和使能信號接口提供。
4.根據(jù)權(quán)利要求1或2所述的一種即插即用的多接口數(shù)據(jù)壓縮設(shè)備，其特征在于，所述的標識位編碼模塊，SIGN位為O時，代表差值為正，為I時，代表差值為負；TYPE位為O時，代表輸出方式為單字節(jié)輸出，為I時，代表雙字節(jié)分時輸出。
5.根據(jù)權(quán)利要求3所述的一種即插即用的多接口數(shù)據(jù)壓縮設(shè)備，其特征在于，所述的標識位編碼模塊，SIGN位為O時，代表差值為正；為I時，代表差值為負；TYPE位為O時，代表輸出方式為單字節(jié)輸出 '為I時，代表雙字節(jié)分時輸出。
【文檔編號】H03M7/30GK103607207SQ201310557267
【公開日】2014年2月26日 申請日期:2013年11月11日 優(yōu)先權(quán)日:2013年11月11日
【發(fā)明者】金仁成, 趙萌, 何清葉, 朱明 , 劉沖 申請人:大連理工大學(xué)