一種0.1～5GHz超寬帶CMOS功率放大器的制造方法
【專利摘要】本發(fā)明公開了一種0.1～5GHz?CMOS超寬帶功率放大器，包括輸入匹配電路、超寬帶驅(qū)動(dòng)級(jí)放大電路，超寬帶功率放大電路和輸出隔直電路，第一級(jí)超寬帶驅(qū)動(dòng)級(jí)用于實(shí)現(xiàn)前級(jí)增益并保證整個(gè)電路的超寬帶輸入匹配；超寬帶驅(qū)動(dòng)功率級(jí)用于保證整個(gè)電路較大的功率輸出和良好的寬帶輸出匹配特性。本發(fā)明采用雙級(jí)堆疊結(jié)構(gòu)結(jié)合補(bǔ)償電容電路，芯片面積小，帶寬寬。整個(gè)電路中，采用器件的參數(shù)大小可以綜合整個(gè)電路增益、帶寬和輸出功率等各項(xiàng)指標(biāo)后決定，從而實(shí)現(xiàn)在0.1～5GHz高增益及平坦度、高線性度和較大的驅(qū)動(dòng)功率。
【專利說明】—種0.1?5GHz超寬帶CMOS功率放大器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)射頻功率放大器和集成電領(lǐng)域，特 別是覆蓋面向行業(yè)專網(wǎng)頻段應(yīng)用的一種超寬帶CMOS射頻功率放大器。
【背景技術(shù)】
[0002]手機(jī)、無繩電話、射頻標(biāo)簽(RFID)、無線局域網(wǎng)(WLAN)等無線通信市場(chǎng)的快速發(fā) 展，不斷推動(dòng)射頻前端收發(fā)器向高集成、低功耗、結(jié)構(gòu)緊湊、價(jià)格低廉的方向發(fā)展。越來越多 的單片射頻收發(fā)通信系統(tǒng)采用價(jià)格低廉且相對(duì)成熟可靠的CMOS工藝設(shè)計(jì)實(shí)現(xiàn)，這就要求 越來越多的通信系統(tǒng)子模塊在保證高性能的同時(shí)務(wù)必采用CMOS工藝進(jìn)行設(shè)計(jì)，從而實(shí)現(xiàn) 高度集成、成本低廉、性能可靠的單片射頻通信系統(tǒng)。
[0003]功率放大器(簡(jiǎn)稱功放，英文縮寫PA)是無線發(fā)射器中必不可少的子模塊，也是整 個(gè)發(fā)射機(jī)中耗能最多的部件，輸出功率一般比較大?，F(xiàn)代通信技術(shù)為了提高頻譜利用率，普 遍采用同時(shí)調(diào)幅調(diào)相的技術(shù)，要求功放有很好的線性度；通信的移動(dòng)特性要求功放的功率 效率盡可能地高。
[0004]CMOS射頻功率放大器是目前CMOS射頻集成電路設(shè)計(jì)中的瓶頸，主要設(shè)計(jì)難點(diǎn)在 于:
[0005]1.高功率實(shí)現(xiàn)的難點(diǎn)。同GaAs工藝相比，CMOS工藝的晶體管具有較低的擊穿 電壓和較高的膝點(diǎn)電壓，從而限制了晶體管漏極輸出電壓擺幅，進(jìn)而限制了單一晶體管的 功率容量。為了獲得較高的功率輸出，典型的解決方案會(huì)將多個(gè)CMOS晶體管平行排列 (parallel configuration),以提高功率容限,但是卻因此增加了柵源電容，總而降低了輸 入阻抗，增大輸入電路的阻抗匹配的設(shè)計(jì)難度，同時(shí)，采用此結(jié)構(gòu)的晶體管放大器的最佳輸 出負(fù)載阻抗非常小，需要通過額外的輸出阻抗匹配網(wǎng)絡(luò)進(jìn)行輸出電路的阻抗匹配設(shè)計(jì)，因 此也增大了輸出電路的阻抗匹配設(shè)計(jì)難度。尤其是當(dāng)輸出功率大于IOOmW時(shí)，將晶體管輸 出電路的低阻抗變換到50歐姆時(shí)，功率轉(zhuǎn)換效率較低，輸出功率也會(huì)因此降低，功放效率 也會(huì)降低。
[0006]2.超寬帶指標(biāo)實(shí)現(xiàn)的難點(diǎn)。隨著通信系統(tǒng)對(duì)收發(fā)數(shù)據(jù)的高速率需求的增加，通信 信道的帶寬不斷增加，這就要求通信系統(tǒng)的工作帶寬不斷增加，從而對(duì)通信系統(tǒng)的末級(jí)功 率放大器設(shè)計(jì)的帶寬指標(biāo)提出了新的要求和挑戰(zhàn)。在射頻功率放大器的設(shè)計(jì)過程中，受晶 體管增益帶寬積的影響，設(shè)計(jì)者總是要在功放帶寬和功率增益這兩個(gè)指標(biāo)間進(jìn)行折中。增 加功率放大器帶寬的較常見的解決方案為行波管功率放大器(Traveling Wave PA)，但是 需要消耗大量的芯片設(shè)計(jì)面積及功率效率較低。
[0007]另有寬帶解決方案采用Cascode結(jié)構(gòu)、distributed結(jié)構(gòu)(有源變壓器分布 式結(jié)構(gòu))，和堆疊FET (堆疊式FET)結(jié)構(gòu)等。堆疊式結(jié)構(gòu)的晶體管縱向排列(series configuration)，用以提高輸出電壓擺幅，最佳輸出負(fù)載阻抗也得到了提升，使輸出電路阻 抗匹配更加容易實(shí)現(xiàn)，同時(shí)，輸入電路阻抗維持恒定，從而避免了輸入、輸出匹配網(wǎng)絡(luò)帶來 的功率損耗，提高了電路的效率。但是，傳統(tǒng)的基于CMOS工藝的單級(jí)堆疊結(jié)構(gòu)存在如下的問題:1)功率增益較低2)超寬帶輸入匹配難度較大3)高頻增益衰退嚴(yán)重。
[0008]目前，頻率在0.1?1.2GHz范圍內(nèi)的寬帶無線接入設(shè)備主要用于行業(yè)專網(wǎng)，但是行業(yè)專網(wǎng)的頻點(diǎn)和帶寬種類繁多，標(biāo)準(zhǔn)不統(tǒng)一。同時(shí)覆蓋1.2GHz?5GHz用于商用及民用領(lǐng)域的通信系統(tǒng)種類更多。為了降低設(shè)計(jì)成本，提高電路通用性，超寬帶功率放大器的需求越來越迫切。然而，目前覆蓋行業(yè)專網(wǎng)頻段所用的射頻前端芯片多數(shù)被國外公司所壟斷，超寬帶功率放大器電路也亦如此。行業(yè)專網(wǎng)核心器件應(yīng)用國外芯片還存在諸多問題。因此，我們需要具有自主知識(shí)產(chǎn)權(quán)的射頻前端芯片，其中最重要的電路模塊就是超寬帶功率放大器。
[0009]相對(duì)于其它無線收發(fā)組件，大功率、高線性、高效率是功率放大器的基本設(shè)計(jì)要求。目前很多商用功放使用GaAs器件，但是，GaAs器件比CMOS Si器件造價(jià)高，且混合工藝做成的系統(tǒng)體積比較大，而流行的片上系統(tǒng)要求功放能和其它射頻前端組件、基帶電路、DSP電路等用主流的CMOS工藝集成在同一芯片上，以減小體積、降低造價(jià)、增加系統(tǒng)可靠性。由于它的低成本、小面積、高集成度以及低功耗等優(yōu)點(diǎn)，CMOS技術(shù)在超寬帶功率放大器領(lǐng)域越來越受到人們的關(guān)注。在CMOS射頻前端中，低噪聲放大器、混頻器、濾波器、放大器的研究和設(shè)計(jì)比較成熟，而寬帶、高效率、高線性的深亞微米CMOS射頻功率放大器仍然是CMOS片上系統(tǒng)最難實(shí)現(xiàn)的組件之一。
[0010]常見的超寬帶放大器的電路結(jié)構(gòu)有很多，如共柵極放大器、負(fù)反饋放大器、以及分布式放大器等，要想同時(shí)滿足各項(xiàng)參數(shù)的要求十分困難。通常其阻抗匹配的實(shí)現(xiàn)是以降低線性度，或增加功耗或芯片面積等為代價(jià)來獲得的，并且?guī)?nèi)增益的平坦度也不是很好。通常，很多射頻功率放大器的輸入信號(hào)和輸出信號(hào)均為單端信號(hào)，因此其抗干擾能力差，不適合遠(yuǎn)距離傳輸。
[0011]目前基于CMOS工藝的超寬帶射頻功率放大器設(shè)計(jì)難點(diǎn)如下:
[0012](I)超寬帶下高功率輸出難度較大；
[0013](2)超寬帶下的傳統(tǒng)方法的芯片面積較大；
[0014](3)超寬帶下的輸入、輸出匹配電路的難點(diǎn)加大；
[0015](4)超寬帶條件下的高功率增益難度較大。

【發(fā)明內(nèi)容】

[0016]針對(duì)上述現(xiàn)有技術(shù)，本發(fā)明提供一種0.1?5GHz超寬帶CMOS功率放大器，可以覆蓋面向行業(yè)專網(wǎng)應(yīng)用頻段(0.1?1.2GHz)、GSM頻段(0.9GHz，1.8GHz)、藍(lán)牙等頻段(2.45GHz)的寬帶設(shè)計(jì)功率放大器電路結(jié)構(gòu)，設(shè)計(jì)頻段可達(dá)0.1?5GHz，使其具有高功率輸出能力、高功率增益、良好的輸入輸出匹配特性、芯片面積小且成本低。
[0017]為了解決上述技術(shù)問題，本發(fā)明一種0.1?5GHz超寬帶CMOS功率放大器，采用兩級(jí)堆疊結(jié)構(gòu)和電容補(bǔ)償電路，包括輸入匹配電路、超寬帶驅(qū)動(dòng)級(jí)放大電路、超寬帶功率放大電路和輸出隔直電路，所述超寬帶驅(qū)動(dòng)級(jí)放大電路和超寬帶功率放大電路均為有源二端口放大網(wǎng)絡(luò)；所述輸入匹配電路由輸入端片外隔直電容、匹配電阻、反饋電阻和隔直耦合電容構(gòu)成；所述輸出隔直電路由隔直耦合電容構(gòu)成。
[0018]所述超寬帶驅(qū)動(dòng)級(jí)放大電路用于實(shí)現(xiàn)放大器的超寬帶驅(qū)動(dòng)功率增益，以保證放大器的超寬帶Sll參數(shù)匹配；所述超寬帶驅(qū)動(dòng)級(jí)放大電路包括四個(gè)NMOS管，一個(gè)電流偏置電路和輸入片外隔直電容。四個(gè)NMOS晶體管按照源極連接漏極的方式順次串接，四個(gè)NMOS晶 體管的柵極偏置采用五個(gè)電阻構(gòu)成的多級(jí)電阻分壓式結(jié)構(gòu)，每個(gè)NMOS晶體管的柵極連接 到相應(yīng)的電阻分壓節(jié)點(diǎn)上，最下方的NMOS晶體管的柵極作為交流信號(hào)輸入，最上方的NMOS 晶體管的漏極作為交流信號(hào)輸出。輸入NMOS晶體管的輸入電路采取串聯(lián)匹配電阻和電容 的方式進(jìn)行匹配，同時(shí)采用一個(gè)反饋電阻將輸入NMOS晶體管的串聯(lián)匹配電阻和電容間的 節(jié)點(diǎn)與輸出晶體管的漏極相連接。輸出晶體管的漏極接片外大電感，電感另一端接電源 VDD0超寬帶驅(qū)動(dòng)放大器，除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的柵極偏 置節(jié)點(diǎn)均分別連接一柵極補(bǔ)償電容，三個(gè)補(bǔ)償電容的另一端均接地；除最下方的輸入NMOS 晶體管外，其余三個(gè)NMOS晶體管的漏極和源極間均分別連接一漏源補(bǔ)償電容。
[0019]所述超寬帶功率放大電路采用與超寬帶驅(qū)動(dòng)放大電路基本相同，包括四個(gè)NMOS 管，一個(gè)電流偏置電路和輸入片外隔直電容。四個(gè)NMOS晶體管按照源極連接漏極的方式順 次串接，四個(gè)NMOS晶體管的柵極偏置采用五個(gè)電阻構(gòu)成的多級(jí)電阻分壓式結(jié)構(gòu)，每個(gè)NMOS 晶體管的柵極連接到相應(yīng)的電阻分壓節(jié)點(diǎn)上，最下方的NMOS晶體管的柵極作為交流信號(hào) 輸入，最上方的NMOS晶體管的漏極作為交流信號(hào)輸出。輸入NMOS晶體管的輸入電路米取 串聯(lián)匹配電阻和電容的方式進(jìn)行匹配，同時(shí)采用一個(gè)反饋電阻將輸入NMOS晶體管的串聯(lián) 匹配電阻和電容間的節(jié)點(diǎn)與輸出晶體管的漏極相連接。輸出晶體管的漏極接片外大電感， 電感另一端接電源VDD。超寬帶驅(qū)動(dòng)放大器，除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS 晶體管的柵極偏置節(jié)點(diǎn)均分別連接一柵極補(bǔ)償電容，補(bǔ)償電容另一端接地；除最下方的輸 A NMOS晶體管外，其余三個(gè)NMOS晶體管的漏極和源極間均分別連接一漏源補(bǔ)償電容。所 述超寬帶功率放大電路與超寬帶驅(qū)動(dòng)放大電路的不同僅在于，所述超寬帶功率放大電路中 采用先接隔直耦合電容后接匹配電阻構(gòu)成超寬帶輸入電路匹配結(jié)構(gòu)。
[0020]所述超寬帶驅(qū)動(dòng)級(jí)放大電路和所述超寬帶功率放大電路的漏極電壓分別通過兩 個(gè)片外電感LI和L2連接直流偏壓VDD，兩個(gè)片外電感LI和L2的電感至少為100nH。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:采用電阻分壓式堆疊結(jié)構(gòu)與電容補(bǔ)償電 路，可以大大的節(jié)省芯片的面積，同時(shí)實(shí)現(xiàn)良好的寬帶輸入、輸出匹配特性與增益平坦度， 避免了 CMOS工藝的低擊穿電壓特性，提高電路的穩(wěn)定性與可靠性。
[0022]基于以上的研究背景和電路分析，我們提出的這種兩級(jí)超寬帶CMOS射頻功率放 大器結(jié)構(gòu)與以往的基于CMOS工藝的堆疊結(jié)構(gòu)的不同之處在于:
[0023]1.整體架構(gòu)采用兩級(jí)堆疊結(jié)構(gòu)，提高了功率增益；
[0024]2.兩級(jí)輸入電路均采用電阻負(fù)反饋結(jié)構(gòu)，改善了前級(jí)功放的輸入電路匹配及級(jí)間 電路超寬帶匹配特性；
[0025]3.每級(jí)堆疊結(jié)構(gòu)采用Universal high voltage FET形式進(jìn)行高頻增益補(bǔ)償,提高 了高頻功率增益，進(jìn)而擴(kuò)大了超寬帶功率放大器的工作帶寬。
【專利附圖】

【附圖說明】
[0026]圖1是本發(fā)明一種0.1?5GHz超寬帶CMOS功率放大器的原理方框圖；
[0027]圖2是本發(fā)明一種0.1?5GHz超寬帶CMOS功率放大器實(shí)施的電路原理圖。
【具體實(shí)施方式】[0028]如圖1所示，本發(fā)明本一種0.1?5GHz超寬帶CMOS功率放大器是一種兩級(jí)的共源四次串聯(lián)分布式結(jié)構(gòu)的超寬帶射頻功率放大器，采用CMOS工藝進(jìn)行設(shè)計(jì)。
[0029]該放大器包括輸入匹配電路、超寬帶驅(qū)動(dòng)級(jí)放大電路、超寬帶功率放大電路和輸出隔直電路，其中，作為第一級(jí)的超寬帶驅(qū)動(dòng)級(jí)放大電路用于實(shí)現(xiàn)放大器的超寬帶驅(qū)動(dòng)功率增益，并保證整個(gè)電路的超寬帶Sll參數(shù)匹配；作為第二級(jí)的超寬帶功率輸出級(jí)電路用于保證整個(gè)電路的超寬帶功率輸出和良好的超寬帶S22參數(shù)匹配，所述超寬帶驅(qū)動(dòng)級(jí)放大電路和超寬帶功率放大電路均為有源二端口放大網(wǎng)絡(luò)。所述輸入匹配電路由輸入端片外隔直電容、匹配電阻、反饋電阻和隔直耦合電容構(gòu)成；所述輸出隔直電路由隔直耦合電容構(gòu)成。
[0030]作為第一級(jí)的所述超寬帶驅(qū)動(dòng)級(jí)放大電路包括四個(gè)NMOS管，一個(gè)電流偏置電路和輸入片外隔直電容；四個(gè)NMOS晶體管按照源極連接漏極的方式順次串接，四個(gè)NMOS晶體管的柵極偏置采用五個(gè)電阻構(gòu)成的多級(jí)電阻分壓式結(jié)構(gòu)，每個(gè)NMOS晶體管的柵極連接到相應(yīng)的電阻分壓節(jié)點(diǎn)上，最下方的NMOS晶體管的柵極作為交流信號(hào)輸入，最上方的NMOS晶體管的漏極作為交流信號(hào)輸出；輸入NMOS晶體管的輸入電路采取串聯(lián)匹配電阻和電容的方式進(jìn)行匹配，同時(shí)采用一個(gè)反饋電阻將輸入NMOS晶體管的串聯(lián)匹配電阻和電容間的節(jié)點(diǎn)與輸出晶體管的漏極相連接；輸出晶體管的漏極接片外大電感，電感另一端接電源VDD ；超寬帶驅(qū)動(dòng)放大器中，除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的柵極偏置節(jié)點(diǎn)均連接?xùn)艠O補(bǔ)償電容，補(bǔ)償電容另一端接地，共三個(gè)；除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的漏極和源極間連接漏源補(bǔ)償電容，共三個(gè)。
[0031]作為第二級(jí)的所述超寬帶功率放大電路采用與第一級(jí)相同的偏置結(jié)構(gòu)和基本放大結(jié)構(gòu)。所述超寬帶功率放大電路包括四個(gè)NMOS管，一個(gè)電流偏置電路和輸入片外隔直電容；四個(gè)NMOS晶體管按照源極連接漏極的方式順次串接，四個(gè)NMOS晶體管的柵極偏置采用五個(gè)電阻構(gòu)成的多級(jí)電阻分壓式結(jié)構(gòu)，每個(gè)NMOS晶體管的柵極連接到相應(yīng)的電阻分壓節(jié)點(diǎn)上，最下方的NMOS晶體管的柵極作為交流信號(hào)輸入，最上方的NMOS晶體管的漏極作為交流信號(hào)輸出；輸入NMOS晶體管的輸入電路采取串聯(lián)匹配電阻和電容的方式進(jìn)行匹配，同時(shí)采用一個(gè)反饋電阻將輸入NMOS晶體管的串聯(lián)匹配電阻和電容間的節(jié)點(diǎn)與輸出晶體管的漏極相連接；輸出晶體管的漏極接片外大電感，電感另一端接電源VDD ;超寬帶驅(qū)動(dòng)放大器，除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的柵極偏置節(jié)點(diǎn)均連接?xùn)艠O補(bǔ)償電容，補(bǔ)償電容另一端接地，共三個(gè)；除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的漏極和源極間連接漏源補(bǔ)償電容，共三個(gè)；所述超寬帶功率放大電路與第一級(jí)的所述超寬帶驅(qū)動(dòng)級(jí)放大電路不同之處僅在于，采用先接隔直耦合電容后接匹配電阻形成超寬帶輸入電路匹配結(jié)構(gòu)。
[0032]所述超寬帶驅(qū)動(dòng)級(jí)放大電路和所述超寬帶功率放大電路的漏極電壓分別通過兩個(gè)片外電感LI和L2連接直流偏壓VDD，電感至少為ΙΟΟηΗ。
[0033]為保證功率輸出級(jí)得到最大的輸出功率，需要更大的電壓輸出擺幅，所以本發(fā)明放大器采用共源四次串聯(lián)分布式放大結(jié)構(gòu)，通過多級(jí)電阻分壓式結(jié)構(gòu)進(jìn)行直流饋電。與采用變壓器的分布式超寬帶功放結(jié)構(gòu)相比，多級(jí)電阻分壓式結(jié)構(gòu)可以大大節(jié)省芯片的面積。
[0034]在整個(gè)共源四次串聯(lián)分布式放大結(jié)構(gòu)的功放電路中，NMOS管的尺寸和其他直流饋電電阻、補(bǔ)償電容、反饋電阻的大小是綜合考慮的整個(gè)電路的增益、帶寬和輸出功率等各項(xiàng)指標(biāo)后決定的。通過后期的版圖設(shè)計(jì)與合理布局，可以更好地實(shí)現(xiàn)所要求的各項(xiàng)指標(biāo)，實(shí)現(xiàn) 在0.1?5GHz的寬帶條件下的高功率輸出能力、高功率增益、良好的輸入輸出匹配特性、芯 片面積小且成本低。
[0035]下面結(jié)合附圖對(duì)本發(fā)明電路作進(jìn)一步詳細(xì)的說明。
[0036]如圖1所示，本發(fā)明的超寬帶CMOS射頻功率放大器采用的是兩級(jí)的放大結(jié)構(gòu)。第 一級(jí)為超寬帶驅(qū)動(dòng)級(jí)，用于實(shí)現(xiàn)電路的超寬帶增益；第二級(jí)為超寬帶功率輸出級(jí)，可以保 證整個(gè)電路較大的超寬帶功率輸出，實(shí)現(xiàn)射頻信號(hào)的最終放大。整個(gè)電路VDD可統(tǒng)一采用
3.3V或5V的直流電源供電。
[0037]圖2為基于圖1所示的CMOS工藝下的具體實(shí)施電路圖。
[0038]射頻輸入信號(hào)通過輸入端Vin進(jìn)入電路，通過匹配電阻R1，隔直耦合電容Cml，從 晶體管M4柵極進(jìn)入第一級(jí)驅(qū)動(dòng)功率級(jí)，經(jīng)過功率放大后，從晶體管Ml的漏極輸出，經(jīng)過隔 直耦合電容Cm2和串聯(lián)匹配電阻R14，從晶體管M8的柵極進(jìn)入第二級(jí)功率放大級(jí)，經(jīng)過功率 放大后從晶體管M5的漏極輸出，通過隔直耦合電容Cout到達(dá)輸出端，完成功率放大。
[0039]本實(shí)施例中的第一級(jí)超寬帶驅(qū)動(dòng)級(jí)放大器的具體結(jié)構(gòu)如下:
[0040]由四個(gè)晶體管Ml、M2、M3、M4串聯(lián)相接，即晶體管Ml的源極連接M2的漏極，M2的 源極連接M3的漏極，M3的源極連接M4的漏極，M4的源極接地，該串聯(lián)相接結(jié)構(gòu)的交流輸入 信號(hào)從M4的柵極流入，到Ml的漏極流出。
[0041]五個(gè)電阻R3，R4，R5，R6，R7串聯(lián)，該串聯(lián)分壓結(jié)構(gòu)為每個(gè)晶體管的柵極提供電阻 分壓式偏壓，同時(shí)，R3為電阻式負(fù)反饋，為Ml的漏極和柵極間形成反饋通路，從而改善電路 的帶寬等指標(biāo)。
[0042]由四個(gè)晶體管M1、M2、M3、M4的柵極電容Cgs及額外的柵極補(bǔ)償電容Cl，C2，C3進(jìn) 行容性電壓分配。Cl，C2, C3的取值經(jīng)過精確的分析計(jì)算，可以使得Ml、M2、M3、M4每個(gè)晶 體管的漏源電壓Vds、柵源電壓Vgs、漏柵電壓Vdg實(shí)現(xiàn)相位同步，從而實(shí)現(xiàn)了 Ml、M2、M3、M4 晶體管的交流信號(hào)的同步疊加，因此，每個(gè)M1、M2、M3、M4晶體管的交流小信號(hào)疊加為Ml到 M4串聯(lián)結(jié)構(gòu)整體的交流大信號(hào)。簡(jiǎn)言之，M1、M2、M3、M4每個(gè)晶體管的交流小信號(hào)串聯(lián)到一 起，由于相位同步，小信號(hào)疊加為大信號(hào)。因?yàn)镸l到M4的串聯(lián)結(jié)構(gòu)電壓擺幅加大(單個(gè)晶 體管的4倍)，串聯(lián)電流不變(Ml到M4串聯(lián)結(jié)構(gòu)，假設(shè)流過的電流不變時(shí))，所以該結(jié)構(gòu)可以 工作于大電壓擺幅及大功率信號(hào)下(單個(gè)晶體管的4倍)。由于該結(jié)構(gòu)可以工作于大的電壓 擺幅特性，因此可以突破常規(guī)CMOS工藝的擊穿電壓的限制。
[0043]三個(gè)電容C4、C5、C6構(gòu)成漏源補(bǔ)償電容，其中電容C4連接于Ml的漏源兩端，C5連 接于M2的漏源兩端，C6連接于M3的漏源兩端，用以平衡Ml到M4串聯(lián)結(jié)構(gòu)的高頻柵極泄漏 (gate leakage)，從而保證該電路結(jié)構(gòu)在高頻時(shí)(<6GHz)也可以正常工作。因?yàn)椋l率較低 時(shí)(<3GHz)，Ml、M2、M3、M4晶體管的相位一致性較好；高頻時(shí)(>3GHz)，M1、M2、M3、M4晶體管 間的相位一致性敏感度變高，柵極補(bǔ)償電容C1，C2，C3產(chǎn)生輕微的柵極泄漏就可以使得Ml、 M2、M3、M4晶體管的相位一致性受到破壞，交流小信號(hào)疊加時(shí)功率損耗加大，降低功率增益。 通過漏源補(bǔ)償電容C4、C5、C6產(chǎn)生漏源交流反饋，可以平衡柵極泄漏，具體為C4平衡Cl造 成的高頻柵極泄漏，C5平衡C2造成的高頻柵極泄漏，C6平衡C3造成的高頻柵極泄漏，從而 實(shí)現(xiàn)了晶體管的相位平衡，保證了 Ml到M4串聯(lián)結(jié)構(gòu)的高頻增益。
[0044]由于Ml到M4串聯(lián)結(jié)構(gòu)的功率大小不變，電壓偏置為單個(gè)晶體管的4倍，電流不變，因此，該串聯(lián)結(jié)構(gòu)的輸出最佳負(fù)載阻抗為單個(gè)晶體管輸出最佳負(fù)載阻抗的4倍。一般來說，單管功率放大器的輸出最佳負(fù)載阻抗為低阻抗(例如12歐姆)，需要額外的阻抗匹配結(jié)構(gòu)進(jìn)行輸出電路的50歐姆匹配設(shè)計(jì)。采用Ml到M4串聯(lián)結(jié)構(gòu)的功率放大器的最佳輸出負(fù)載阻抗為單管的4倍(12歐姆*4 ^ 50歐姆)，更加接近于50歐姆，因此不需要額外的匹配電路，就可以實(shí)現(xiàn)較好的超寬帶的輸出電路阻抗匹配。
[0045]輸入電路部分采用反饋電阻R2、匹配電阻Rl和隔直耦合電容Cml，實(shí)現(xiàn)輸入電路結(jié)構(gòu)的寬帶匹配。常規(guī)的RLC匹配中需要采用電感，但是片上電感面積較大，為了實(shí)現(xiàn)面積的小型化，避免采用電感進(jìn)行匹配設(shè)計(jì)。
[0046]本實(shí)施例中的第二級(jí)放大電路采用與上述第一級(jí)類似的結(jié)構(gòu)，具體結(jié)構(gòu)如下:
[0047]由四個(gè)晶體管M5、M6、M7、M8串聯(lián)相接，即晶體管M5的源極連接M6的漏極，M6的源極連接M7的漏極，M7的源極連接M8的漏極，M8的源極接地，該串聯(lián)相接結(jié)構(gòu)的交流輸入信號(hào)從M8的柵極流入，到M5的漏極流出。
[0048]五個(gè)電阻R8，R9，RIO, Rll，R12串聯(lián)形成串聯(lián)分壓結(jié)構(gòu)，從而為每個(gè)晶體管的柵極提供電阻分壓式偏壓，同時(shí)，R8為電阻式負(fù)反饋，為M5的漏極和柵極間形成反饋通路。
[0049]由四個(gè)晶體管M5、M6、M7、M8的柵極電容Cgs及額外的柵極補(bǔ)償電容C7，C8，C9，進(jìn)行容性電壓分配。
[0050]三個(gè)電容C10、C11、C12構(gòu)成漏源補(bǔ)償電容，其中，電容ClO連接于M5的漏源兩端，Cll連接于M6的漏源兩端 ，C12連接于M7的漏源兩端，用以平衡M5到M8串聯(lián)結(jié)構(gòu)的高頻柵極泄漏。
[0051]第二級(jí)超寬帶功率級(jí)放大電路的輸入部分采用反饋電阻R13、匹配電阻R14和隔直耦合電容Cm2，實(shí)現(xiàn)良好的級(jí)間寬帶匹配。與前級(jí)類似，第二級(jí)超寬帶功率級(jí)放大電路的后級(jí)輸出電路不需要額外的匹配電路，就可以實(shí)現(xiàn)較好的超寬帶的輸出電路阻抗匹配。
[0052]本發(fā)明中的兩級(jí)放大器的漏極電壓通過片外大電感LI和L2連接直流偏壓VDD，整體兩級(jí)功放的片外輸入隔直稱合電容為Cin,片外輸出隔直稱合電容為Cout。
[0053]通過調(diào)整晶體管Ml~M8的尺寸大小，偏置及反饋電阻Rl~R14的電阻值大小，補(bǔ)償電容Cl~C12的大小，可以使本發(fā)明的整個(gè)放大器電路在0.1~5GHz超寬帶頻段內(nèi)實(shí)現(xiàn)輸入及輸出良好的阻抗匹配、高功率增益、良好的功率增益平坦度，且整個(gè)功放電路面積很小、成本低。
[0054]盡管上面結(jié)合圖對(duì)本發(fā)明進(jìn)行了描述，但是本發(fā)明并不局限于上述的【具體實(shí)施方式】，上述的【具體實(shí)施方式】?jī)H僅是示意性的，而不是限制性的，本領(lǐng)域的普通技術(shù)人員在本發(fā)明的啟示下，在不脫離本發(fā)明宗旨的情況下，還可以作出很多變形，這些均屬于本發(fā)明的保護(hù)之內(nèi)。
【權(quán)利要求】
1.一種0.1?5GHz超寬帶CMOS功率放大器，其特征在于， 包括輸入匹配電路、超寬帶驅(qū)動(dòng)級(jí)放大電路、超寬帶功率放大電路和輸出隔直電路，所述超寬帶驅(qū)動(dòng)級(jí)放大電路和超寬帶功率放大電路均為有源二端口放大網(wǎng)絡(luò)； 所述輸入匹配電路由輸入端片外隔直電容、匹配電阻、反饋電阻和隔直耦合電容構(gòu)成； 所述輸出隔直電路由隔直耦合電容構(gòu)成； 所述超寬帶驅(qū)動(dòng)級(jí)放大電路用于實(shí)現(xiàn)放大器的超寬帶驅(qū)動(dòng)功率增益，以保證放大器的超寬帶Sll參數(shù)匹配； 所述超寬帶驅(qū)動(dòng)級(jí)放大電路包括四個(gè)NMOS管，一個(gè)電流偏置電路和輸入片外隔直電容；四個(gè)NMOS晶體管按照源極連接漏極的方式順次串接，四個(gè)NMOS晶體管的柵極偏置采用五個(gè)電阻構(gòu)成的多級(jí)電阻分壓式結(jié)構(gòu)，每個(gè)NMOS晶體管的柵極連接到相應(yīng)的電阻分壓節(jié)點(diǎn)上，最下方的NMOS晶體管的柵極作為交流信號(hào)輸入，最上方的NMOS晶體管的漏極作為交流信號(hào)輸出；輸入NMOS晶體管的輸入電路采取串聯(lián)匹配電阻和電容的方式進(jìn)行匹配，同時(shí)采用一個(gè)反饋電阻將輸入NMOS晶體管的串聯(lián)匹配電阻和電容間的節(jié)點(diǎn)與輸出晶體管的漏極相連接；輸出晶體管的漏極接片外大電感，電感另一端接電源VDD ;超寬帶驅(qū)動(dòng)放大器，除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的柵極偏置節(jié)點(diǎn)均分別連接一柵極補(bǔ)償電容，補(bǔ)償電容另一端接地；除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的漏極和源極間均分別連接一漏源補(bǔ)償電容； 所述超寬帶功率放大電路包括四個(gè)NMOS管，一個(gè)電流偏置電路和輸入片外隔直電容；四個(gè)NMOS晶體管按照源極連接漏極的方式順次串接，四個(gè)NMOS晶體管的柵極偏置采用五個(gè)電阻構(gòu)成的多級(jí)電阻分壓式結(jié)構(gòu)，每個(gè)NMOS晶體管的柵極連接到相應(yīng)的電阻分壓節(jié)點(diǎn)上，最下方的NMOS晶體管的柵極作為交流信號(hào)輸入，最上方的NMOS晶體管的漏極作為交流信號(hào)輸出；輸入NMOS晶體管的輸入電路米取串聯(lián)匹配電阻和電容的方式進(jìn)行匹配，同時(shí)米用一個(gè)反饋電阻將輸入NMOS晶體管的串聯(lián)匹配電阻和電容間的節(jié)點(diǎn)與輸出晶體管的漏極相連接；輸出晶體管的漏極接片外大電感，電感另一端接電源VDD ;超寬帶驅(qū)動(dòng)放大器，除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的柵極偏置節(jié)點(diǎn)均分別連接一柵極補(bǔ)償電容，補(bǔ)償電容另一端接地，；除最下方的輸入NMOS晶體管外，其余三個(gè)NMOS晶體管的漏極和源極間均分別連接一漏源補(bǔ)償電容；所述超寬帶功率放大電路中采用先接隔直耦合電容后接匹配電阻形成超寬帶輸入電路匹配結(jié)構(gòu)； 所述超寬帶驅(qū)動(dòng)級(jí)放大電路和所述超寬帶功率放大電路的漏極電壓分別通過兩個(gè)片外電感LI和L2連接直流偏壓VDD，電感至少為ΙΟΟηΗ。
【文檔編號(hào)】H03F3/20GK103595359SQ201310487317
【公開日】2014年2月19日 申請(qǐng)日期:2013年10月17日 優(yōu)先權(quán)日:2013年10月17日
【發(fā)明者】馬建國, 鄔海峰, 王立果, 周鵬, 劉建利 申請(qǐng)人:天津大學(xué)