一種生成上電復(fù)位信號(hào)的方法及其電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種生成上電復(fù)位信號(hào)的方法及其電路，該方法應(yīng)用于包括多個(gè)串行連接的查找表的電路中，該方法步驟包括：在電路上電后，多個(gè)串行連接的查找表初始輸出電平為第一電平，并通過(guò)上電復(fù)位輸出端輸出；配置所述首個(gè)查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述首個(gè)查找表輸出的第二電平在經(jīng)過(guò)多個(gè)串行連接的查找表的傳遞之后到達(dá)末尾查找表，并通過(guò)所述上電復(fù)位輸出端輸出。該電路包括：多個(gè)串行連接的查找表，以及配置模塊。根據(jù)本發(fā)明，能夠確保依賴于上電復(fù)位功能的FPGA應(yīng)用設(shè)計(jì)的跨平臺(tái)可移植性。
【專利說(shuō)明】一種生成上電復(fù)位信號(hào)的方法及其電路

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及集成電路技術(shù)，尤其涉及一種生成上電復(fù)位信號(hào)的方法及其電路。

【背景技術(shù)】
[0002]FPGA (Field — Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
[0003]許多針對(duì)FPGA的應(yīng)用設(shè)計(jì)需要從一個(gè)確定的初始態(tài)開(kāi)始工作，因此需要依賴于FPGA芯片的上電復(fù)位功能。上電復(fù)位是在FPGA電路接通電源時(shí)產(chǎn)生的一個(gè)復(fù)位信號(hào)，用于初始化芯片的全部寄存器，使之從一個(gè)已知的穩(wěn)定的初始態(tài)開(kāi)始工作?，F(xiàn)有的FPGA電路的上電復(fù)位實(shí)現(xiàn)方式各有不同，甚至有此FPGA電路根本沒(méi)有上電復(fù)位功能，或者上電復(fù)位功能并不穩(wěn)定，從而使得一個(gè)依賴于上電復(fù)位功能的FPGA應(yīng)用設(shè)計(jì)很難實(shí)現(xiàn)跨平臺(tái)的移植。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種在原有的FPGA應(yīng)用設(shè)計(jì)基礎(chǔ)上添加一部分硬件邏輯的方式來(lái)實(shí)現(xiàn)上電復(fù)位功能。
[0005]為了實(shí)現(xiàn)上述目的，一方面，本發(fā)明提供了一種生成上電復(fù)位信號(hào)的方法，應(yīng)用于包括多個(gè)串行連接的查找表的電路中，該方法步驟包括:
[0006]在所述電路上電后，所述多個(gè)串行連接的查找表初始輸出電平為第一電平，并通過(guò)上電復(fù)位輸出端輸出；
[0007]配置所述首個(gè)查找表，將其輸出電平由第一電平改變?yōu)榈诙娖剑鍪讉€(gè)查找表輸出的第二電平在經(jīng)過(guò)多個(gè)串行連接的查找表的傳遞之后到達(dá)末尾查找表，并通過(guò)所述上電復(fù)位輸出端輸出。
[0008]另一方面，本方面提供了一種生成上電信號(hào)的電路，該電路包括:
[0009]多個(gè)串行連接的查找表，所述多個(gè)串行連接的查找表初始輸出電平為第一電平，并通過(guò)上電復(fù)位輸出端輸出；
[0010]配置模塊，用于配置所述首個(gè)查找表，將其輸出電平由第一電平改變?yōu)榈诙娖剑龅诙娖皆诮?jīng)過(guò)多個(gè)串行連接的查找表的傳遞之后到達(dá)末尾查找表，并通過(guò)所述上電復(fù)位輸出端輸出。
[0011]根據(jù)本發(fā)明，能夠確保依賴于上電復(fù)位功能的FPGA應(yīng)用設(shè)計(jì)的跨平臺(tái)可移植性。

【專利附圖】

【附圖說(shuō)明】
[0012]圖1為本發(fā)明實(shí)施例提供的一種生成上電復(fù)位信號(hào)的電路結(jié)構(gòu)框圖；
[0013]圖2為圖1所示電路的上電復(fù)位信號(hào)輸出示意圖；
[0014]圖3為本發(fā)明實(shí)施例提供的另一種生成上電復(fù)位信號(hào)的電路結(jié)構(gòu)框圖；
[0015]圖4為圖3所示電路的上電復(fù)位信號(hào)輸出示意圖；
[0016]圖5為本發(fā)明實(shí)施例提供的一種4輸入查找表；
[0017]圖6為圖5所示查找表對(duì)應(yīng)的真值表；
[0018]圖7為本發(fā)明實(shí)施例提供的一種生成上電復(fù)位信號(hào)的方法流程示意圖。

【具體實(shí)施方式】
[0019]通過(guò)以下結(jié)合附圖以舉例方式對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)描述后，本發(fā)明的其他特征、特點(diǎn)和優(yōu)點(diǎn)將會(huì)更加明顯。
[0020]圖1為本發(fā)明實(shí)施例提供的一種生成上電復(fù)位信號(hào)的電路結(jié)構(gòu)框圖。如圖1所示，該電路包括八個(gè)串行連接的查找表(Look-Up-Table，LUT)，其中，末尾查找表的輸出端與上電復(fù)位輸出端連接。本發(fā)明實(shí)施例提供的的LUT是一個(gè)有4位地址線的16*1的RAM(Random Access Memory,隨機(jī)存儲(chǔ)器)，以及配置電路(圖中未不出)。通過(guò)配置電路對(duì)查找表的配置，被配置的查找表可以始終輸出高電平或低電平，或者通過(guò)對(duì)查找表的配置，被配置的查找表可以實(shí)現(xiàn)緩沖器功能或反相器功能。
[0021]在一個(gè)實(shí)施例中，假設(shè)查找表的上電初始輸出為低電平，F(xiàn)PGA電路的上電復(fù)位信號(hào)是低電平有效。在FPGA電路上電后，所述多個(gè)串行連接的查找表初始輸出電平為低電平，因此，通過(guò)上電復(fù)位輸出端輸出的上電復(fù)位信號(hào)也是低電平。通過(guò)配置首個(gè)查找表后，使首個(gè)查找表始終輸出高電平，當(dāng)首個(gè)查找表輸出的高電平經(jīng)過(guò)一段時(shí)間(一般約為幾十納秒)后會(huì)經(jīng)過(guò)多個(gè)實(shí)現(xiàn)緩沖器功能的查找表傳遞到末尾查找表，并通過(guò)上電復(fù)位輸出端輸出，此時(shí)上電復(fù)位輸出端輸出的上電復(fù)位信號(hào)由低電平跳變?yōu)楦唠娖?，如圖2所示。在上電復(fù)位輸出端輸出的上電復(fù)位信號(hào)為低電平的這段時(shí)間即為上電復(fù)位信號(hào)的有效時(shí)間段，該時(shí)間段可用于初始化FPGA電路中使用到的寄存器；當(dāng)上電復(fù)位輸出端輸出的上電復(fù)位信號(hào)跳變?yōu)楦唠娖綍r(shí)，即完成上電復(fù)位功能。
[0022]需要說(shuō)明的是，上文中我們假設(shè)查找表的上電初始輸出為低電平，而FPGA電路的上電復(fù)位信號(hào)是低電平有效。如果FPGA電路的上電復(fù)位信號(hào)是高電平有效，則需要通過(guò)配置模塊配置末尾查找表，將末尾查找表的實(shí)現(xiàn)功能由緩沖器改為反相器，如圖3所示，其輸出的上電復(fù)信信號(hào)如圖4所示。
[0023]在另一個(gè)實(shí)施例中，假設(shè)查找表的上電初始輸出為高電平，F(xiàn)PGA電路的上電復(fù)位信號(hào)是低電平有效。則需要配置末尾查找表，將末尾查找表的實(shí)現(xiàn)功能由緩沖器改為反相器。在FPGA電路上電后，所述多個(gè)串行連接的查找表初始輸出電平為高電平，經(jīng)過(guò)反相器輸出低電平，因此，通過(guò)上電復(fù)位輸出端輸出的上電復(fù)位信號(hào)也是低電平。通過(guò)配置首個(gè)查找表，使首個(gè)查找表始終輸出低電平，當(dāng)首個(gè)查找表輸出的低電平經(jīng)過(guò)一段時(shí)間(一般約為幾十納秒)后會(huì)經(jīng)過(guò)多個(gè)實(shí)現(xiàn)緩沖器功能的查找表和反相器傳遞到上電復(fù)位輸出端，此時(shí)上電復(fù)位輸出端輸出的上電復(fù)位信號(hào)由低電平跳變?yōu)楦唠娖健?br> [0024]同樣需要說(shuō)明的是，上文中我們假設(shè)查找表的上電初始輸出為高電平，F(xiàn)PGA電路的上電復(fù)位信號(hào)是低電平有效。如果需要生成高電平有效的上電復(fù)位信號(hào)，則通過(guò)配置模塊配置末尾查找表，將其實(shí)現(xiàn)功能由反相器改為緩沖器。
[0025]在本發(fā)明實(shí)施例中，用于實(shí)現(xiàn)緩沖器功能的多個(gè)查找表的作用是讓多個(gè)查找表中的首個(gè)查找表的信號(hào)經(jīng)過(guò)一段時(shí)間后到達(dá)上電復(fù)位信號(hào)輸出端，從而確保上電復(fù)位信號(hào)可以維持一段較長(zhǎng)的時(shí)間，這個(gè)時(shí)間因不同芯片的實(shí)際情況會(huì)有所不同。即使在同一款芯片上，該數(shù)目也不需要是確定的數(shù)字，只要能保證上電復(fù)位信號(hào)的穩(wěn)定即可。這些查找表在芯片中的位置及走線方式方法沒(méi)有特定的要求，可在電路布局布線階段自動(dòng)完成。
[0026]圖5為本發(fā)明實(shí)施例提供的一種4輸入查找表，圖6為圖5所不查找表對(duì)應(yīng)的真值表。如圖5和圖6所示，Iutmask為查找表可配置的掩碼值，f [O]?f [3]為查找表的4個(gè)輸入端口。配制模塊通過(guò)配制查找表的掩碼值，可改變查找表的輸出電平或其所能實(shí)現(xiàn)的功能(緩沖器或反相器)。例如，如需將查找表的輸出始終為高電平，則需要將Iutmask[O]?lutmask[15]的值均配置為I即可；如需將查找表配置為緩沖器的功能，貝1J將 Iutmask[O]?Iutmask[7]的值配置為 O,將 Iutmask[8]?Iutmask[15]的值配置為 I即可，此時(shí)查找表的輸出端dx與輸入端f [O]的信號(hào)相同。
[0027]圖7為本發(fā)明實(shí)施例提供的一種生成上電復(fù)位信號(hào)的方法流程示意圖。如圖7所示，該方法應(yīng)用于如圖1或圖3所示的電路中。該方法包括以下步驟:
[0028]步驟701、在電路上電后，多個(gè)串行連接的查找表初始輸出電平為第一電平，并通過(guò)上電復(fù)位輸出端輸出；
[0029]步驟702、配置多個(gè)查找表中的首個(gè)查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述首個(gè)查找表輸出的第二電平在經(jīng)過(guò)多個(gè)串行連接的查找表的傳遞之后到達(dá)末尾查找表,并通過(guò)上電復(fù)位輸出端輸出。
[0030]具體地，首個(gè)查找表輸出的電平值通過(guò)配置查找表的掩碼值來(lái)實(shí)現(xiàn)。當(dāng)上述第一電平為高電平時(shí)，第二電平為低電平；或者，當(dāng)?shù)谝浑娖綖榈碗娖綍r(shí)，第二電平為高電平。
[0031]需要說(shuō)明的是，當(dāng)首個(gè)查找表的初始輸出電平與預(yù)定義的上電復(fù)位信號(hào)的有效電平不符時(shí)，則需要通過(guò)配置模塊將末尾查找表配置為反相器。例如，首個(gè)查找表的初始輸出電平為高電平，而預(yù)定義的上電復(fù)位信號(hào)的有效電平為低電平有效，此時(shí)需要通過(guò)配置模塊將末尾查找表配置反相器，使其輸出符合上電復(fù)位信號(hào)的有效電平，即高電平。
[0032]本發(fā)明實(shí)施例通過(guò)將多個(gè)查找表串行連接，使其第一個(gè)查找表的信號(hào)經(jīng)過(guò)一段時(shí)間后到達(dá)上電復(fù)位信號(hào)的輸出端，從而確保上電復(fù)位信號(hào)可以維持一段較長(zhǎng)的時(shí)間。
[0033]顯而易見(jiàn)，在不偏離本發(fā)明的真實(shí)精神和范圍的前提下，在此描述的本發(fā)明可以有許多變化。因此，所有對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的改變，都應(yīng)包括在本權(quán)利要求書所涵蓋的范圍之內(nèi)。本發(fā)明所要求保護(hù)的范圍僅由所述的權(quán)利要求書進(jìn)行限定。
【權(quán)利要求】
1.一種生成上電復(fù)位信號(hào)的方法，應(yīng)用于包括多個(gè)串行連接的查找表的電路中，其特征在于: 在所述電路上電后，所述多個(gè)串行連接的查找表初始輸出電平為第一電平，并通過(guò)上電復(fù)位輸出端輸出； 配置所述首個(gè)查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述首個(gè)查找表輸出的第二電平在經(jīng)過(guò)多個(gè)串行連接的查找表的傳遞之后到達(dá)末尾查找表，并通過(guò)所述上電復(fù)位輸出端輸出。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于:當(dāng)所述首個(gè)查找表輸出的第一電平與預(yù)定義的上電復(fù)位信號(hào)的有效電平不符時(shí)，將所述末尾查找表配置為反相器；所述第一電平經(jīng)多個(gè)串行連接的查找表的傳遞之后到達(dá)反相器，并通過(guò)所述上電復(fù)位輸出端輸出。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于:所述首個(gè)查找表輸出的電平值是通過(guò)配置查找表的掩碼值來(lái)改變。
4.根據(jù)權(quán)利要求1或2所述的方法，其特征在于:所述第一電平為高電平，所述第二電平為低電平；或 所述第一電平為低電平，所述第二電平為高電平。
5.一種生成上電復(fù)位信號(hào)的電路，其特征在于包括: 多個(gè)串行連接的查找表，所述多個(gè)串行連接的查找表初始輸出電平為第一電平，并通過(guò)上電復(fù)位輸出端輸出； 配置模塊，用于配置所述首個(gè)查找表，將其輸出電平由第一電平改變?yōu)榈诙娖?，所述第二電平在?jīng)過(guò)多個(gè)串行連接的查找表的傳遞之后到達(dá)末尾查找表，并通過(guò)所述上電復(fù)位輸出端輸出。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于:所述末尾查找表是反相器。
【文檔編號(hào)】H03K17/22GK104345849SQ201310341906
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2013年8月7日 優(yōu)先權(quán)日:2013年8月7日
【發(fā)明者】耿嘉, 樊平, 劉明 申請(qǐng)人:京微雅格（北京）科技有限公司