具有采樣和保持的adc的制作方法
【專利摘要】本發(fā)明涉及具有采樣和保持的ADC，其中裝置和技術(shù)的代表實現(xiàn)方式提供多個并行模擬輸入的模數(shù)轉(zhuǎn)換。輸入接口被配置為整理并行模擬輸入且模數(shù)轉(zhuǎn)換器（ADC）被配置為將多個并行模擬輸入依次轉(zhuǎn)換為數(shù)字結(jié)果。
【專利說明】具有米樣和保持的ADC
【背景技術(shù)】
[0001]在一些高端微控制器應(yīng)用(例如，工業(yè)、汽車和航空等)中，許多模擬信號可轉(zhuǎn)換成數(shù)字形式并同時進行處理。例如在這些應(yīng)用中，多個傳感器可提供關(guān)于復(fù)雜系統(tǒng)的各個方面的信息，而傳感器在它們的輸出提供模擬信號。隨著各種技術(shù)的發(fā)展，希望更多數(shù)量的模擬通道在轉(zhuǎn)換為數(shù)字形式的同時供處理。在一些情況下，例如多個模擬通道可各自攜帶來自多個源的多個模擬信號。
[0002]一般地，待處理的模擬信號的量的增加導(dǎo)致在應(yīng)用中增加布置的模數(shù)轉(zhuǎn)換器(ADC)的數(shù)量。然而，該ADC數(shù)量的增加增加了為應(yīng)用提供ADC所消耗的面積的量和為ADC供電所消耗的能量的量。
【專利附圖】

【附圖說明】
[0003]參考附圖提供了詳細的說明。在附圖中，參考數(shù)字的最左側(cè)的數(shù)位代表該參考數(shù)字第一次出現(xiàn)的附圖。在各種附圖中使用相同參考數(shù)字表示相似或相同的要素。
[0004]在討論中，附圖中說明的裝置和系統(tǒng)示出為具有多個組件。如在本文中描述地，裝置和/或系統(tǒng)的各種實現(xiàn)方式可包括更少的組件而依然在公開的范圍內(nèi)?？蛇x地，裝置和/或系統(tǒng)的其它實現(xiàn)方式可包括額外的組件或描述的組件的各種組合，而依然在公開的范圍內(nèi)。
[0005]圖1是根據(jù)實現(xiàn)方式的示例性并行模數(shù)轉(zhuǎn)換配置的框圖。
[0006]圖2是根據(jù)實現(xiàn)方式的包括輸入接口和輸出解復(fù)用器的示例性串行模數(shù)轉(zhuǎn)換配置的框圖。
[0007]圖3是根據(jù)實現(xiàn)方式的示例性串行模數(shù)轉(zhuǎn)換配置的示意圖。
[0008]圖4是示出了根據(jù)實現(xiàn)方式的提供多個并行模擬輸入的模數(shù)轉(zhuǎn)換的示例性處理的流程圖。
【具體實施方式】
[0009]概沭
[0010]裝置和技術(shù)的代表實現(xiàn)方式提供多個并行模擬輸入的模數(shù)轉(zhuǎn)換。輸入接口被配置為串行地整理多個并行模擬輸入，模數(shù)轉(zhuǎn)換器(ADC)被配置為依次將多個并行模擬輸入轉(zhuǎn)換為數(shù)字結(jié)果。在一個實現(xiàn)方式中，使用單個ADC將來自多個通道的模擬信號轉(zhuǎn)換為數(shù)字形式。
[0011]在一個實現(xiàn)方式中，該接口由無源組件組成。例如，在接口的實現(xiàn)方式中沒有使用有源組件(例如，放大器等)。在另一個實現(xiàn)方式中，解復(fù)用器組件被配置為將ADC的輸出引導(dǎo)至一個或多個并行輸出通道。
[0012]在本公開中討論了用于模數(shù)轉(zhuǎn)換配置的各種實現(xiàn)方式和技術(shù)。技術(shù)和裝置參考附圖中所示的示例性模數(shù)轉(zhuǎn)換器(ADC)裝置和系統(tǒng)來討論。在一些示例中，示出和討論了逐次逼近ADC (SA-ADC)的設(shè)計。然而，這不意圖限制而是為了易于討論且便于說明。討論的技術(shù)和裝置可用于各種ADC裝置設(shè)計、結(jié)構(gòu)等(例如，直接轉(zhuǎn)換ADC、閃電式ADC (flash ADC)、躍升比較ADC、積分ADC (也稱為雙斜率或多斜率ADC)、反躍升ADC (counter ramp ADC)、流水線ADC、過采樣ADC、時間交織ADC、中間FM級ADC (intermediate FM stage ADC)等)中的任意，而依然在本公開的范圍內(nèi)。
[0013]以下使用多個示例更詳細解釋實現(xiàn)方式。盡管在此和以下討論各種實現(xiàn)方式和示例，但是通過組合單獨實現(xiàn)方式和示例的特征和要素可得到進一步的實現(xiàn)方式和示例。
[0014]示例件并行ADC配置
[0015]圖1是可應(yīng)用本文中描述的技術(shù)和裝置的示例性并行模數(shù)轉(zhuǎn)換(ADC)配置100的框圖。模擬信號(AinOJ)至AinN_N)在輸入側(cè)接收、由多個ADC102進行轉(zhuǎn)換并且從ADC102輸出數(shù)字結(jié)果(結(jié)果0，結(jié)果I和結(jié)果N)。在各種實現(xiàn)方式中，任意個數(shù)的模擬輸入(AinOJ)至AinN_N)可由任意個數(shù)的ADC102接收。此外，一個或多個數(shù)字結(jié)果(結(jié)果O至N)可由一個或多個ADC102輸出。在各種實現(xiàn)方式中，ADC102 (ADC0至N)的個數(shù)或數(shù)字結(jié)果(結(jié)果O至N)的個數(shù)可由接收所轉(zhuǎn)換的數(shù)字結(jié)果(結(jié)果O至N)的裝置或系統(tǒng)(例如，控制器、處理器等)可獲得的輸入的個數(shù)來確定。
[0016]為了本公開的目地，數(shù)字結(jié)果可描述為模擬輸入的數(shù)字近似。例如，數(shù)字結(jié)果可包括與模擬輸入在時間點上和/或選擇的時段上的電壓或電流的大小成比例的數(shù)字表示。該數(shù)字表示可以各種方式來表達(例如，基于2的二進制碼、二進制編碼的十進制、電壓值、電氣或光脈沖屬性等)。
[0017]如圖1中所示，示例性并行ADC配置100可包括并行配置的多個ADC102。在實現(xiàn)方式中，各個ADC可代表通道，該通道具有與該通道相關(guān)聯(lián)的一些模擬輸入(例如，Ain0_0至AinN_N)、與該通道相關(guān)聯(lián)的一個或多個ADC102 (例如，ADC0)以及與該通道相關(guān)聯(lián)的一個或多個對應(yīng)的輸出(例如，結(jié)果O)。在可選的實現(xiàn)方式中，并行ADC配置100可包括更少的、額外的或替代的組件。
[0018]示例件串行ADC配置
[0019]圖2是示例性串行模數(shù)轉(zhuǎn)換(ADC)配置200的框圖。在實現(xiàn)方式中，接口 202和單個ADC102可替代在并行ADC配置100中的一些或全部數(shù)量的ADC102。例如，在一個或多個模擬通道具有將轉(zhuǎn)換成數(shù)字結(jié)果的多個并發(fā)的模擬輸入信號的應(yīng)用中，可采用單個ADC102來轉(zhuǎn)換多個輸入信號，而接口 202被配置為串行整理多個并行模擬輸入。在各種其它實現(xiàn)方式中，可使用一個或多個串行ADC配置200和一個或多個并行ADC配置100的組合。用串行ADC配置200代替并行ADC配置100尤其具有節(jié)省空間(即，電路面積)和節(jié)省功率的優(yōu)點。
[0020]在實現(xiàn)方式中，如圖2所示，示例性串行ADC配置200包括多個采樣和保持(SH)電路204、復(fù)用器電路(MUX)206和ADC102。例如，SH電路204被配置為接收模擬輸入信號并且采樣該信號以輸出采樣值。MUX電路206被配置為接收來自SH電路204的輸出，并且將它們復(fù)用為串行形式或單通道。ADC102接收來自MUX電路206的串行采樣值，并且以依次的順序?qū)⒉蓸又缔D(zhuǎn)換為數(shù)字結(jié)果。在實現(xiàn)方式中，數(shù)字結(jié)果在從ADC102的輸出時保持為串行形式。
[0021]在此外的實現(xiàn)方式中，串行ADC配置200還包括解復(fù)用器(DE-MUX) 208。如果包括，則DE-MUX208使來自ADC102的串行輸出解復(fù)用并且恢復(fù)到多個通道的數(shù)字輸出。例如，作為來自SH電路204之一的模擬輸入的結(jié)果的數(shù)字輸出被引導(dǎo)至與該SH電路204相關(guān)聯(lián)的輸出通道，并且對于每個數(shù)字結(jié)果都是如此。相應(yīng)地，在具有多個通道的串行ADC配置200中，各個通道可包括至少一個SH電路204以及至少一個相關(guān)聯(lián)的輸出(例如，結(jié)果)。
[0022]如上面討論的，本文中關(guān)于串行ADC配置200描述的技術(shù)、組件和裝置不局限于圖2中的說明，并且在不偏離公開的范圍的條件下可應(yīng)用于其它ADC裝置和設(shè)計。在一些情況下，可使用額外的或替代的組件來實施本文中描述的技術(shù)。此外，組件可以在導(dǎo)致數(shù)字結(jié)果(結(jié)果O至N)的同時以各種組合配置和/或結(jié)合。應(yīng)理解的是串行ADC配置200可實現(xiàn)為分立的裝置或其它系統(tǒng)的一部分(例如，與其它組件、系統(tǒng)等結(jié)合)。
[0023]參考圖2，多個SH電路204中的每個被配置為接收一個或多個模擬信號(Ain0_0至AinN_N)。在一個實現(xiàn)方式中，一個或多個SH電路204被配置為接收多個并發(fā)的模擬輸入信號(Ain0_0 至 AinN_N)。
[0024]在實現(xiàn)方式中，SH電路204被配置為基于接收到的多個模擬信號(AinOJ)至AinN_N)中的至少一個來輸出采樣值。例如，SH電路204可采樣輸入模擬信號(AinOJ)至AinN_N)并且輸出采樣值。
[0025]在一個實現(xiàn)方式中，如圖3所示，SH電路204是無源采樣和保持電路。例如，SH電路204由無源組件組成且避免有源組件(例如，放大器等)。在圖3所示的示例中，SHO電路204被示出為包括電容Csh和開關(guān)Sw_ref。在其它實現(xiàn)方式中，SH電路204可包括額外的或替代的無源組件。在可選的實現(xiàn)方式中，SH電路204可包括一個或多個有源組件。
[0026]如圖3的示意圖所示，通過閉合到輸入(例如，在Ain0_0)的輸入開關(guān)以及閉合在電容Csh的相反側(cè)上的米樣開關(guān)Sw_samp,例如Ain0_0的模擬輸入信號被米樣至SH電路204的電容Csh。采樣時間段的終止通過例如斷開采樣開關(guān)Sw_samp來確定。在采樣Ain0_0之后，輸入開關(guān)(例如，在Ain0_0)斷開。
[0027]在該示例中，充電電容Csh現(xiàn)在充有Ain0_0-DC Init的值。這是從SH電路204輸出至MUX206和至ADC102的“采樣值”。在該示例中，DC Init是與轉(zhuǎn)換處理和模擬輸入(AinOJ)至AinN_N)無關(guān)的內(nèi)部初始化電壓。DC Init的值在模擬輸入(例如，Ain0_0)的轉(zhuǎn)換期間的處理中被抵消。
[0028]在一個實現(xiàn)方式中，可在SH電路204處采用分壓器(未示出)以允許ADC102在與模擬輸入信號的電壓電平不同的電壓電平操作。例如，分壓器可被配置為使多個模擬輸入信號中的每個除以預(yù)選值，從而縮放模擬輸入信號。在這樣的實現(xiàn)方式中，從SH電路204輸出的采樣值是分壓器的結(jié)果。在一個實現(xiàn)方式中，電容Csh可與其它組件(例如，電容、電阻等)結(jié)合以形成分壓器。更詳細地，在各種實現(xiàn)方式中，可選擇(調(diào)整尺寸)電容Csh和Cdac (Cdac在以下描述)以實現(xiàn)模擬輸入信號的所希望的縮放。另外，在各種實現(xiàn)方式中，電阻分壓器可用作在ADC102之前的分壓器或直接與ADC102的輸入相關(guān)聯(lián)。在一個實現(xiàn)方式中，這樣的分阻器可在SH電路204之前、作為SH電路204中的特征、在MUX206之前或作為MUX206中的特征。
[0029]在實現(xiàn)方式中，如圖2和3所示，MUX電路206被配置為接收來自多個SH電路204的多個輸出并且依次使這些輸出可用于由ADC102轉(zhuǎn)換。例如，MUX電路206可被配置為接收多個采樣值(包括多個SH電路204中的每個的采樣值)并且將多個采樣值中的每個采樣值依次輸出至ADC102。[0030]在一個實現(xiàn)方式中，如圖3所示，MUX電路206包括采樣開關(guān)Sw_samp和復(fù)用器開關(guān)Sw_mux。在可選的實現(xiàn)方式中，采樣開關(guān)Sw_samp可位于SH電路204中、位于SH電路204和MUX電路206之間等。
[0031]如圖3所示，MUX電路206通過復(fù)用開關(guān)Sw_mux將SH電路204 (和對應(yīng)的采樣值)耦接至ADC102。在多種實現(xiàn)方式中，在串行ADC配置200中存在與各個SH電路204相關(guān)聯(lián)的復(fù)用器開關(guān)Swjnux。MUX電路206允許多個SH電路204耦接至ADC102，以便串行數(shù)字轉(zhuǎn)換SH電路204的輸出。此外，通過經(jīng)由采樣開關(guān)Sw_samp控制采樣時長(例如，在多個SH電路204 I禹接至輸入模擬信號時閉合開關(guān)Sw_samp —段時間，以及斷開Sw_samp以結(jié)束各個耦接的SH電路204的采樣時間)，各個SH電路204可具有相同的采樣時長。
[0032]例如，當(dāng)SHO將耦接至ADC102并且在SHO的輸出處的采樣值將由ADC102轉(zhuǎn)換時，閉合與SHO關(guān)聯(lián)的復(fù)用開關(guān)Sw_mux。在實現(xiàn)方式中，閉合Sw_mux將電容0811|禹接至40(:102的高阻節(jié)點Cxxx。
[0033]在一個實現(xiàn)方式中，為了發(fā)起采樣值的轉(zhuǎn)換，Csh的輸入側(cè)通過閉合開關(guān)Sw_ref耦接至輸入(例如，Ain0_0)的參考地電位。該動作引起在節(jié)點Cxxx的電壓移位。在示例中，電壓位移發(fā)起ADC102內(nèi)的數(shù)字轉(zhuǎn)換處理。
[0034]在實現(xiàn)方式中，接口 202包括SH電路204和MUX電路206的組件。在其它實現(xiàn)方式中，參考SH電路204和MUX206等討論的組件可不同地分配或結(jié)合。在實現(xiàn)方式中，接口202的組件是無源組件。
[0035]在實現(xiàn)方式中，如圖2和圖3中所示，ADC102被配置為將接收的各個采樣值串行轉(zhuǎn)換為相應(yīng)的數(shù)字結(jié)果。換言之，ADC102被配置為將多個并行模擬輸入依次轉(zhuǎn)換為數(shù)字形式。在實現(xiàn)方式中，ADC102的輸出是與復(fù)用的輸入序列(即，從SH電路204輸出的米樣值)對應(yīng)的數(shù)字結(jié)果序列。
[0036]在一個實現(xiàn)方式中，ADC102包括逐次逼近ADC (SA-ADC)。在另一個實現(xiàn)方式中，如圖3所示，ADC102包括開關(guān)電容器型SA-ADC。例如，ADC102包括數(shù)模轉(zhuǎn)換(DAC)電路，該電路包括開關(guān)電容Cdac，比較器302和逐次逼近寄存器(SAR) 304。
[0037]如之前描述地，為了發(fā)起ADC102的采樣值的轉(zhuǎn)換，Csh的輸入側(cè)通過閉合開關(guān)Sw_ref而稱接至輸入(例如，Ain0_0)的參考地電位。該動作使得在節(jié)點Cxxx的電壓位移,該節(jié)點是ADC102和比較器302的高阻輸入節(jié)點。電壓位移由涉及比較器302和SAR304的搜索算法進行補償。電容Cdac使得能夠進行以下描述的搜索。在實現(xiàn)方式中，如圖3所示，值DC Init可加至比較器302的輸入，如之前所述抵消電容Csh所充的采樣值所增加的值DC Init。
[0038]在實現(xiàn)方式中，ADC102使用逐次逼近(SA)算法通過二進制搜索將采樣值轉(zhuǎn)換為數(shù)字結(jié)果。二進制搜索在一些或全部可能的量化等級中實施，而且最終收斂于轉(zhuǎn)換的數(shù)字結(jié)果。例如參考圖3，初始化SAR304使得最高有效位(MSB)等于數(shù)字I。該數(shù)字碼輸出至DAC電路(例如，開關(guān)電容Cdac和啟用Vrefp和Vrefn的多個并行開關(guān))，這將數(shù)字碼近似為模擬值。在一個示例中，在該點的模擬值近似等于Vrefp或Vrefn之一除以2。
[0039]來自DAC電路的模擬逼近由比較器302接收以與采樣值進行比較。如果模擬逼近大于采樣值，則比較器302使SAR304將MSB重置為零，否則該位保持為I。
[0040]SAR304中的下一位(例如，下一個最大有效位)設(shè)置為1，而且進行相同的測試，其中DAC電路將新的結(jié)果碼的模擬逼近饋至比較器302。如果模擬逼近大于采樣值，則比較器302使SAR304將該位重置為0，否則該位保持為I。繼續(xù)該二進制搜索直到SAR302中的每位都被使用為止。在實現(xiàn)方式中，SAR203中的結(jié)果碼302是數(shù)字結(jié)果(例如，采樣值的數(shù)字轉(zhuǎn)換)。數(shù)字結(jié)果由ADC102經(jīng)由SAR304輸出。
[0041]ADC102的分辨率可以基于使輸出碼變化(例如，在SAR304中從I到O的位的重置)所需要的最小電壓電平來定義。例如，使數(shù)字碼變化的最小電壓是ADC102的最低有效位(LSB)0 ADC102的分辨率是LSB電壓。在可選的實現(xiàn)方式中，使用其它算法或使用所描述的算法的變形來確定數(shù)字結(jié)果。
[0042]在一個實現(xiàn)方式中，ADC102的核心組件在低電壓域操作。例如，比較器302和SAR304可被配置為在5v、3v、l.5v等操作。在一些實現(xiàn)方式中，ADC102的核心組件在較低電壓的操作可與如上所述的輸入模擬信號的分壓相結(jié)合。核心組件在較低電壓的操作和/或輸入模擬信號的分壓可有助于串行ADC配置200的節(jié)能。
[0043]在一個實現(xiàn)方式中，如圖2所示，在串行ADC配置200中包括解復(fù)用器(DE-MUX)208。在實現(xiàn)方式中，DE-MUX208被配置為將從ADC102輸出的各個數(shù)字結(jié)果引導(dǎo)至至少一個并行通道。例如，如上所述，DE-MUX208將來自ADC102的串行輸出解復(fù)用并且將數(shù)字輸出恢復(fù)至對應(yīng)的多個通道。換言之，作為來自一個SH電路204的模擬輸入的結(jié)果的數(shù)字輸出被引導(dǎo)至與該SH電路204相關(guān)聯(lián)的輸出通道(例如，結(jié)果O被引導(dǎo)至與SHO相同的通道)。相應(yīng)地，通過DE-MUX208，串行ADC配置200接收多個并行輸入并且輸出多個并行結(jié)果。
[0044]在各種實現(xiàn)方式中，可使用額外的或替代組件來完成公開的技術(shù)和配置。
[0045]代表件處理
[0046]圖4是示出了根據(jù)實現(xiàn)方式的提供多個并行模擬輸入的模數(shù)轉(zhuǎn)換的示例性處理400的流程圖。處理400描述了將輸入接口耦接至單個模數(shù)轉(zhuǎn)換器(ADC)(例如，ADC102)。例如，接口可包括多個并行的采樣和保持(SH)電路(例如，SH電路204)。ADC被配置為將從接口(例如，多個并行SH電路)輸出的采樣值串行轉(zhuǎn)換為數(shù)字結(jié)果。在一個示例中，多個并行SH電路經(jīng)由被配置為將采樣值整理至串行形式的多個復(fù)用電路(例如，MUX電路206)耦接至ADC。參考圖1到圖3來描述處理400。
[0047]描述處理的順序不意圖解釋為限制，而且能夠以任意順序合并任意數(shù)量的所描述的處理框從而實現(xiàn)該處理或可選的處理。另外，在不偏離本文中描述的主題的范圍的條件下,可以從處理中刪除獨立的框。此外,在不偏離本文中描述的主題的范圍的條件下,處理可以以任意合適的材料或它們的組合實現(xiàn)。
[0048]在框402,處理包括在第一米樣和保持(SH)電路米樣第一模擬信號以形成第一米樣值。在框404，處理包括在第二 SH電路采樣第二模擬信號以形成第二采樣值。在各種實現(xiàn)方式中，第一和第二模擬信號是并行輸入信號。在一個實現(xiàn)方式中，處理包括同時采樣第一和第二模擬信號。
[0049]在實現(xiàn)方式中，使用無源組件和/或電路采樣第一和第二模擬信號。例如，可經(jīng)由電容(例如，電容Csh)來米樣第一和第二模擬信號。一個或多個開關(guān)可用于發(fā)起米樣和確定采樣時長。
[0050]在實現(xiàn)方式中，處理包括將第一模擬信號和/或第二模擬信號的值除以預(yù)選值以縮放第一模擬信號和/或第二模擬信號。例如，第一和/或第二模擬信號的值可以是電壓電平。在實現(xiàn)方式中，第一模擬信號和/或第二模擬信號可以經(jīng)由一個或多個電容、電阻或組合的分壓器(例如，具有電容和電阻元件的分壓器)縮放。
[0051]在框406,處理包括將第一米樣值和第二米樣值復(fù)用。例如，可以將第一和第二米樣值整理成串行形式。在一個實現(xiàn)方式中，第一和第二采樣值經(jīng)由復(fù)用器開關(guān)來復(fù)用。在一個示例中，各個SH電路具有被配置為將SH電路耦接至ADC和將采樣值耦接至ADC的輸入端的關(guān)聯(lián)的復(fù)用器開關(guān)。在可選的實現(xiàn)方式中，多個SH電路之間可共用一個或多個復(fù)用器開關(guān)。
[0052]在框408，處理包括經(jīng)由模數(shù)轉(zhuǎn)換器(ADC)順序轉(zhuǎn)換第一采樣值以形成第一數(shù)字結(jié)果并且順序轉(zhuǎn)換第二采樣值以形成第二數(shù)字結(jié)果。在一個實現(xiàn)方式中，使用逐次逼近算法轉(zhuǎn)換第一采樣值以形成第一數(shù)字結(jié)果并且轉(zhuǎn)換第二采樣值以形成第二數(shù)字結(jié)果。在可選實現(xiàn)方式中，使用其它類型的算法來轉(zhuǎn)換第一和第二采樣值和/或可采用其它類型的ADC。
[0053]在實現(xiàn)方式中，第一和第二模擬信號在由多個SH電路接收的多個模擬信號中。例如，在一個實現(xiàn)方式中，處理包括在第三采樣和保持(SH)電路采樣第三模擬信號形成第三采樣值；將第三采樣值與第一采樣值和第二采樣值復(fù)用；以及按照第一采樣值和第二采樣值的順序，經(jīng)由ADC依次轉(zhuǎn)換第三采樣值形成第三數(shù)字結(jié)果。
[0054]在另一個實現(xiàn)方式中，處理包括在第一 SH電路和/或第二 SH電路接收多個模擬輸入，采樣多個模擬輸入以形成多個采樣值，復(fù)用多個采樣值以及經(jīng)由ADC依次轉(zhuǎn)換多個采樣值以形成數(shù)字結(jié)果。
[0055]在一個實現(xiàn)方式中，處理包括將第一數(shù)字結(jié)果解復(fù)用至第一輸出通道并且將第二數(shù)字結(jié)果解復(fù)用至第二輸出通道。在進一步的實現(xiàn)方式中，各個SH電路都與通道相關(guān)聯(lián)，并且ADC的各個輸出都被引導(dǎo)(解復(fù)用)至與相應(yīng)的SH電路相關(guān)聯(lián)的通道，該相應(yīng)的SH電路提供與輸出對應(yīng)的采樣值。在一個實現(xiàn)方式中，復(fù)用器以相反的配置耦接至ADC的輸出從而將ADC的輸出解復(fù)用。
[0056]在各種實現(xiàn)方式中，處理包括將第一數(shù)字結(jié)果和/或第二數(shù)字結(jié)果(和/或第三數(shù)字結(jié)果，后續(xù)的數(shù)字結(jié)果等)存儲在一個或多個存儲寄存器中。在一個實現(xiàn)方式中，每個通道可與單獨的寄存器相關(guān)聯(lián)。例如，數(shù)字結(jié)果可從ADC的輸出解復(fù)用至與它們的關(guān)聯(lián)通道對應(yīng)的寄存器中。
[0057]在可選的實現(xiàn)方式中，其它技術(shù)可以以各種組合包括在處理400中并且仍然在本公開的范圍內(nèi)。
[0058]益論
[0059]盡管以針對結(jié)構(gòu)特征和/或方法動作的語言描述了本公開的實現(xiàn)方式，但是應(yīng)當(dāng)理解的是實現(xiàn)方式不必限于所描述的具體特征或動作。而是，這些具體特征和動作作為實現(xiàn)示例性裝置和技術(shù)的代表形式而公開。
【權(quán)利要求】
1.一種裝置，包括: 多個采樣和保持(SH)電路，所述多個采樣和保持電路中的每個被配置為接收模擬信號; 復(fù)用器電路，被配置為接收所述多個采樣和保持電路的多個輸出而且依次使所述輸出可供轉(zhuǎn)換；以及 模數(shù)轉(zhuǎn)換器(ADC)，被配置為將所述輸出串行地轉(zhuǎn)換為對應(yīng)的數(shù)字結(jié)果。
2.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個采樣和保持電路中的至少一個被配置為接收多個并發(fā)的模擬信號。
3.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個采樣和保持電路包括無源采樣和保持電路。
4.根據(jù)權(quán)利要求1所述的裝置，其中，所述數(shù)字結(jié)果包括二進制信號或電壓值中的至少一個。
5.一種系統(tǒng),包括: 多個采樣和保持(SH)電路，所述多個采樣和保持電路中的每個被配置為接收多個模擬信號并且基于所述多個模擬信號中的至少一個輸出采樣值； 復(fù)用器電路，被配置為接收包括所述多個采樣和保持電路中的每個的采樣值的多個采樣值，并且被配置為依次輸出所述多個采樣值中的每個采樣值； 模數(shù)轉(zhuǎn)換器(ADC)，被配置為將各個采樣值串行轉(zhuǎn)換為對應(yīng)的數(shù)字結(jié)果；以及 解復(fù)用器，被配置為將各個數(shù)字結(jié)果引導(dǎo)至多個輸出中的至少一個。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)，還包括多個通道，各個通道包括至少一個采樣和保持電路和至少一個關(guān)聯(lián)的輸出。
7.根據(jù)權(quán)利要求5所述的系統(tǒng)，還包括分壓器，所述分壓器被配置為使所述多個模擬信號中的每個除以預(yù)選值從而縮放所述多個模擬信號。
8.根據(jù)權(quán)利要求5所述的系統(tǒng)，還包括復(fù)用器開關(guān)，所述復(fù)用器開關(guān)與所述多個采樣和保持電路中的每個相關(guān)聯(lián)，并且被配置為將所述多個采樣和保持電路中的每個耦接至所述模數(shù)轉(zhuǎn)換器。
9.根據(jù)權(quán)利要求5所述的系統(tǒng)，還包括至少一個采樣開關(guān)，所述采樣開關(guān)耦接至所述多個采樣和保持電路中的每個采樣和保持電路，并且被配置為確定所述多個采樣和保持電路的采樣時長。
10.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中，所述模數(shù)轉(zhuǎn)換器包括逐次逼近模數(shù)轉(zhuǎn)換器(SA-ADC)。
11.根據(jù)權(quán)利要求10的系統(tǒng)，其中，所述逐次逼近模數(shù)轉(zhuǎn)換器包括開關(guān)電容型逐次逼近模數(shù)轉(zhuǎn)換器。
12.根據(jù)權(quán)利要求10的系統(tǒng)，其中，所述逐次逼近模數(shù)轉(zhuǎn)換器包括數(shù)模轉(zhuǎn)換(DAC)電路、比較器和逐次逼近寄存器。
13.—種方法,包括: 在第一米樣和保持(SH)電路米樣第一模擬信號以形成第一米樣值； 在第二采樣和保持電路采樣第二模擬信號以形成第二采樣值； 將所述第一采樣值和所述第二采樣值復(fù)用；經(jīng)由模數(shù)轉(zhuǎn)換器(ADC)依次轉(zhuǎn)換所述第一采樣值以形成第一數(shù)字結(jié)果并轉(zhuǎn)換所述第二采樣值以形成第二數(shù)字結(jié)果。
14.根據(jù)權(quán)利要求13所述的方法，還包括在第三采樣和保持(SH)電路采樣第三模擬信號以形成第三采樣值；將所述第三采樣值與所述第一采樣值和所述第二采樣值復(fù)用；以及按照所述第一采樣值和所述第二采樣值的順序，經(jīng)由所述模數(shù)轉(zhuǎn)換器串行轉(zhuǎn)換第三采樣值以形成第三數(shù)字結(jié)果。
15.根據(jù)權(quán)利要求13所述的方法，還包括在所述第一采樣和保持電路和/或所述第二采樣和保持電路接收多個模擬輸入，采樣所述多個模擬輸入以形成多個采樣值，將所述多個采樣值復(fù)用以及經(jīng)由所述模數(shù)轉(zhuǎn)換器依次轉(zhuǎn)換所述多個采樣值以形成數(shù)字結(jié)果。
16.根據(jù)權(quán)利要求13所述的方法，還包括將所述第一數(shù)字結(jié)果解復(fù)用至第一輸出通道以及將第二數(shù)字結(jié)果解復(fù)用至第二輸出通道。
17.根據(jù)權(quán)利要求13所述的方法，還包括將所述第一數(shù)字結(jié)果和/或所述第二數(shù)字結(jié)果存儲在一個或多個存儲寄存器中。
18.根據(jù)權(quán)利要求13所述的方法，還包括使所述第一模擬信號和/或所述第二模擬信號的值除以預(yù)選值從而縮放所述第一模擬信號和/或所述第二模擬信號。
19.根據(jù)權(quán)利要求18的方法，還包括經(jīng)由一個或多個電容分壓器來縮放所述第一模擬信號和/或所述第二模擬信號。
20.根據(jù)權(quán)利要求13所述的方法，還包括使用逐次逼近算法轉(zhuǎn)換所述第一采樣值以形成第一數(shù)字結(jié)果以及轉(zhuǎn)換所述第二采樣值以形成第二數(shù)字結(jié)果。
21.根據(jù)權(quán)利要求13所述的方法，還包括同時采樣所述第一模擬信號和所述第二模擬信號。
22.根據(jù)權(quán)利要求13所述的方法，還包括將多個并行采樣和保持電路耦接至單個模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器被配置為將從所述多個并行采樣和保持電路輸出的采樣值串行轉(zhuǎn)換為數(shù)字結(jié)果。
23.一種裝置，包括: 輸入接口，被配置為串行組織多個并行模擬輸入；以及 模數(shù)轉(zhuǎn)換器(ADC)，被配置為將所述多個并行模擬輸入依次轉(zhuǎn)換為數(shù)字結(jié)果。
24.根據(jù)權(quán)利要求23所述的裝置，還包括解復(fù)用器組件，所述解復(fù)用器組件被配置為將所述模數(shù)轉(zhuǎn)換器的輸出引導(dǎo)至一個或多個并行通道。
25.根據(jù)權(quán)利要求23所述的裝置，其中所述接口由無源組件組成。
【文檔編號】H03M1/12GK103997342SQ201310274724
【公開日】2014年8月20日 申請日期:2013年7月2日 優(yōu)先權(quán)日:2012年7月2日
【發(fā)明者】彼得·博格納, 弗朗茨·庫特納 申請人:英飛凌科技股份有限公司