低擺幅動態(tài)電路的制作方法
【專利摘要】本發(fā)明實(shí)施方式實(shí)現(xiàn)了動態(tài)電量和泄漏電量降低的低擺幅動態(tài)電路。在實(shí)施方式中，電平檢測器電路監(jiān)測動態(tài)電路的動態(tài)節(jié)點(diǎn)的預(yù)充電電壓電平，當(dāng)預(yù)充電電壓超過邏輯高基準(zhǔn)電壓時(shí)，停止對動態(tài)節(jié)點(diǎn)進(jìn)行充電。邏輯高基準(zhǔn)電壓低于動態(tài)電路的供電電壓，從而實(shí)現(xiàn)低擺幅動態(tài)電路。在另實(shí)施方式中，當(dāng)動態(tài)節(jié)點(diǎn)的電壓降至邏輯低基準(zhǔn)電壓以下接地電壓以上時(shí)，下拉邏輯電路從動態(tài)節(jié)點(diǎn)斷開。在另一實(shí)施方式中，根據(jù)動態(tài)節(jié)點(diǎn)的預(yù)充電電平配置動態(tài)電路的直流門將電路。
【專利說明】低擺幅動態(tài)電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明領(lǐng)域大體上涉及動態(tài)電路。
【背景技術(shù)】
[0002]動態(tài)電路已經(jīng)廣泛地用于各種應(yīng)用，例如，中央處理器單元(CPU)、動態(tài)隨機(jī)存取存儲器(DRAM)、內(nèi)容可尋址存儲器(CAM)等。動態(tài)電路通過在預(yù)充電階段儲存電荷并在求值階段放電或保持電荷來進(jìn)行操作，從而實(shí)現(xiàn)邏輯功能。
[0003]動態(tài)電路通常比靜態(tài)電路更快并且所需面積更小。但其通常耗電量較高。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的一個方面，提供了一種動態(tài)電路，包括:動態(tài)節(jié)點(diǎn)；第一充電電路，被配置為在預(yù)充電間隔內(nèi)將供電節(jié)點(diǎn)耦接到動態(tài)節(jié)點(diǎn)；以及電平檢測器電路，耦接至動態(tài)節(jié)點(diǎn)，電平檢測器電路被配置為監(jiān)測動態(tài)節(jié)點(diǎn)的電壓以及基于動態(tài)節(jié)點(diǎn)的電壓控制第一充電電路。
[0005]優(yōu)選地，電平檢測器電路被配置為將動態(tài)節(jié)點(diǎn)的電壓與邏輯高基準(zhǔn)電壓進(jìn)行比較，并且，在動態(tài)節(jié)點(diǎn)的電壓超過邏輯高基準(zhǔn)電壓時(shí)，控制第一充電電路將供電節(jié)點(diǎn)從動態(tài)節(jié)點(diǎn)斷開。
[0006]優(yōu)選地，邏輯高基準(zhǔn)電壓低于供電節(jié)點(diǎn)的供電電壓。
[0007]優(yōu)選地,該動態(tài)電路還包括:下拉邏輯電路，稱接至動態(tài)節(jié)點(diǎn)。
[0008]優(yōu)選地，在動態(tài)節(jié)點(diǎn)下降至邏輯低電壓以下時(shí)，增加下拉邏輯電路的下拉電阻。
[0009]優(yōu)選地，該動態(tài)電路，包括:第二充電電路，被配置為在預(yù)充電間隔后將供電節(jié)點(diǎn)耦接到動態(tài)節(jié)點(diǎn)。
[0010]優(yōu)選地，第二充電電路還經(jīng)配置使得由第二充電電路向動態(tài)節(jié)點(diǎn)供給的電荷量對動態(tài)節(jié)點(diǎn)中由于下拉邏輯電路的漏電流所導(dǎo)致的電壓降進(jìn)行補(bǔ)償。
[0011]優(yōu)選地，第二充電電路包括多個門將電路，各個門將電路可操作用于將供電節(jié)點(diǎn)耦接到動態(tài)節(jié)點(diǎn)。
[0012]優(yōu)選地，該動態(tài)電路還包括:控制總線，被配置為基于邏輯高基準(zhǔn)電壓控制多個門將電路中的至少一個耦接到供電節(jié)點(diǎn)。
[0013]優(yōu)選地，控制總線被配置為:在邏輯高基準(zhǔn)電壓低于預(yù)定電壓時(shí)將多個門將電路中的至少一個從供電節(jié)點(diǎn)斷開，在邏輯高基準(zhǔn)電壓高于預(yù)定電壓時(shí)將多個門將電路中的至少一個耦接到供電節(jié)點(diǎn)。
[0014]優(yōu)選地，第二充電電路被配置為在下拉邏輯電路將動態(tài)節(jié)點(diǎn)放電至邏輯低電壓時(shí)將供電節(jié)點(diǎn)從動態(tài)節(jié)點(diǎn)斷開。
[0015]優(yōu)選地，第二充電電路的上拉電阻是基于邏輯高基準(zhǔn)電壓可配置的。
[0016]根據(jù)本發(fā)明的另一方面，提供了一種動態(tài)電路，包括:動態(tài)節(jié)點(diǎn)；第一充電電路，被配置為在預(yù)充電間隔內(nèi)將動態(tài)節(jié)點(diǎn)充電至邏輯高電壓；下拉邏輯電路，耦接至動態(tài)節(jié)點(diǎn)；以及第二充電電路，被配置為在預(yù)充電間隔后對動態(tài)節(jié)點(diǎn)進(jìn)行充電，其中，第二充電電路進(jìn)一步經(jīng)配置使得由第二充電電路向動態(tài)節(jié)點(diǎn)供給的電荷量響應(yīng)于邏輯高電壓。
[0017]優(yōu)選地，第二充電電路進(jìn)一步經(jīng)配置使得由第二充電電路向動態(tài)節(jié)點(diǎn)供給的電荷量對動態(tài)節(jié)點(diǎn)處由于下拉邏輯電路的漏電流所導(dǎo)致的電壓降進(jìn)行補(bǔ)償。
[0018]優(yōu)選地，第二充電電路包括多個門將電路，各個門將電路可操作用于將供電節(jié)點(diǎn)耦接到動態(tài)節(jié)點(diǎn)。
[0019]優(yōu)選地，該動態(tài)電路還包括:控制總線，被配置為基于邏輯高基準(zhǔn)電壓控制多個門將電路中的至少一個耦接到供電節(jié)點(diǎn)。
[0020]優(yōu)選地，該動態(tài)電路還包括:電平檢測器電路，耦接至動態(tài)節(jié)點(diǎn)，其中，電平檢測器電路被配置為將動態(tài)節(jié)點(diǎn)的電壓和邏輯高電壓進(jìn)行比較，以及，電平檢測器電路被配置為在動態(tài)節(jié)點(diǎn)的電壓超過邏輯高基準(zhǔn)電壓時(shí)控制第一充電電路停止對動態(tài)節(jié)點(diǎn)進(jìn)行充電。
[0021]根據(jù)本發(fā)明的又一方面，提供了一種用于操作動態(tài)電路的方法，其中，該動態(tài)電路具有動態(tài)節(jié)點(diǎn)以及與該動態(tài)節(jié)點(diǎn)I禹接的下拉電路，該動態(tài)電路由供電電壓供電，方法包括:以第一充電速率對動態(tài)節(jié)點(diǎn)進(jìn)行充電，其中，選擇第一充電速率使得動態(tài)節(jié)點(diǎn)的電壓在預(yù)充電間隔內(nèi)達(dá)到邏輯高電壓；以及在預(yù)充電間隔后以第二充電速率對動態(tài)節(jié)點(diǎn)進(jìn)行充電，其中，基于邏輯高壓和下拉電路的漏電流選擇第二充電速率。
[0022]優(yōu)選地，第二充電速率經(jīng)進(jìn)一步選擇使得動態(tài)節(jié)點(diǎn)的電壓基本上保持在邏輯高電壓。
[0023]優(yōu)選地，其中，邏輯高電壓低于供電電壓。
【專利附圖】

【附圖說明】
[0024]本文所包含的附圖構(gòu)成說明書的一部分，結(jié)合描述對本發(fā)明進(jìn)行闡述，并用于解釋本發(fā)明的原理，使本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)并使用本發(fā)明的主題。
[0025]圖1為動態(tài)電路的框圖。
[0026]圖2示出了根據(jù)本發(fā)明的實(shí)施方式的示例性動態(tài)電路。
[0027]圖3示出了根據(jù)本發(fā)明的實(shí)施方式的另一示例性動態(tài)電路。
[0028]圖4示出了根據(jù)本發(fā)明實(shí)施方式的示例性電平檢測器電路。
[0029]圖5示出了根據(jù)本發(fā)明實(shí)施方式的示例性的基于讀出放大器的觸發(fā)器。
[0030]圖6為根據(jù)本發(fā)明實(shí)施方式的動態(tài)電路操作方法的處理流程圖。
[0031]下面將結(jié)合附圖對本發(fā)明進(jìn)行描述。元件首次出現(xiàn)的附圖通常由相應(yīng)參考標(biāo)號中最左邊的數(shù)字表不。
【具體實(shí)施方式】
[0032]圖1為動態(tài)電路100的框圖。如圖1所示，動態(tài)電路100包括動態(tài)節(jié)點(diǎn)102、下拉邏輯電路104、邏輯檢測器106以及直流門將電路112。動態(tài)電路100還包括充電電路(圖1中未示出)，用于在預(yù)充電間隔內(nèi)將動態(tài)節(jié)點(diǎn)102充電至邏輯高電壓(Vhigh)。
[0033]下拉邏輯電路104在預(yù)充電間隔內(nèi)是未激活的。在預(yù)充電間隔后的求值間隔內(nèi)，下拉邏輯電路104被配置為接收輸入信號(圖1中未示出)?；谠撦斎胄盘?，下拉邏輯電路104或是處于保持未激活從而使動態(tài)節(jié)點(diǎn)102保持邏輯高電壓，或是變成激活狀態(tài)從而使動態(tài)節(jié)點(diǎn)102下降到邏輯低壓(例如，接地)。下拉電路104變成激活時(shí)所釋放的動態(tài)電量與邏輯高電壓和邏輯低壓之間的差成比例。
[0034]邏輯檢測器106被配置為在求值間隔內(nèi)感測動態(tài)節(jié)點(diǎn)102并生成表示動態(tài)節(jié)點(diǎn)102的電壓電平的輸出108。例如，當(dāng)動態(tài)節(jié)點(diǎn)102保持邏輯高電壓時(shí)，輸出108可為邏輯高值(例如，1)，當(dāng)動態(tài)節(jié)點(diǎn)102放電至邏輯低電壓時(shí)，輸出108為邏輯低值(例如，O)。
[0035]通常，由于漏電，下拉電路104即使處于未激活狀態(tài)下也可能通過漏電電阻110使動態(tài)節(jié)點(diǎn)102放電。通過下拉電路104泄漏的電流/電量與漏電電阻110以及動態(tài)節(jié)點(diǎn)102的電壓電平成比例。具體來說，預(yù)充電間隔后的漏電流/電量與動態(tài)節(jié)點(diǎn)102在預(yù)充電間隔內(nèi)充電到的邏輯高電壓(Vhigh )成比例。
[0036]倘若在求值間隔內(nèi)，能使動態(tài)節(jié)點(diǎn)202在預(yù)充電后很快放電而導(dǎo)致誤檢的話，那么通過下拉電路104漏電就會成為問題。例如,如果動態(tài)節(jié)點(diǎn)102因?yàn)槁╇?求值間隔前)而不是因?yàn)橄吕娐?04在求值間隔內(nèi)變成激活而放電，則邏輯檢測器106可能輸出錯誤的邏輯低值。
[0037]直流門將電路112有助于減輕上述漏電問題。如圖1所示，直流門將電路112包括上拉電阻Rdc，該上拉電阻有助于動態(tài)節(jié)點(diǎn)102在預(yù)充電間隔后保持在邏輯高電壓。確切地講，直流門將電路112經(jīng)配置使得能夠防止動態(tài)節(jié)點(diǎn)102在預(yù)充電間隔后因下拉電路104的漏電而放電。同時(shí)，直流門將電路112經(jīng)配置使得當(dāng)下拉電路104在求值間隔內(nèi)變成激活時(shí)，并不妨礙下拉電路104下拉動態(tài)節(jié)點(diǎn)102。
[0038]如下面進(jìn)一步所述的，通過本發(fā)明的實(shí)施方式，可以看出下拉電路104變?yōu)榧せ顣r(shí)所釋放的動態(tài)電量以及漏電量都與動態(tài)節(jié)點(diǎn)102的預(yù)充電電平(邏輯高電壓)成比例。因此，在實(shí)施方式中，降低了動態(tài)節(jié)點(diǎn)102的預(yù)充電電平(也可以增加動態(tài)節(jié)點(diǎn)102的放電電平或邏輯低電壓)，從而實(shí)現(xiàn)電量降低的低擺幅動態(tài)電路。另外，通過實(shí)施方式，可以看出通過使直流門將電路112的上拉電阻與動態(tài)節(jié)點(diǎn)102的預(yù)充電電平成反比(預(yù)充電電平越高，上拉電阻越低，反之亦然)提高了直流門將電路112的性能。這樣，在實(shí)施方式中，控制直流門將電路使其作為動態(tài)節(jié)點(diǎn)102的預(yù)充電電平的函數(shù)，從而在必要的時(shí)候補(bǔ)償下拉電路104的漏電。這樣，直流門將電路將不會消耗比為了維持動態(tài)節(jié)點(diǎn)102的預(yù)充電電平所需的電量更多的電量。
[0039]圖2為根據(jù)本發(fā)明實(shí)施方式的示例性動態(tài)電路200。示例性動態(tài)電路200旨在闡述而非限制本發(fā)明的實(shí)施方式。如圖2所示,除了其他元件,示例性動態(tài)電路200包括:動態(tài)節(jié)點(diǎn)202、第一充電電路(ACPRE) 204、電平檢測器電路208、下拉邏輯電路222、第二充電電路226、基準(zhǔn)電壓發(fā)生器電路232以及基于讀出放大器(SA)的觸發(fā)器240。
[0040]在操作中，第一充電電路204被配置為在動態(tài)電路200的預(yù)充電間隔內(nèi)將供電節(jié)點(diǎn)206耦接到動態(tài)節(jié)點(diǎn)202。在實(shí)施方式中，預(yù)充電間隔在時(shí)間上對應(yīng)于正處于有效的ACPRE時(shí)鐘信號214。在動態(tài)節(jié)點(diǎn)202被充電的同時(shí)，與動態(tài)節(jié)點(diǎn)202耦接的電平檢測器電路208被配置為監(jiān)測動態(tài)節(jié)點(diǎn)202的電壓并根據(jù)動態(tài)節(jié)點(diǎn)202的電壓對第一充電電路204進(jìn)行控制。
[0041]在實(shí)施方式中，電平檢測器電路208被配置為，當(dāng)動態(tài)節(jié)點(diǎn)202的電壓達(dá)到或超過邏輯高基準(zhǔn)電壓210時(shí)，控制第一充電電路204從而將供電節(jié)點(diǎn)206從動態(tài)節(jié)點(diǎn)202斷開。更具體地說，如圖1所示，電平檢測器電路208將動態(tài)節(jié)點(diǎn)202的電壓與邏輯高基準(zhǔn)電壓210進(jìn)行比較，從而生成比較輸出212。在實(shí)施方式中，當(dāng)動態(tài)節(jié)點(diǎn)202的電壓低于邏輯高基準(zhǔn)電壓210時(shí)，輸出212為邏輯高(例如，I )，否則為邏輯低(例如，O)。
[0042]輸出212連同ACPRE時(shí)鐘信號214提供給邏輯與門216以生成控制信號218。這樣，只有當(dāng)ACPRE時(shí)鐘信號214有效(其與預(yù)充電間隔對應(yīng))且輸出212為邏輯高(動態(tài)節(jié)點(diǎn)202的電壓尚未達(dá)到邏輯高基準(zhǔn)電壓210)時(shí)，控制信號218才為邏輯高。
[0043]控制信號218控制開關(guān)220從而將供電節(jié)點(diǎn)206選擇性地耦接到第一充電電路204從而對動態(tài)節(jié)點(diǎn)202選擇性充電。當(dāng)控制信號218為邏輯高時(shí)，閉合開關(guān)220，從而將供電節(jié)點(diǎn)206耦接到第一充電電路204并實(shí)現(xiàn)供電節(jié)點(diǎn)206對動態(tài)節(jié)點(diǎn)202的充電。當(dāng)控制信號218為邏輯低時(shí)，斷開開關(guān)220，從而將供電節(jié)點(diǎn)206從第一充電電路204斷開并停止對動態(tài)節(jié)點(diǎn)202的充電。
[0044]在實(shí)施方式中，邏輯高基準(zhǔn)電壓210為可編程的并可選自基準(zhǔn)電壓發(fā)生器電路232產(chǎn)生的多個基準(zhǔn)電壓(VREF1，VREF2，…，VREF (η))。可替換地，可通過使用數(shù)摸轉(zhuǎn)換器將數(shù)字信號轉(zhuǎn)換成模擬的來生成邏輯高基準(zhǔn)電壓210。根據(jù)選擇的邏輯高基準(zhǔn)電壓210的值，針對整個預(yù)充電間隔，第一充電電路204可以將供電節(jié)點(diǎn)206耦接或不耦接到動態(tài)節(jié)點(diǎn)202。在實(shí)施方式中，為了降低動態(tài)電路200的動態(tài)電量和漏電量，將邏輯高基準(zhǔn)電壓210選為低于供電節(jié)點(diǎn)206的供電電壓(Vdd)，從而實(shí)現(xiàn)了低擺幅動態(tài)電路200?？商鎿Q地，將邏輯高基準(zhǔn)電壓210選為與Vdd相等，從而實(shí)現(xiàn)了軌到軌擺幅動態(tài)電路200。
[0045]下拉邏輯電路222耦接在動態(tài)節(jié)點(diǎn)202和接地節(jié)點(diǎn)224之間。下拉邏輯電路222在動態(tài)電路200的預(yù)充電間隔內(nèi)是未激活的。在預(yù)充電間隔后的求值間隔內(nèi)，下拉邏輯電路222被配置為接收輸入信號(圖2中未示出)，根據(jù)該輸入信號，下拉邏輯電路222或是保持未激活從而使動態(tài)節(jié)點(diǎn)202保持其預(yù)充電電平(例如，邏輯高基準(zhǔn)電壓)，或是變?yōu)榧せ顝亩箘討B(tài)節(jié)點(diǎn)202放電至邏輯低電壓。在實(shí)施方式中，求值間隔在時(shí)間上對應(yīng)于正處于有效的LATCHCLK時(shí)鐘信號234。
`[0046]在實(shí)施方式中，邏輯低電壓可選為與邏輯低基準(zhǔn)電壓238相等，且邏輯低基準(zhǔn)電壓238高于接地電壓。邏輯低基準(zhǔn)電壓238為可編程的且可選自基準(zhǔn)電壓發(fā)生器電路232產(chǎn)生的多個基準(zhǔn)電壓(VREF1，VREF2，…，VREF (η))。當(dāng)邏輯低電壓被選為等于邏輯低基準(zhǔn)電壓238時(shí)，將下拉邏輯電路222從動態(tài)節(jié)點(diǎn)202斷開，同時(shí)，動態(tài)節(jié)點(diǎn)202的電壓降至邏輯低基準(zhǔn)電壓238以下并且已鎖存了基于SA的觸發(fā)器240的輸出242。在實(shí)施方式中，一旦動態(tài)節(jié)點(diǎn)202的電壓降至基準(zhǔn)電壓238以下，則下拉邏輯電路222的下拉電阻也隨之升高直到鎖存輸出242為止。這將進(jìn)一步地降低動態(tài)電路200的擺幅，從而實(shí)現(xiàn)進(jìn)一步地降低動態(tài)電量和漏電量。
[0047]基于SA的觸發(fā)器240與動態(tài)節(jié)點(diǎn)202耦接并接收邏輯低基準(zhǔn)電壓238。在求值間隔內(nèi)，LATCHCLK時(shí)鐘信號234有效，并且基于SA的觸發(fā)器240將動態(tài)節(jié)點(diǎn)202的電壓與邏輯低基準(zhǔn)電壓238進(jìn)行比較從而生成比較輸出242。在實(shí)施方式中，如果動態(tài)節(jié)點(diǎn)202的電壓低于邏輯低基準(zhǔn)電壓238，則輸出242為邏輯低，否則為邏輯高。
[0048]如上所述，由于漏電，所以下拉邏輯電路222即使處于未激活也可能使動態(tài)節(jié)點(diǎn)202放電。倘若在到達(dá)求值間隔并且由LATCHCLK234鎖存輸出242前，會使動態(tài)節(jié)點(diǎn)202放電至邏輯低基準(zhǔn)電壓238以下，則通過下拉電路222漏電將會成為問題。在這種情況下，即使下拉電路222在求值間隔內(nèi)尚未變成激活，基于SA的觸發(fā)器240也可能輸出錯誤的邏輯低值。
[0049]在示例性動態(tài)電路200中，設(shè)置第二充電電路226用于減輕上述漏電問題。具體地，第二充電電路226被配置為在預(yù)充電間隔后(即，當(dāng)?shù)谝怀潆婋娐?04不再對動態(tài)節(jié)點(diǎn)202進(jìn)行充電時(shí))將供電節(jié)點(diǎn)206耦接到動態(tài)節(jié)點(diǎn)202。進(jìn)一步地，第二充電電路226經(jīng)配置使得通過第二充電電路226供給給動態(tài)節(jié)點(diǎn)202的電荷量對動態(tài)節(jié)點(diǎn)202由于下拉邏輯電路222漏電流所導(dǎo)致的電壓降進(jìn)行補(bǔ)償。這樣，第二充電電路226有助于在預(yù)充電間隔之后且直到達(dá)到求值間隔之前的間隔內(nèi)使動態(tài)節(jié)點(diǎn)202維持在邏輯高基準(zhǔn)電壓210 (或其附近)。
[0050]在另一實(shí)施方式中，第二充電電路226經(jīng)進(jìn)一步配置使得當(dāng)下拉邏輯電路222在求值間隔內(nèi)變?yōu)榧せ顣r(shí)，不妨礙下拉邏輯電路222下拉動態(tài)節(jié)點(diǎn)202。另外，第二充電電路226還被配置為當(dāng)下拉邏輯電路222使動態(tài)節(jié)點(diǎn)202放電至邏輯低基準(zhǔn)電壓238以下時(shí)，立即將供電節(jié)點(diǎn)206從動態(tài)節(jié)點(diǎn)202斷開。
[0051]在實(shí)施方式中，通過配置第二充電電路226使其向動態(tài)節(jié)點(diǎn)202供給與邏輯高基準(zhǔn)電壓210相對應(yīng)的電荷量來提高第二充電電路226的性能。這樣，必要時(shí)，第二充電電路226的上拉電阻被配置為對下拉電路226的漏電(下拉電路226的漏電與邏輯高基準(zhǔn)電壓210成比例)進(jìn)行補(bǔ)償，而第二充電電路226沒有消耗比所需更多的電量。
[0052]因此，在實(shí)施方式中，第二充電電路226是可基于邏輯高基準(zhǔn)電壓210編程的。具體地，如圖2所示，第二充電電路226包括多個門將電路228-1至228_n，可操作每個門將電路將供電節(jié)點(diǎn)206耦接到動態(tài)節(jié)點(diǎn)202。第二充電電路226的上拉電阻與將供電節(jié)點(diǎn)206耦接到動態(tài)節(jié)點(diǎn)202的門將電路228的數(shù)量成反比。下面將參考圖3對第二充電電路226的示例實(shí)現(xiàn)方式進(jìn)行描述。
[0053]在實(shí)施方式中，控制總線230用于改變上拉電阻或第二充電電路226供給給動態(tài)節(jié)點(diǎn)202的電荷量。如圖2所示，控制總線230控制多個開關(guān)236-1至236_n，可操作每個開關(guān)將各個門將電路228選擇性地耦接到供電節(jié)點(diǎn)206。這樣，控制總線230控制哪些以及多少個門將電路228-1至228-n將供電節(jié)點(diǎn)206耦接到動態(tài)節(jié)點(diǎn)202。
[0054]在實(shí)施方式中，控制總線230被配置為根據(jù)邏輯高基準(zhǔn)電壓210控制多個門將電路228-1至228-n的至少一個耦接到供電節(jié)點(diǎn)206。例如，控制總線可被配置為:當(dāng)邏輯高基準(zhǔn)電壓210高于預(yù)定電壓時(shí)，將多個門將電路228-1至228-n的至少一個耦接到供電節(jié)點(diǎn)206，當(dāng)邏輯高基準(zhǔn)電壓210低于預(yù)定電壓時(shí)，將多個門將電路228-1至228_n的至少一個從供電節(jié)點(diǎn)206斷開。
[0055]圖3示出了根據(jù)本發(fā)明實(shí)施方式的另一示例性動態(tài)電路300。示例性動態(tài)電路300旨在闡述而非限制本發(fā)明的實(shí)施方式。示例性動態(tài)電路300包括與上面關(guān)于示例性動態(tài)電路200所述的元件相似的元件。為了便于描述，這些元件用圖2相同的數(shù)字表示，并且不再參考圖3進(jìn)行描述。另外，示例性動態(tài)電路300示出了第一充電電路204和門將電路228-1至228-n的示例實(shí)施方式。本領(lǐng)域技術(shù)人員應(yīng)該明白，第一充電電路204和/或門將電路228-1至228-n也可以采用其他實(shí)現(xiàn)方式。
[0056]如圖3所示，第一充電電路204包括逆變器302和P型金屬氧化物半導(dǎo)體(MOS)晶體管304。逆變器302接收來自與門216的控制信號218并將其進(jìn)行變換從而產(chǎn)生控制信號310。如上所述，只有當(dāng)ACPRE時(shí)鐘信號214有效(ACPRE時(shí)鐘信號214對應(yīng)于預(yù)充電間隔)且電平檢測器電路208的輸出212為邏輯高(動態(tài)節(jié)點(diǎn)202的電壓尚未達(dá)到邏輯高基準(zhǔn)電壓210)時(shí)，控制信號218才為邏輯高。在示例性動態(tài)電路300中，對應(yīng)于控制信號310為邏輯低。
[0057]控制信號310控制PMOS晶體管304的柵壓，導(dǎo)通PMOS晶體管304獲得邏輯低值，截止PMOS晶體管304獲得邏輯高值。當(dāng)開啟PMOS晶體管304時(shí)，將供電節(jié)點(diǎn)206耦接到動態(tài)節(jié)點(diǎn)202。當(dāng)關(guān)斷PMOS晶體管304時(shí)，將供電節(jié)點(diǎn)206從動態(tài)節(jié)點(diǎn)202斷開。
[0058]各個門將電路228-1至228-n包括逆變器306和PMOS晶體管308。逆變器306耦接在動態(tài)節(jié)點(diǎn)202和PMOS晶體管308的柵極端子之間。在實(shí)施方式中，當(dāng)動態(tài)節(jié)點(diǎn)202充電至邏輯高基準(zhǔn)電壓210時(shí)，逆變器306的輸出為邏輯低，當(dāng)動態(tài)節(jié)點(diǎn)202放電至邏輯低基準(zhǔn)電壓238 (或在另一實(shí)施方式中放電至接地電壓)時(shí)，其為邏輯高。這樣，在求值階段，當(dāng)動態(tài)節(jié)點(diǎn)202充電至邏輯高基準(zhǔn)電壓210時(shí)，導(dǎo)通PMOS晶體管308，將供電節(jié)點(diǎn)206耦接到動態(tài)節(jié)點(diǎn)202，當(dāng)動態(tài)節(jié)點(diǎn)202放電至邏輯低基準(zhǔn)電壓238 (或在另一實(shí)施方式中放電至接地電壓)時(shí)，截止PMOS晶體管，將供電節(jié)點(diǎn)206從動態(tài)節(jié)點(diǎn)202斷開。
[0059]和示例性動態(tài)電路200中一樣，控制總線230用于通過控制哪些和多少個門將電路228-1至228-n將供電節(jié)點(diǎn)206耦接到動態(tài)節(jié)點(diǎn)202來改變上拉電阻或第二充電電路226供給給動態(tài)節(jié)點(diǎn)202的電荷量。另外，在另一實(shí)施方式中，可根據(jù)邏輯高基準(zhǔn)電壓210來調(diào)節(jié)PMOS晶體管308的柵極偏壓，以增加或減少各個門將電路228-1至228_n供給給動態(tài)節(jié)點(diǎn)202的電荷量。
[0060]在另一實(shí)施方式中，門將電路228-1至228-n共享單個逆變器306，該逆變器306的耦接方式與示例性電路300中的逆變器306-1至306-n相同。在另一實(shí)施方式中，邏輯門用于:當(dāng)?shù)谝怀潆婋娐?04完成對動態(tài)節(jié)點(diǎn)202的充電(控制信號218為邏輯低)時(shí)，立即把第二充電電路226接通，當(dāng)動態(tài)節(jié)點(diǎn)202降至邏輯低基準(zhǔn)電壓238以下或輸出242被鎖存時(shí)，斷開第二充電電路226。
[0061]圖4示出了根據(jù)本發(fā)明實(shí)施方式的示例性電平檢測器電路400。示例性電平檢測器電路400旨在闡述而非限制本發(fā)明的實(shí)施方式。示例性電平檢測器電路400可以是上述圖2中的電平檢測器電路208的實(shí)施方式。如圖4所示，電平檢測器電路400接收動態(tài)節(jié)點(diǎn)202的電壓和邏輯高基準(zhǔn)電壓210作為輸入。電平檢測器電路產(chǎn)生輸出212。當(dāng)動態(tài)節(jié)點(diǎn)202的電壓低于邏輯高基準(zhǔn)電壓210時(shí)，輸出212為邏輯高，當(dāng)動態(tài)節(jié)點(diǎn)202的電壓高于邏輯高基準(zhǔn)電壓210時(shí)，其為邏輯低。
[0062]在操作中，當(dāng)ACPRE時(shí)鐘信號214有效時(shí)，示例性電平檢測器電路400提供用于比較動態(tài)節(jié)點(diǎn)202的電壓和邏輯高基準(zhǔn)電壓210的連續(xù)比較器。首先，當(dāng)ACPRE時(shí)鐘信號214無效時(shí)，通過電路400的下拉晶體管402將輸出212下拉接地。
[0063]然后，當(dāng)ACPRE時(shí)鐘信號214有效時(shí)，經(jīng)由晶體管418、422、410和412在供電節(jié)點(diǎn)426與輸出212之間建立路徑，并將輸出212拉至供電電壓電平。一旦將輸出212拉高，立即關(guān)閉晶體管418和422。這時(shí)，因?yàn)閯討B(tài)節(jié)點(diǎn)202的電壓仍然為低，所以晶體管408保持截止，防止輸出212放電至接地電壓。邏輯高基準(zhǔn)電壓210為高電壓，從而使晶體管406導(dǎo)通。經(jīng)由晶體管420、424、414、416、406和404在供電節(jié)點(diǎn)426和地428之間建立第一放電路徑。
[0064]隨著動態(tài)節(jié)點(diǎn)202的電壓升高進(jìn)而超過邏輯高基準(zhǔn)電壓210，經(jīng)由晶體管418、422、410、412、408和404在供電節(jié)點(diǎn)426和地428之間建立第二放電路徑。這使輸出212放電至接地電壓。
[0065]圖5示出了根據(jù)本發(fā)明實(shí)施方式的示例性的基于讀出放大器(SA)的觸發(fā)器500。示例性的基于SA的觸發(fā)器500旨在闡述而非限制本發(fā)明的實(shí)施方式。示例性的基于SA的觸發(fā)器500可以是上述圖2中的基于SA的觸發(fā)器240的實(shí)施方式。
[0066]如圖5所示，基于SA的觸發(fā)器50接收動態(tài)節(jié)點(diǎn)202的電壓和邏輯低基準(zhǔn)電壓238作為輸入?；赟A的觸發(fā)器500產(chǎn)生輸出242。當(dāng)動態(tài)節(jié)點(diǎn)202的電壓高于邏輯低基準(zhǔn)電壓238時(shí)，輸出242為邏輯高，當(dāng)動態(tài)節(jié)點(diǎn)202的電壓低于邏輯低基準(zhǔn)電壓238時(shí)，其為邏輯低。對于軌到軌振幅，動態(tài)節(jié)點(diǎn)202的電壓補(bǔ)充可替代邏輯低基準(zhǔn)電壓238。
[0067]圖6為根據(jù)本發(fā)明實(shí)施方式的動態(tài)電路操作方法的處理流程圖600。處理600可在動態(tài)電路中執(zhí)行，例如，示例性動態(tài)電路200和300，動態(tài)電路具有動態(tài)節(jié)點(diǎn)以及與動態(tài)節(jié)點(diǎn)耦接的下拉電路，并通過供電電壓供電。
[0068]如圖6所示，處理600開始于步驟602，其包括:以第一充電速率對動態(tài)節(jié)點(diǎn)進(jìn)行充電，其中，選擇第一充電速率使動態(tài)節(jié)點(diǎn)的電壓在預(yù)充電間隔內(nèi)達(dá)到邏輯高電壓。在實(shí)施方式中，使用第一充電電路(例如，充電電路204)和電平檢測器電路(例如，電平檢測電路208)執(zhí)行步驟602。在另一實(shí)施方式中，邏輯高電壓低于供電電壓，從而實(shí)現(xiàn)低擺幅動態(tài)電路。
[0069]然后，處理600前進(jìn)至步驟604，其包括:預(yù)充電間隔后以第二充電速率對動態(tài)節(jié)點(diǎn)進(jìn)行充電，其中，根據(jù)邏輯高電壓和/或下拉電路的漏電流選擇第二充電速率。在實(shí)施方式中，使用第二充電電路(諸如充電電路226)執(zhí)行步驟604。在另一實(shí)施方式中，預(yù)充電間隔后，再選擇第二充電速率將動態(tài)節(jié)點(diǎn)的電壓大致維持在邏輯高電壓。
[0070]通過功能性構(gòu)件對實(shí)施方式進(jìn)行了描述，這些功能性構(gòu)件對特定功能的實(shí)現(xiàn)及其關(guān)系進(jìn)行了闡述。為了便于描述，在本文中并未特意限定這些功能性構(gòu)件的邊界。只要當(dāng)特定功能及其關(guān)系得到適當(dāng)表現(xiàn)，才能限定另外的邊界。
[0071]【具體實(shí)施方式】的上述說明完全展現(xiàn)了本發(fā)明的一般性質(zhì)，從而其他人通過應(yīng)用本領(lǐng)域的知識在不需要過度的試驗(yàn)且沒有脫離本發(fā)明的一般概念情況下就能輕易修改和/或調(diào)整各種應(yīng)用，比如【具體實(shí)施方式】。因此，這些調(diào)整和修改旨在基于本文的學(xué)說和指導(dǎo)包含在本公開發(fā)明等同物的意思和范圍內(nèi)。應(yīng)理解的是，本文的詞組或術(shù)語是旨在描述并非限制，這樣，技術(shù)人員根據(jù)學(xué)說和指導(dǎo)應(yīng)理解本說明書的術(shù)語或詞組。
[0072]本發(fā)明實(shí)施方式的廣度和范圍不應(yīng)受上述任何示例性實(shí)施方式的限制，但是應(yīng)只能根據(jù)下面的權(quán)利要求書及其等同物的限定。
【權(quán)利要求】
1.一種動態(tài)電路，包括: 動態(tài)節(jié)點(diǎn)； 第一充電電路，被配置為在預(yù)充電間隔內(nèi)將供電節(jié)點(diǎn)耦接到所述動態(tài)節(jié)點(diǎn)；以及 電平檢測器電路，耦接至所述動態(tài)節(jié)點(diǎn)，所述電平檢測器電路被配置為監(jiān)測所述動態(tài)節(jié)點(diǎn)的電壓以及基于所述動態(tài)節(jié)點(diǎn)的所述電壓控制所述第一充電電路。
2.根據(jù)權(quán)利要求1所述的動態(tài)電路，其中，所述電平檢測器電路被配置為將所述動態(tài)節(jié)點(diǎn)的所述電壓與邏輯高基準(zhǔn)電壓進(jìn)行比較，并且，在所述動態(tài)節(jié)點(diǎn)的所述電壓超過所述邏輯高基準(zhǔn)電壓時(shí)，控制所述第一充電電路將所述供電節(jié)點(diǎn)從所述動態(tài)節(jié)點(diǎn)斷開。
3.根據(jù)權(quán)利要求2所述的動態(tài)電路，其中，所述邏輯高基準(zhǔn)電壓低于所述供電節(jié)點(diǎn)的供電電壓。
4.根據(jù)權(quán)利要求2所述的動態(tài)電路，還包括: 下拉邏輯電路，耦接至所述動態(tài)節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求4所述的動態(tài)電路，其中，在所述動態(tài)節(jié)點(diǎn)下降至邏輯低電壓以下時(shí)，增加所述下拉邏輯電路的下拉電阻。
6.根據(jù)權(quán)利要求4所述的動態(tài)電路，包括: 第二充電電路，被配置為在所述預(yù)充電間隔后將所述供電節(jié)點(diǎn)耦接到所述動態(tài)節(jié)點(diǎn)。
7.—種動態(tài)電路,包括: 動態(tài)節(jié)點(diǎn)； 第一充電電路，被配置為在預(yù)充電間隔內(nèi)將所述動態(tài)節(jié)點(diǎn)充電至邏輯高電壓； 下拉邏輯電路，耦接至所述動態(tài)節(jié)點(diǎn)；以及 第二充電電路，被配置為在所述預(yù)充電間隔后對所述動態(tài)節(jié)點(diǎn)進(jìn)行充電，其中，所述第二充電電路進(jìn)一步經(jīng)配置使得由所述第二充電電路向所述動態(tài)節(jié)點(diǎn)供給的電荷量響應(yīng)于所述邏輯高電壓。
8.根據(jù)權(quán)利要求7所述的動態(tài)電路，其中，所述第二充電電路進(jìn)一步經(jīng)配置使得由所述第二充電電路向所述動態(tài)節(jié)點(diǎn)供給的電荷量對所述動態(tài)節(jié)點(diǎn)處由于所述下拉邏輯電路的漏電流所導(dǎo)致的電壓降進(jìn)行補(bǔ)償。
9.根據(jù)權(quán)利要求7所述的動態(tài)電路，還包括: 電平檢測器電路，耦接至所述動態(tài)節(jié)點(diǎn)，其中，所述電平檢測器電路被配置為將所述動態(tài)節(jié)點(diǎn)的電壓和所述邏輯高電壓進(jìn)行比較，以及，所述電平檢測器電路被配置為在所述動態(tài)節(jié)點(diǎn)的電壓超過所述邏輯高基準(zhǔn)電壓時(shí)控制所述第一充電電路停止對所述動態(tài)節(jié)點(diǎn)進(jìn)行充電。
10.一種用于操作動態(tài)電路的方法，其中，該動態(tài)電路具有動態(tài)節(jié)點(diǎn)以及與該動態(tài)節(jié)點(diǎn)耦接的下拉電路，該動態(tài)電路由供電電壓供電，所述方法包括: 以第一充電速率對所述動態(tài)節(jié)點(diǎn)進(jìn)行充電，其中，選擇所述第一充電速率使得所述動態(tài)節(jié)點(diǎn)的電壓在預(yù)充電間隔內(nèi)達(dá)到邏輯高電壓；以及 在所述預(yù)充電間隔后以第二充電速率對所述動態(tài)節(jié)點(diǎn)進(jìn)行充電，其中，基于所述邏輯高壓和所述下拉電路的漏電流選擇所述第二充電速率。
【文檔編號】H03K19/00GK103684393SQ201310269765
【公開日】2014年3月26日 申請日期:2013年6月28日 優(yōu)先權(quán)日:2012年9月19日
【發(fā)明者】薩欽·喬希 申請人:美國博通公司