多頻率晶體振蕩電路的制作方法
【專利摘要】本發(fā)明公開了一種多頻率晶體振蕩電路，包括：數(shù)字控制電路，用于切換晶體振蕩的參數(shù)，來滿足不同頻率晶體振蕩的要求；與所述數(shù)字控制電路相連接的振幅控制電路，用于限制晶體兩端的電壓擺幅；與所述數(shù)字控制電路和振幅控制電路相連接的振蕩電路，用于使晶體產(chǎn)生振蕩；與所述振蕩電路相連接的放大電路，用于使輸出電壓達(dá)到滿擺幅振蕩，并且具有滿足設(shè)計(jì)要求的占空比。本發(fā)明能有效降低系統(tǒng)的功耗，振蕩電路可復(fù)用。
【專利說明】多頻率晶體振蕩電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種低功耗多頻率晶體振蕩電路。

【背景技術(shù)】
[0002] 實(shí)時(shí)時(shí)鐘在許多電子系統(tǒng)中被廣泛的應(yīng)用，實(shí)時(shí)時(shí)鐘作為系統(tǒng)的時(shí)間基準(zhǔn)，需要 滿足頻率穩(wěn)定性和低功耗的要求。
[0003] 在過去幾十年的時(shí)間里，晶體振蕩器因其具有的先天性的優(yōu)勢(shì)被廣泛的應(yīng)用于基 準(zhǔn)時(shí)鐘源。在科技飛躍發(fā)展的今天，電子系統(tǒng)逐步在向便攜式、低功耗、高穩(wěn)定性的方向發(fā) 展。傳統(tǒng)的晶振電路由于面積大、功耗大、可復(fù)用性低等缺點(diǎn)已不能滿足現(xiàn)今電子系統(tǒng)的要 求，因此如何設(shè)計(jì)出低功耗、高穩(wěn)定性、可復(fù)用的晶體振蕩電路是高性能電子系統(tǒng)需要解決 的基本問題。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明要解決的技術(shù)問題是提供一種多頻率晶體振蕩電路，能有效降低系統(tǒng)的功 耗，且振蕩電路可復(fù)用。
[0005] 為解決上述技術(shù)問題，本發(fā)明的多頻率晶體振蕩電路，包括：
[0006] -數(shù)字控制電路，用于切換晶體振蕩的參數(shù)，來滿足不同頻率晶體振蕩的要求；
[0007] 一振幅控制電路，與所述數(shù)字控制電路相連接，用于限制晶體兩端的電壓擺幅；
[0008] -振蕩電路，與所述數(shù)字控制電路和振幅控制電路相連接，用于使晶體產(chǎn)生振 蕩；
[0009] -放大電路，與所述晶體振蕩電路相連接，用于使輸出電壓達(dá)到滿擺幅振蕩，并且 具有滿足設(shè)計(jì)要求的占空比。
[0010] 本發(fā)明采用負(fù)反饋結(jié)構(gòu)限制振蕩電路兩端電壓擺幅，有效降低了系統(tǒng)的功耗，并 且同時(shí)保障了電路電流對(duì)電源電壓變化的不敏感性，進(jìn)而實(shí)現(xiàn)了高性能晶體振蕩電路的設(shè) 計(jì)目標(biāo)。
[0011] 本發(fā)明的晶體振蕩電路采用數(shù)字控制，通過對(duì)控制端高低電平的切換使得振蕩電 路滿足不同振蕩頻率對(duì)電路參數(shù)的要求，實(shí)現(xiàn)了振蕩電路的復(fù)用性；可有效降低用到多頻 率晶體振蕩電路的片上集成系統(tǒng)的面積與成本。

【專利附圖】

【附圖說明】
[0012] 下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明：
[0013] 圖1是皮爾斯振蕩電路及其等效電路圖；
[0014] 圖2是振幅檢測(cè)原理圖；
[0015] 圖3是所述多頻率晶體振蕩電路原理框圖；
[0016] 圖4是所述多頻率晶體振蕩電路一實(shí)施例原理圖。

【具體實(shí)施方式】
[0017] 圖la所示為皮爾斯振蕩電路結(jié)構(gòu)圖，其中的M0S晶體管M0作為放大單元，圖lb 為其交流等效電路圖。所述多頻率晶體振蕩電路采用皮爾斯振蕩電路結(jié)構(gòu)。根據(jù)巴克豪森 準(zhǔn)則可知電路振蕩的條件應(yīng)該滿足：
[0018] Zc+ZM=0 (1)
[0019] 進(jìn)一步求解可得到臨界跨導(dǎo)：
[0020] Gm= (Ci+02)2* (ω CT) 2/^02 (2)
[0021] 其中，表示乘號(hào)，，因?yàn)殡娐芬獫M足極低功耗的要求，所以要 求器件工作在亞閾值區(qū)，此時(shí)漏端電流與各端電壓有以下關(guān)系：
[0022] Id=sISOevg/nVT(e-vs/VT-e- VD/VT) (3)
[0023] 其中Ve、VD和Vs為M0S晶體管M0各端點(diǎn)與襯底間的電壓，s為器件的寬長(zhǎng)比，I SQ 和η為工藝相關(guān)參數(shù)，VT=kT/q。由此不難推算出跨導(dǎo)：
[0024] gm=Id/nVT (4)
[0025] 可以看出亞閾值區(qū)域跨導(dǎo)與偏置電流成線性關(guān)系，結(jié)合式2可以很方便的算出臨 界電流。
[0026] 經(jīng)過對(duì)圖1電路作進(jìn)一步分析，可以看出因?yàn)榇嬖诜蔷€性的作用，M0S晶體管M0的 漏源電流包含有諧波分量；由于晶體的Q值很大，Q1點(diǎn)的反饋電壓，即M0S晶體管M0的柵 電壓可以近似看成是正弦波，即
[0027] VfVViCOS ( ω t)。
[0028] 振幅Vi與臨界電流Id(l和偏置電流Idb存在以下關(guān)系：
[0029]

【權(quán)利要求】
1. 一種多頻率晶體振蕩電路，其特征在于，包括： 一數(shù)字控制電路，用于切換晶體振蕩的參數(shù)，來滿足不同頻率晶體振蕩的要求； 一振幅控制電路，與所述數(shù)字控制電路相連接，用于限制晶體兩端的電壓擺幅； 一振蕩電路，與所述數(shù)字控制電路和振幅控制電路相連接，用于使晶體產(chǎn)生振蕩； 一放大電路，與所述振蕩電路相連接，用于使輸出電壓達(dá)到滿擺幅振蕩，并且具有滿足 設(shè)計(jì)要求的占空比。
2. 如權(quán)利要求1所述的多頻率晶體振蕩電路，其特征在于：所述振蕩電路的工作電流 由振幅控制電路提供，而工作電流的大小由所述振幅控制電路，與其所串電阻以及振蕩電 路共同決定。
3. 如權(quán)利要求1所述的多頻率晶體振蕩電路，其特征在于：所述多頻率晶體振蕩電路 根據(jù)所選晶體的頻率在數(shù)字控制電路選擇合適檔位，開始上電后，所述振蕩電路輸出為零， 振幅控制電路輸出設(shè)定的最大電流，振蕩電路迅速起振；隨著振幅逐漸增大，振幅控制電路 隨之降低輸出電流，當(dāng)振幅達(dá)到設(shè)定值時(shí)，振幅控制電路的輸出電流不再降低，所述多頻率 晶體振蕩電路維持在該狀態(tài)，振幅保持不變，輸出信號(hào)經(jīng)放大電路放大后輸出。
4. 如權(quán)利要求1所述的多頻率晶體振蕩電路，其特征在于：所述振蕩電路具有一振幅 檢測(cè)電路；該振幅檢測(cè)電路包括第一 NMOS晶體管，該第一 NMOS晶體管的漏極與一電流源 的一端、第一電阻的一端和第九電容的一端相連接；所述電流源的另一端連接電源電壓端； 第一電阻的另一端與第八電容的一端相連接并作為振幅檢測(cè)電路的輸入端，第八電容的另 一端與第一 NMOS晶體管的柵極相連接，第一 NMOS晶體管的源極與第九電容的另一端接地。
5. 如權(quán)利要求1所述的多頻率晶體振蕩電路，其特征在于： 所述數(shù)字控制電路由第八NMOS晶體管、第九NMOS晶體管、第i^一 NMOS晶體管、第十三 NMOS晶體管、第十四NMOS晶體管和第十五NMOS晶體管組成。 第八NMOS晶體管的柵極與第一數(shù)字控制端相連接，第十五NMOS晶體管的柵極與第二 數(shù)字控制端相連接；第八NMOS晶體管的漏極與第十五NMOS晶體管的漏極相連接； 第九NMOS晶體管的柵極與第一數(shù)字控制端相連接，第十一 NMOS晶體管的柵極與第二 數(shù)字控制端相連接；第九NMOS晶體管的漏極與第十一 NMOS晶體管的漏極相連接； 第一數(shù)字控制端與第一反相器的輸入端相連接，第十三NMOS晶體管M13的柵極與第一 反相器的反相輸出端相連接；第二數(shù)字控制端與第二反相器的輸入端相連接，第十四NMOS 晶體管的柵極與第二反相器的反相輸出端相連接；第十三NMOS晶體管的漏極與第十四 NMOS晶體管的漏極與電源電壓端相連接； 所述振幅控制電路由第三NMOS晶體管、第四NMOS晶體管和第十NMOS晶體管組成； 第三NMOS晶體管和第十NMOS晶體管的柵極與第二電阻的一端和第三電容的一端相連 接，第三電容的另一端接地；第二電阻的另一端與晶體的電壓輸入端相連接；第三NMOS晶 體管和第十NMOS晶體管的源極與第三電阻的一端相連接，第三電阻的另一端接地； 第四NMOS晶體管的柵極和源極與所述數(shù)字控制電路中的第九NMOS晶體管和第十一 NMOS晶體管的漏極相連接； 所述振蕩電路由第十六NMOS晶體管、第二NMOS晶體管、第七NMOS晶體管M7和第十二 NMOS晶體管組成； 第十六NMOS晶體管和第七NMOS晶體管的柵極與晶體的電壓輸入端相連接；第七NMOS 晶體管和第十六NMOS晶體管的源極接地；第七NMOS晶體管的漏極與所述數(shù)字控制電路中 的第八NM0S晶體管的源極相連接；第十六NM0S晶體管的漏極與所述數(shù)字控制電路中的第 十五NMOS晶體管的源極相連接； 第十二NMOS晶體管和第二NMOS晶體管的柵極與所述數(shù)字控制電路中的第九NMOS晶 體管和第^^一 NMOS晶體管的漏極相連接；第十二NMOS晶體管和第二NMOS晶體管的源極與 所述數(shù)字控制電路中的第八NMOS晶體管和第十五NMOS晶體管的漏極相連接；第十二NMOS 晶體管的漏極與所述數(shù)字控制電路中的第十三NMOS晶體管的源極相連接；第二NMOS晶體 管的漏極與所述數(shù)字控制電路中的第十四NMOS晶體管的源極相連接； 所述放大電路由第五NMOS晶體管和第六NMOS晶體管組成； 第五NMOS晶體管的柵極與所述數(shù)字控制電路中的第九NMOS晶體管和第i^一 NMOS晶 體管的漏極相連接；第五NMOS晶體管的漏極與電源電壓端相連接；第五NMOS晶體管的源 極與第六NMOS晶體管的漏極相連接，該連接的節(jié)點(diǎn)作為所述多頻率晶體振蕩電路的電壓 輸出端；第六NMOS晶體管的柵極與晶體的電壓輸入端相連接，第六NMOS晶體管的源極接 地； 晶體的電壓輸入端和電壓輸出端之間連接一第四電阻；晶體的電壓輸入端與地之間連 接一第五電容；晶體的電壓輸出端與地之間連接一第四電容。
【文檔編號(hào)】H03B5/08GK104218892SQ201310223317
【公開日】2014年12月17日 申請(qǐng)日期:2013年6月5日 優(yōu)先權(quán)日:2013年6月5日
【發(fā)明者】李云艷, 王旭, 楊光華 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司