低噪聲放大器的制造方法
【專利摘要】本發(fā)明公開了一種低噪聲放大器，包括：級聯(lián)的第一級放大電路和第二級放大電路，第一級偏置電路，第二級偏置電路，輸出阻抗匹配電路。第一級放大電路包括共源極連接的第一NMOS管，第一NMOS管的漏極和電源電壓之間串聯(lián)有第一電阻和第一電感，第二級放大電路包括共源共柵CMOS放大器。本發(fā)明通過兩級放大電路的級聯(lián)，能夠大大提高電路的增益性能和噪聲性能；第一級放大電路的漏端的第一電感負(fù)載，能使第一級放大電路的負(fù)載端總阻抗在一個(gè)較寬的頻率范圍內(nèi)保持大致不變，能使整個(gè)電路的高頻增益提高且穩(wěn)定；第二級放大電路采用共源共柵放大器能使得整個(gè)低噪聲放大器同時(shí)獲得較佳的噪聲性能和增益性能。
【專利說明】低噪聲放大器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種低噪聲放大器。

【背景技術(shù)】
[0002] 現(xiàn)有技術(shù)中，一般采用射頻CMOS工藝設(shè)計(jì)的低噪聲放大器，如圖1所示，為現(xiàn)有采 用射頻CMOS工藝設(shè)計(jì)的低噪聲放大器的結(jié)構(gòu)圖，NM0S管M101和NM0S管M102組成源極反 饋型的共源共柵放大電路，電阻R101、電阻Rb和NM0S管M103為NM0S管M101提供偏置電 壓，其中NM0S管M103和NM0S管M101呈電流鏡像結(jié)構(gòu)并實(shí)現(xiàn)對NM0S管M101的偏置。MN0S 管M101的源極通過反饋電感Ls接地，反饋電感Ls和NM0S管M101的柵源電容Cgsl之間 形成輸入諧振網(wǎng)絡(luò)，并得到一個(gè)實(shí)阻抗以實(shí)現(xiàn)輸入阻抗的匹配。電感Lg為輸入調(diào)諧提供進(jìn) 一步的調(diào)整電感。輸入信號Vin通過信號源電阻Rs、隔直電容Cb和電感Lg輸入到NM0S管 M101的柵極。NM0S管M102的柵極直接通過電源電壓VDD偏置，實(shí)現(xiàn)共柵極結(jié)構(gòu)；NM0S管 M102的漏極和電源電壓VDD之間連接扼流電感Ld，電容C101連接于NM0S管M102的漏極 和地之間，NM0S管M102的漏極輸出輸出信號V0UT。如圖1所示的現(xiàn)有低噪聲放大器需要 在NM0S管M101的源極設(shè)置反饋電感，且無法實(shí)現(xiàn)增益的進(jìn)一步提高。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明所要解決的技術(shù)問題是提供一種低噪聲放大器，能提高電路的增益，能獲 得較佳的增益性能和噪聲性能。
[0004] 為解決上述技術(shù)問題，本發(fā)明提供的低噪聲放大器包括：級聯(lián)的第一級放大電路 和第二級放大電路，第一級偏置電路，第二級偏置電路，輸出阻抗匹配電路。
[0005] 所述第一級放大電路包括共源極連接的第一 NM0S管，所述第一 NM0S管的源極接 地，所述第一 NM0S管的漏極和電源電壓之間串聯(lián)有第一電阻和第一電感，所述第一級偏置 電路提供第一偏置電壓到所述第一 NM0S管的柵極，所述第一 NM0S管的柵極為所述第一級 放大電路的輸入端，所述第一 NM0S管的漏極作為所述第一級放大電路的輸出端；輸入信號 連接到所述第一級放大電路的輸入端，所述第一級放大電路的輸出端和所述第二級放大電 路的輸入端連接，所述第二級放大電路的輸出端連接所述輸出阻抗匹配電路，所述輸出阻 抗匹配電路輸出輸出信號。
[0006] 所述第二級放大電路包括共源共柵CMOS放大器，所述第二級偏置電路為所述共 源共柵CMOS放大器的共源CMOS放大器提供第二偏置電壓，所述共源共柵CMOS放大器的輸 出端和電源電壓之間連接有第二級扼流電感，所述共源共柵CMOS放大器的自偏置電路為 所述共源共柵CMOS放大器的共柵CMOS放大器提供第三偏置電壓。
[0007] 進(jìn)一步的改進(jìn)是，所述第二級放大電路的共源共柵CMOS放大器包括第四NM0S管 和第五NM0S管，所述第四NM0S管為共源CMOS放大器，所述第五NM0S管為共柵CMOS放大 器；所述第四NM0S管的源極接地，所述第四NM0S管的柵極作為所述第二級放大電路的輸入 端，所述第四NM0S管的漏極連接所述第五NM0S管的源極。所述第五NM0S管的漏極作為所 述第二級放大電路的輸出端，所述第二級扼流電感連接于所述第五NMOS管的漏極和電源 電壓之間；第六電阻、第七電阻和第一電容組成自偏置電路為所述第五NM0S管的柵極提供 第三偏置電壓，所述第六電阻連接于所述第五NM0S管的柵極和電源電壓之間，所述第七電 阻和所述第一電容串聯(lián)于所述第五NM0S管的柵極和電源電壓之間。
[0008] 進(jìn)一步的改進(jìn)是，所述第一級偏置電路包括：第二電阻、第三電阻和第二NM0S管， 所述第二NM0S管的源極接地，所述第二NM0S管的柵極和所述第一 NM0S管的柵極之間連接 所述第三電阻，所述第二NM0S管的漏極和電源電壓之間連接所述第二電阻，所述第二NM0S 管的柵極和漏極連接。所述第二級偏置電路包括：第四電阻、第五電阻和第三NM0S管，所述 第三NM0S管的源極接地，所述第三NM0S的柵極和所述共源共柵CMOS放大器的共源CMOS 放大器的柵極之間連接所述第五電阻，所述第三NM0S管的漏極和電源電壓之間連接所述 第四電阻，所述第三NM0S管的柵極和漏極連接。
[0009] 進(jìn)一步的改進(jìn)是，所述輸出阻抗匹配電路包括第四電容和第五電容，所述第四電 容連于所述第二級放大電路的輸出端和電源電壓之間，所述第五電容的第一端連接所述第 二級放大電路的輸出端，所述第五電容的第二端輸出所述輸出信號。
[0010] 進(jìn)一步的改進(jìn)是，第二電容和所述第一級放大電路的輸入端相連接，所述輸入信 號通過所述第二電容隔直后輸入到所述第一級放大電路的輸入端。
[0011] 進(jìn)一步的改進(jìn)是，所述第一級放大電路的輸出端和所述第二級放大電路的輸入端 之間連接有作為隔直用的第三電容。
[0012] 本發(fā)明能取得如下有益效果：
[0013] 1、本發(fā)明通過兩級放大電路的級聯(lián)，能夠大大增加整個(gè)低噪聲放大器的增益，提 高電路的增益性能。
[0014] 2、本發(fā)明第一級放大電路采用共源極連接的第一 NM0S管，且在第一 NM0S管的漏 端連接有第一電感負(fù)載，電感的阻抗會隨著頻率的增加而增加，從而能夠補(bǔ)償?shù)谝?NM0S管 的漏端的寄生電容的阻抗在頻率增加時(shí)的減少值，從而能使第一級放大電路的負(fù)載端總阻 抗在一個(gè)較寬的頻率范圍內(nèi)保持大致不變，從而能使整個(gè)電路的高頻增益提高且穩(wěn)定。本 發(fā)明的第二級放大電路采用共源共柵放大器能使得整個(gè)低噪聲放大器同時(shí)獲得較佳的噪 聲性能和增益性能。
[0015] 3、本發(fā)明的輸入信號端并不需要設(shè)置反饋電感來實(shí)現(xiàn)輸入阻抗匹配，成本較低。

【專利附圖】

【附圖說明】
[0016] 下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明：
[0017] 圖1是現(xiàn)有低噪聲放大器結(jié)構(gòu)圖；
[0018] 圖2是本發(fā)明實(shí)施例低噪聲放大器結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0019] 如圖2所不，是本發(fā)明實(shí)施例低噪聲放大器結(jié)構(gòu)圖。本發(fā)明實(shí)施例低噪聲放大器 包括：級聯(lián)的第一級放大電路2和第二級放大電路4,第一級偏置電路1，第二級偏置電路 3,輸出阻抗匹配電路5。
[0020] 所述第一級放大電路2包括共源極連接的第一 NM0S管Ml，所述第一 NM0S管Ml的 源極接地Gnd，所述第一 NMOS管Ml的漏極和電源電壓Vdd之間串聯(lián)有第一電阻R1和第一 電感L1，所述第一級偏置電路1提供第一偏置電壓到所述第一 NMOS管Ml的柵極，所述第 一 NMOS管Ml的柵極為所述第一級放大電路2的輸入端，所述第一 NMOS管Ml的漏極作為 所述第一級放大電路2的輸出端；輸入信號Vin連接到所述第一級放大電路2的輸入端，所 述第一級放大電路2的輸出端和所述第二級放大電路4的輸入端連接，所述第二級放大電 路4的輸出端連接所述輸出阻抗匹配電路5,所述輸出阻抗匹配電路5輸出輸出信號Vout。
[0021] 本發(fā)明實(shí)施例中，所述第一級放大電路2是高頻放大器結(jié)構(gòu)，能在高頻條件下保 持較大增益。首先我們知道純電阻性負(fù)載共源放大器的增益正比于M0S管跨導(dǎo)與負(fù)載電阻 的乘積。當(dāng)加入一個(gè)電容如M0S管的寄生電容負(fù)載時(shí)，隨著頻率的增加增益最終會下降，這 是因?yàn)殡娙葑杩箷p小的緣故。加入一個(gè)電感與負(fù)載電阻串聯(lián)提供了一個(gè)阻抗隨頻率增加 的元件，這有助于補(bǔ)償電容阻抗的減小，從而比起原先未加入電感負(fù)載的RC網(wǎng)絡(luò)來可以使 總的阻抗在一個(gè)較寬的頻率范圍內(nèi)保持大致不變。
[0022] 所述第一級偏置電路1包括：第二電阻R2、第三電阻R3和第二NM0S管M2,所述第 二NM0S管M2的源極接地Gnd，所述第二NM0S管M2的柵極和所述第一 NM0S管Ml的柵極之 間連接所述第三電阻R3，所述第二NM0S管M2的漏極和電源電壓Vdd之間連接所述第二電 阻R2,所述第二NM0S管M2的柵極和漏極連接。所述第二NM0S管M2和所述第一 NM0S管 Ml形成電流鏡像關(guān)系，通過所述第二電阻R2和所述第三電阻R3的分壓得到所述第二NM0S 管M2和所述第一 NMOS管Ml的偏置電壓。
[0023] 所述第二級放大電路4包括共源共柵CMOS放大器，所述第二級偏置電路3為所述 共源共柵CMOS放大器的共源CMOS放大器提供第二偏置電壓，所述共源共柵CMOS放大器的 輸出端和電源電壓Vdd之間連接有第二級扼流電感L2,所述共源共柵CMOS放大器的自偏置 電路為所述共源共柵CMOS放大器的共柵CMOS放大器提供第三偏置電壓。
[0024] 所述第二級放大電路4的共源共柵CMOS放大器包括第四NM0S管M4和第五NM0S 管M5,所述第四NMOS管M4為共源CMOS放大器，所述第五NMOS管M5為共柵CMOS放大器。 所述第四NM0S管M4的源極接地Gnd，所述第四NM0S管M4的柵極作為所述第二級放大電路 4的輸入端，所述第四NM0S管M4的漏極連接所述第五NM0S管M5的源極。所述第五NM0S 管M5的漏極作為所述第二級放大電路4的輸出端，所述第二級扼流電感L2連接于所述第 五NM0S管M5的漏極和電源電壓Vdd之間。第六電阻R6、第七電阻R7和第一電容C1組成 自偏置電路為所述第五NM0S管M5的柵極提供第三偏置電壓，所述第六電阻R6連接于所述 第五NM0S管M5的柵極和電源電壓Vdd之間，所述第七電阻R7和所述第一電容C1串聯(lián)于 所述第五NM0S管M5的柵極和電源電壓Vdd之間。本發(fā)明實(shí)施例的共源共柵CMOS放大器 能為低噪聲放大器提供較高的增益。
[0025] 所述第二級偏置電路3包括：第四電阻R4、第五電阻R5和第三NM0S管M3,所述第 三NM0S管M3的源極接地Gnd，所述第三NM0S的柵極和所述共源共柵CMOS放大器的共源 CMOS放大器的柵極之間連接所述第五電阻R5,所述第三NM0S管M3的漏極和電源電壓Vdd 之間連接所述第四電阻R4,所述第三NMOS管M3的柵極和漏極連接。所述第三NMOS管M3 和所述第四NM0S管M4形成電流鏡像關(guān)系，通過所述第四電阻R4和所述第五電阻R5的分 壓得到所述第四NM0S管M5和所述第三NM0S管M3的偏置電壓。
[0026] 所述輸出阻抗匹配電路5包括第四電容C4和第五電容C5,所述第四電容C4連于 所述第二級放大電路4的輸出端和電源電壓Vdd之間，所述第五電容C5的第一端連接所述 第二級放大電路4的輸出端，所述第五電容C5的第二端輸出所述輸出信號Vout。所述輸出 阻抗匹配電路5的阻抗匹配的目標(biāo)值是50歐姆。
[0027] 第二電容C2和所述第一級放大電路2的輸入端相連接，所述輸入信號Vin通過所 述第二電容C2隔直后輸入到所述第一級放大電路2的輸入端。
[0028] 所述第一級放大電路2的輸出端和所述第二級放大電路4的輸入端之間連接有作 為隔直用的第三電容C3。
[0029] 通過對本發(fā)明實(shí)施例電路進(jìn)行仿真可知，本發(fā)明實(shí)施例低噪聲放大器能夠同時(shí)獲 得較佳的噪聲性能和增益性能。
[0030] 以上通過具體實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng) 視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種低噪聲放大器，其特征在于：低噪聲放大器包括：級聯(lián)的第一級放大電路和第 二級放大電路，第一級偏置電路，第二級偏置電路，輸出阻抗匹配電路； 所述第一級放大電路包括共源極連接的第一 NMOS管，所述第一 NMOS管的源極接地，所 述第一 NMOS管的漏極和電源電壓之間串聯(lián)有第一電阻和第一電感，所述第一級偏置電路 提供第一偏置電壓到所述第一 NMOS管的柵極，所述第一 NMOS管的柵極為所述第一級放大 電路的輸入端，所述第一 NMOS管的漏極作為所述第一級放大電路的輸出端；輸入信號連接 到所述第一級放大電路的輸入端，所述第一級放大電路的輸出端和所述第二級放大電路的 輸入端連接，所述第二級放大電路的輸出端連接所述輸出阻抗匹配電路，所述輸出阻抗匹 配電路輸出輸出信號； 所述第二級放大電路包括共源共柵CMOS放大器，所述第二級偏置電路為所述共源共 柵CMOS放大器的共源CMOS放大器提供第二偏置電壓，所述共源共柵CMOS放大器的輸出端 和電源電壓之間連接有第二級扼流電感，所述共源共柵CMOS放大器的自偏置電路為所述 共源共柵CMOS放大器的共柵CMOS放大器提供第三偏置電壓。
2. 如權(quán)利要求1所述的低噪聲放大器，其特征在于：所述第二級放大電路的共源共柵 CMOS放大器包括第四NMOS管和第五NMOS管，所述第四NMOS管為共源CMOS放大器，所述第 五NMOS管為共柵CMOS放大器；所述第四NMOS管的源極接地，所述第四NMOS管的柵極作為 所述第二級放大電路的輸入端，所述第四NMOS管的漏極連接所述第五NMOS管的源極； 所述第五NMOS管的漏極作為所述第二級放大電路的輸出端，所述第二級扼流電感連 接于所述第五NMOS管的漏極和電源電壓之間；第六電阻、第七電阻和第一電容組成自偏置 電路為所述第五NMOS管的柵極提供第三偏置電壓，所述第六電阻連接于所述第五NMOS管 的柵極和電源電壓之間，所述第七電阻和所述第一電容串聯(lián)于所述第五NMOS管的柵極和 電源電壓之間。
3. 如權(quán)利要求1或2所述的低噪聲放大器，其特征在于： 所述第一級偏置電路包括：第二電阻、第三電阻和第二NMOS管，所述第二NMOS管的源 極接地，所述第二NMOS管的柵極和所述第一 NMOS管的柵極之間連接所述第三電阻，所述 第二NMOS管的漏極和電源電壓之間連接所述第二電阻，所述第二NMOS管的柵極和漏極連 接； 所述第二級偏置電路包括：第四電阻、第五電阻和第三NMOS管，所述第三NMOS管的源 極接地，所述第三NMOS的柵極和所述共源共柵CMOS放大器的共源CMOS放大器的柵極之間 連接所述第五電阻，所述第三NMOS管的漏極和電源電壓之間連接所述第四電阻，所述第三 NMOS管的柵極和漏極連接。
4. 如權(quán)利要求1所述的低噪聲放大器，其特征在于：所述輸出阻抗匹配電路包括第四 電容和第五電容，所述第四電容連于所述第二級放大電路的輸出端和電源電壓之間，所述 第五電容的第一端連接所述第二級放大電路的輸出端，所述第五電容的第二端輸出所述輸 出信號。
5. 如權(quán)利要求1所述的低噪聲放大器，其特征在于：第二電容和所述第一級放大電路 的輸入端相連接，所述輸入信號通過所述第二電容隔直后輸入到所述第一級放大電路的輸 入端。
6. 如權(quán)利要求1所述的低噪聲放大器，其特征在于：所述第一級放大電路的輸出端和
【文檔編號】H03F1/26GK104158497SQ201310177992
【公開日】2014年11月19日 申請日期:2013年5月14日 優(yōu)先權(quán)日:2013年5月14日
【發(fā)明者】朱紅衛(wèi), 唐敏, 劉國軍, 趙郁煒 申請人:上海華虹宏力半導(dǎo)體制造有限公司