專利名稱：低噪聲放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低噪聲放大器。
背景技術(shù)：
低噪聲放大器(Low-Noise Amplifier, LNA)作為射頻前端的關(guān)鍵模塊，其性能對 整個系統(tǒng)起著決定性的作用。低噪聲放大器要求具有較低噪聲的同時又能提供一定的增 益，從而來抑制混頻器等后續(xù)模塊的噪聲。描述低噪聲放大器的性能的主要參數(shù)有電壓增益、輸入損耗、輸出損耗、反向隔 離度、線性度和噪聲。由于這些參數(shù)是相互關(guān)聯(lián)、相互制約的，因此采用何種折衷方案來提 高低噪聲放大器的整體性能成了設(shè)計的主要難點。最近幾年來，帶源極電感負(fù)反饋的共源 共柵結(jié)構(gòu)成為了大多數(shù)低噪聲放大器的選擇，這種結(jié)構(gòu)綜合性能較好，其典型的指標(biāo)為增 益15dB，噪聲系數(shù)3dB，輸入輸出匹配都小于-10dB。請參見圖1，圖1是一種現(xiàn)有技術(shù)的低噪聲放大器的電路結(jié)構(gòu)示意圖。所述低噪聲 放大器包括第一晶體管M'工、第二晶體管M' 2和第三晶體管M' 3。所述第一晶體管M'工 和所述低噪聲放大器的信號輸入端V' in之間連接有輸入阻抗電路。所述輸入阻抗電路包 括電感L' g、電感L' s和電容C' in。所述第二晶體管M' 2的源極連接所述第一晶體管 M'工漏極，所述第二晶體管M' 2的漏極經(jīng)負(fù)載電感L' (1連接電源VDD，所述第二晶體管 M' 2的柵極連接所述電源VDD。所述第二晶體管M' 2的漏極和所述低噪聲放大器的信號 輸出端V'。ut之間連接有輸出匹配電路。所述輸出匹配電路包括電容C' d和電容C'。ut。 所述第三晶體管M' 3的源極接地，所述第三晶體管M' 3的柵極經(jīng)偏置電阻R' bl連接所 述第一晶體管M'工的柵極，所述第三晶體管M' 3的漏極經(jīng)另一偏置電阻R'㈣連接所述 電源VDD。近幾年來，隨著藍(lán)牙技術(shù)的發(fā)展，出現(xiàn)了越來越多的藍(lán)牙方案，有單芯片方案，也 有多芯片方案。對于多芯片方案，射頻前端模塊的需求也越來越多。在藍(lán)牙應(yīng)用中，對系統(tǒng) 的靈敏度要求較高，這就要求第一級的低噪聲放大器能夠提供較高的增益來抑制后續(xù)模塊 的噪聲。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種高增益的低噪聲放大器。—種低噪聲放大器，包括串聯(lián)耦接的第一晶體管和第二晶體管，所述低噪聲放大 器還包括偏置電路，用于向所述第一晶體管和第二晶體管提供偏置電壓；耦合電路，用于 將經(jīng)過所述第一晶體管的射頻信號耦合到所述第二晶體管；高頻阻抗電路，用于將經(jīng)過所 述第二晶體管的直流電流提供給所述第一晶體管且阻止射頻信號經(jīng)過所述高頻阻抗電路。本發(fā)明優(yōu)選的一種技術(shù)方案，所述耦合電路包括耦合電容所述耦合電容連接在所 述第一晶體管的漏極和第二晶體管的柵極之間。本發(fā)明優(yōu)選的一種技術(shù)方案，所述高頻阻抗電路包括第一電感，所述第一電感連接于所述第一晶體管的漏極和所述第二晶體管的源極之間。本發(fā)明優(yōu)選的一種技術(shù)方案，所述低噪聲放大器還包括信號輸入端和輸入阻抗電 路，所述輸入阻抗電路連接于所述信號輸入端和所述第一晶體管之間。本發(fā)明優(yōu)選的一種技術(shù)方案，所述輸入阻抗電路包括第二電感、第三電感、第一電 容，所述第一晶體管的源極經(jīng)由所述第二電感接地，所述第一晶體管的柵極經(jīng)所述第一電 容和所述第三電感連接所述低噪聲放大器的信號輸入端，所述第一晶體管的漏極經(jīng)所述高 頻阻抗電路連接所述第二晶體管的源極。本發(fā)明優(yōu)選的一種技術(shù)方案，所述低噪聲放大器還包旁路電容，所述旁路電容連 接于所述第二晶體管的源極和地之間。本發(fā)明優(yōu)選的一種技術(shù)方案，所述低噪聲放大器還包負(fù)載電感，所述第二晶體管的 源極經(jīng)所述高頻阻抗電路連接所述第一晶體管的漏極，所述第二晶體管的柵極經(jīng)所述耦合電 路連接所述第一晶體管的漏極，所述第二晶體管的漏極經(jīng)所述負(fù)載電感連接直流電源。本發(fā)明優(yōu)選的一種技術(shù)方案，所述低噪聲放大器還包括信號輸出端和輸出匹配電 路，所述輸出匹配電路連接于所述信號輸出端和所述第二晶體管之間。本發(fā)明優(yōu)選的一種技術(shù)方案，所述輸出匹配電路包括第二電容、第三電容，所述第 二晶體管的漏極經(jīng)所述第二電容連接所述信號輸出端，所述第三電容連接于所述第二晶體 管的漏極和地之間。本發(fā)明優(yōu)選的一種技術(shù)方案，所述偏置電路包括串接在直流電源和地之間的第三 晶體管、第四晶體管和第一偏置電阻。本發(fā)明優(yōu)選的一種技術(shù)方案，所述偏置電路還包括第二偏置電阻和第三偏置電 阻，所述第三晶體管的漏極經(jīng)所述第一偏置電阻連接所述直流電源，所述第三晶體管的漏 極連接所述第三晶體管的柵極，所述第三晶體管的柵極經(jīng)由所述第二偏置電阻連接所述第 二晶體管的柵極，所述第三晶體管的源極連接所述第四晶體管的漏極。本發(fā)明優(yōu)選的一種技術(shù)方案，所述第四晶體管的源極接地，所述第四晶體管的柵 極經(jīng)由所述第三偏置電阻連接所述第一晶體管的柵極，所述第四晶體管的柵極連接所述第 四晶體管的漏極。與現(xiàn)有技術(shù)相比，本發(fā)明的低噪聲放大器的第一晶體管和第二晶體管之間連接有 耦合電路和高頻阻抗電路。所述耦合電路把射頻信號耦合到所述第二晶體管，所述高頻阻 抗電路阻止射頻信號經(jīng)過所述高頻阻抗電路，而直流電流可以流過所述高頻阻抗電路，再 提供給所述第一晶體管，這樣就實現(xiàn)了電流復(fù)用，節(jié)省了功耗。本發(fā)明的高增益低噪聲放大 器是堆疊式結(jié)構(gòu)，在增益、噪聲和功耗等方面有較好的折衷。


圖1是一種現(xiàn)有技術(shù)的低噪聲放大器的電路結(jié)構(gòu)示意圖。圖2是本發(fā)明的低噪聲放大器的電路結(jié)構(gòu)示意圖。圖3是本發(fā)明的低噪聲放大器與現(xiàn)有技術(shù)的低噪聲放大器的性能參數(shù)比對表。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖對本發(fā)明作進(jìn)一步
4的詳細(xì)描述。請參閱圖2，圖2是本發(fā)明的低噪聲放大器的電路結(jié)構(gòu)示意圖。所述低噪聲放大器 包括第一晶體管M1、第二晶體管M2、偏置電路、輸入阻抗電路、輸出匹配電路、耦合電路、高 頻阻抗電路和負(fù)載電感Ld。所述第一、第二晶體管MpM2串聯(lián)耦接。優(yōu)選的，所述第一晶體 管M1和所述第二晶體管M2為MOS晶體管，所述第一晶體管M1的寬長比是400um/0. 18um,所 述第二晶體管M2的寬長比是80um/0. 18um。所述偏置電路用于向所述第一晶體管M1和所述第二晶體管M2提供偏置電壓。所 述耦合電路連接于所述第一晶體管M1和所述第二晶體管M2之間，用于將經(jīng)過所述第一晶體 管虬的射頻信號耦合到所述第二晶體管M2。所述高頻阻抗電路連接于所述第一晶體管M1 和第二晶體管M2之間，用于將經(jīng)過所述第二晶體管M2的直流電流提供給所述第一晶體管M1 且阻止射頻信號經(jīng)過所述高頻阻抗電路。優(yōu)選的，所述耦合電路為耦合電容C1，所述耦合電 容(^的電容值為8. 455pF，所述高頻阻抗電路為一電感，定義該電感為第一電感L1,所述第 一電感L1的電感值為10. 88nH。所述第二晶體管M2的源極經(jīng)所述第一電感L1連接所述第一晶體管M1的漏極。所 述第二晶體管M2的柵極經(jīng)所述耦合電容(^連接所述第一晶體管M1的漏極，所述第二晶體 管M2的漏極經(jīng)負(fù)載電感Ld連接直流電源VDD。所述第二晶體管M2的源極和地之間連接旁 路電容C2，用于消除高頻信號的影響。優(yōu)選的，所述負(fù)載電感Ld的電感值為5. 784nH，所述 旁路電容C2的電容值為5. 125pF。所述輸入阻抗電路連接于所述低噪聲放大器的信號輸入端Vin和所述第一晶體管 M1之間。所述輸入阻抗電路包括第二電感Ls、第三電感Lg和第一電容Cin。所述第一晶體管 M1的源極經(jīng)由所述第二電感Ls接地。所述第一晶體管M1的柵極經(jīng)所述第一電容Cin和所述 第三電感Lg連接所述低噪聲放大器的信號輸入端Vin。所述第一晶體管M1的漏極經(jīng)所述第 一電感L1連接所述第二晶體管M2的源極。所述第二電感Ls、所述第三電感Lg、所述第一電 容Cin和所述第一晶體管M1的柵源寄生電容Cgsl提供了所述低噪聲放大器的輸入阻抗。所 述第二電感Ls是源極負(fù)反饋電感。優(yōu)選的，所述第一電容Cin的電容值為0.768pF，所述第 二電感Ls的電感值為0. 666nH,所述第三電感Lg的電感值為6. 054nH。當(dāng)所述第一晶體管M1工作時，所述第二電感Ls、所述第三電感Lg提供了工作在 2. 4GHz處的輸入匹配，輸入阻抗如下Zin=LgS + -^- + ^其中，gffll是所述第一晶體管M1的跨導(dǎo)，Cgsl是所述第一晶體管M1的柵源電容。所述輸出匹配電路連接于所述低噪聲放大器的信號輸出端V。ut和所述第二晶體管 M2之間。所述輸出匹配電路包括第二電容C。ut和第三電容Cd，所述第二晶體管M2的漏極經(jīng) 所述第二電容C。ut連接所述信號輸出端V。ut。所述第三電容Cd連接于所述第二晶體管M2的 漏極和地之間。優(yōu)選的，所述第二電容C。ut的電容值為0. 384pF，所述第三電容Cd的電容值 為 0.1202pF。所述偏置電路包括連接在所述直流電源VDD和地之間的第三晶體管M3、第四晶體 管M4、第一偏置電阻Rbl、第二偏置電阻Rb2和第三偏置電阻Rb3。要保證所述第二偏置電阻 Rb2和所述第三偏置電阻Rb3引入的噪聲電流可以忽略，根據(jù)雙端口噪聲理論可以獲知，所述第二偏置電阻Rb2和第三偏置電阻Rb3的電阻值在幾百到幾千歐姆比較合適。優(yōu)選的，所述 偏置電路消耗的電流為233uA，提供給所述第一晶體管M1和所述第二晶體管M2的電壓分別 是0. 584V和1. 248V。優(yōu)選的，所述第三晶體管M3的寬長比是10um/0. 18um，所述第四晶體 管M4的寬長比是10um/0. 18um,所述第一偏置電阻Rbl、第二偏置電阻Rb2和第三偏置電阻Rb3 的電阻值是2. 379k Ω。 所述第三晶體管M3的漏極經(jīng)所述第一偏置電阻Rbl連接所述電源VDD，所述第三晶 體管M3的漏極連接所述第三晶體管M3的柵極，所述第三晶體管M3的柵極經(jīng)由所述第二偏 置電阻Rb2連接所述第二晶體管M2的柵極，所述第三晶體管M3的源極連接所述第四晶體管 M4的漏極。所述第四晶體管M4的源極接地，所述第四晶體管M4的柵極經(jīng)由所述第三偏置電 阻Rb3連接所述第一晶體管M1的柵極，所述第四晶體管M4的柵極連接所述第四晶體管M4的 漏極。所述低噪聲放大器的輸出阻抗如下
_4] Zi=V^其中，Cl是所述第三晶體管M3漏極的總寄生電容。射頻電壓信號經(jīng)過所述第一晶體管M1轉(zhuǎn)換成電流信號，在所述第一電感L1處產(chǎn)生 放大的射頻電壓信號，所述耦合電容C1把射頻電壓信號耦合到所述第二晶體管Μ2。因此， 所述第一電感L1必須提供一個較大的等效阻抗，阻止射頻信號經(jīng)過所述第一電感L1，而直 流電流可以流過所述第一電感L1，再提供給所述第一晶體管M1,這樣就實現(xiàn)了電流復(fù)用，節(jié) 省了功耗。所述旁路電容C2消除了高頻信號的影響。最后射頻電壓信號經(jīng)過所述第二晶 體管M2轉(zhuǎn)換成電流信號，流過負(fù)載電感Ld，最后轉(zhuǎn)換成電壓輸出。與現(xiàn)有技術(shù)相比，本發(fā)明的低噪聲放大器將射頻電壓信號經(jīng)過所述第一晶體管M1 轉(zhuǎn)換成電流信號，在所述第一電感L1處產(chǎn)生放大的射頻電壓信號，本發(fā)明的低噪聲放大器 相當(dāng)于經(jīng)過兩次放大，兩次放大倍數(shù)乘起來，就相對比現(xiàn)有技術(shù)中的增益要大。與現(xiàn)有技術(shù)相比，本發(fā)明的低噪聲放大器的第一晶體管M1和第二晶體管M2之間連 接有耦合電路和高頻阻抗電路，即連接有所述耦合電容C1和所述第一電感Lp所述耦合電 容C1把射頻電壓信號耦合到所述第二晶體管M2,所述第一電感L1阻止信號經(jīng)過所述第一電 感L1，而直流電流可以流過所述第一電感L1，再提供給所述第一晶體管M1，這樣就實現(xiàn)了電 流復(fù)用，雖然經(jīng)過兩級放大，但是采用電流復(fù)用技術(shù)，只消耗了一路直流電流，節(jié)省了功耗。 本發(fā)明的高增益低噪聲放大器是堆疊式結(jié)構(gòu)，在增益、噪聲和功耗等方面有較好的折衷。請參閱圖3，圖3是本發(fā)明的低噪聲放大器與現(xiàn)有技術(shù)的低噪聲放大器的性能參 數(shù)比對表。由圖可見，當(dāng)本發(fā)明的低噪聲放大器工作在2. 4GHz時，增益為26dB，噪聲系 數(shù)在1. 82dB,電路的功耗為8. 64mff,電源電壓為1. 8V，輸入和輸出匹配在2. 4GHz處都小 于-13dB。本發(fā)明的低噪聲放大器在消耗同等電流時，通過增加少量器件把增益提高了 8. 6dB,噪聲僅僅下降了 0. OSdB0本發(fā)明電流復(fù)用的高增益低噪聲放大器，不增加功耗，不犧 牲噪聲，僅增加少量電感、電容、電阻和MOS管情況下，把增益提高到了 26dB。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實施例。應(yīng) 當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實施例。
權(quán)利要求
一種低噪聲放大器，包括串聯(lián)耦接的第一晶體管和第二晶體管，其特征在于，所述低噪聲放大器還包括偏置電路，用于向所述第一晶體管和第二晶體管提供偏置電壓；耦合電路，用于將經(jīng)過所述第一晶體管的射頻信號耦合到所述第二晶體管；高頻阻抗電路，用于將經(jīng)過所述第二晶體管的直流電流提供給所述第一晶體管且阻止射頻信號經(jīng)過所述高頻阻抗電路。
2.如權(quán)利要求1所述的低噪聲放大器，其特征在于，所述耦合電路包括耦合電容，所述 耦合電容連接在所述第一晶體管的漏極和所述第二晶體管的柵極之間。
3.如權(quán)利要求1所述的低噪聲放大器，其特征在于，所述高頻阻抗電路包括第一電感， 所述第一電感連接于所述第一晶體管的漏極和所述第二晶體管的源極之間。
4.如權(quán)利要求1到3中任意一項所述的低噪聲放大器，其特征在于，所述低噪聲放大器 還包括信號輸入端和輸入阻抗電路，所述輸入阻抗電路連接于所述信號輸入端和所述第一 晶體管之間。
5.如權(quán)利要求4所述的低噪聲放大器，其特征在于，所述輸入阻抗電路包括第二電感、 第三電感、第一電容，所述第一晶體管的源極經(jīng)由所述第二電感接地，所述第一晶體管的柵 極經(jīng)所述第一電容和所述第三電感連接所述低噪聲放大器的信號輸入端，所述第一晶體管 的漏極經(jīng)所述高頻阻抗電路連接所述第二晶體管的源極。
6.如權(quán)利要求1到3中任意一項所述的低噪聲放大器，其特征在于，所述低噪聲放大器 還包旁路電容，所述旁路電容連接于所述第二晶體管的源極和地之間。
7.如權(quán)利要求1到3中任意一項所述的低噪聲放大器，其特征在于，所述低噪聲放大器 還包負(fù)載電感，所述第二晶體管的源極經(jīng)所述高頻阻抗電路連接所述第一晶體管的漏極， 所述第二晶體管的柵極經(jīng)所述耦合電路連接所述第一晶體管的漏極，所述第二晶體管的漏 極經(jīng)所述負(fù)載電感連接直流電源。
8.如權(quán)利要求1到3中任意一項所述的低噪聲放大器，其特征在于，所述低噪聲放大器 還包括信號輸出端和輸出匹配電路，所述輸出匹配電路連接于所述信號輸出端和所述第二 晶體管之間。
9.如權(quán)利要求8所述的低噪聲放大器，其特征在于，所述輸出匹配電路包括第二電容 和第三電容，所述第二晶體管的漏極經(jīng)所述第二電容連接所述信號輸出端，所述第三電容 連接于所述第二晶體管的漏極和地之間。
10.如權(quán)利要求1到3中任意一項所述的低噪聲放大器，其特征在于，所述偏置電路包 括串接在直流電源和地之間的第三晶體管、第四晶體管和第一偏置電阻。
11.如權(quán)利要求10所述的低噪聲放大器，其特征在于，所述偏置電路還包括第二偏置 電阻和第三偏置電阻，所述第三晶體管的漏極經(jīng)所述第一偏置電阻連接所述直流電源，所 述第三晶體管的漏極連接所述第三晶體管的柵極，所述第三晶體管的柵極經(jīng)由所述第二偏 置電阻連接所述第二晶體管的柵極，所述第三晶體管的源極連接所述第四晶體管的漏極。
12.如權(quán)利要求10所述的低噪聲放大器，其特征在于，所述第四晶體管的源極接地，所 述第四晶體管的柵極經(jīng)由所述第三偏置電阻連接所述第一晶體管的柵極，所述第四晶體管 的柵極連接所述第四晶體管的漏極。
全文摘要
本發(fā)明涉及一種低噪聲放大器，包括串聯(lián)耦接的第一晶體管和第二晶體管，所述低噪聲放大器還包括偏置電路，用于向所述第一晶體管和第二晶體管提供偏置電壓；耦合電路，用于將經(jīng)過所述第一晶體管的射頻信號耦合到所述第二晶體管；高頻阻抗電路，用于將經(jīng)過所述第二晶體管的直流電流提供給所述第一晶體管且阻止射頻信號經(jīng)過所述高頻阻抗電路。本發(fā)明的低噪聲放大器采用了電流復(fù)用技術(shù)，在提高增益的同時節(jié)省了功耗。
文檔編號H03F1/26GK101944883SQ20101026388
公開日2011年1月12日 申請日期2010年8月24日 優(yōu)先權(quán)日2010年8月24日
發(fā)明者馮程程 申請人:上海集成電路研發(fā)中心有限公司