本發(fā)明涉及ΔΣ調(diào)制器以及ΔΣ型A/D變換器，特別涉及級聯(lián)連接了多個積分器的ΔΣ調(diào)制器以及使用了該ΔΣ調(diào)制器的ΔΣ型A/D變換器。

背景技術(shù)：
以往，作為高分辨率的A/D變換方式，已知ΔΣ型A/D變換器(例如，參照專利文獻1)。ΔΣ型A/D變換器具備在前級設(shè)置的ΔΣ調(diào)制器、和在后一級設(shè)置的數(shù)字濾波器。ΔΣ調(diào)制器將模擬輸入信號變換為用1比特或者幾比特的比較粗(coarse)的比特數(shù)量化了的輸出值(數(shù)字信號列)而輸出。另外，數(shù)字濾波器從作為ΔΣ調(diào)制器的輸出信號的數(shù)字信號列去除量化誤差成分，進行最終的數(shù)字輸出。ΔΣ調(diào)制器具備：差分信號生成器，生成模擬輸入信號和反饋信號的差分信號；積分器，對差分信號進行放大而輸出；量化器，將積分器的輸出信號與預(yù)定閾值進行比較而量化；以及D/A變換器，對量化器的輸出信號進行數(shù)字-模擬變換來生成反饋信號。在上述專利文獻1記載的ΔΣ調(diào)制器中，積分器由級聯(lián)連接了的多個積分器構(gòu)成。各積分器分別是使用了運算放大器和開關(guān)電容器電路的有源SC積分器，具有對輸入信號進行采樣的采樣電容器、和向采樣電容器轉(zhuǎn)送所沖入的電荷來進行加法積分的積分電容器。在各積分器中，交替重復(fù)實施通過采樣電容器的采樣(采樣階段(samplingphase))和通過積分電容器的積分(積分階段(integrationphase))。如果進行了上述動作，則在積分器中對模擬輸入信號和量化了的輸出之差進行加法積分。另外，在例如級聯(lián)連接有二級的積分器的情況下，在第1級的積分器的積分階段中，運算放大器的輸入端子與第1級的采樣電容器連接，另一方面，運算放大器的輸出端子從第2級的采樣電容器斷開。另外，在第2級的積分器的采樣階段中，第1級的運算放大器的輸入端子從第1級的采樣電容器斷開，另一方面，該第1級的運算放大器的輸出端子與第2級的采樣電容器連接。在上述結(jié)構(gòu)中，如果第1級的采樣電容器和第2級的采樣電容器交替連接到第1級的積分器的運算放大器，而不產(chǎn)生兩個采樣電容器向上述積分器的同時連接，則運算放大器的積分動作中的穩(wěn)定(settling)時間常數(shù)和下級采樣動作中的穩(wěn)定時間常數(shù)均衡化，所以緩和了運算放大器的驅(qū)動能力。專利文獻1：日本特開2009-260605號公報的圖6

技術(shù)實現(xiàn)要素：
但是，關(guān)于如上所述的使用了開關(guān)電容器電路和運算放大器的有源SC積分器的穩(wěn)定時間常數(shù)τ，根據(jù)運算放大器的反饋環(huán)的單位增益頻率fu決定，通過下式(1)提供。τ＝1/(2π·fu)…(1)為了減小有源SC積分器的穩(wěn)定時間常數(shù)τ來實現(xiàn)高速動作，需要提高單位增益頻率fu，但如果單位增益頻率fu過高，則由于運算放大器的相位延遲而反饋系統(tǒng)變得不穩(wěn)定，穩(wěn)定波形將發(fā)生過沖。如果單位增益頻率fu進一步升高，則電路將異常振蕩，不正常地進行積分器中的電路動作，有對處于同一芯片上的其他電路的穩(wěn)定性造成影響的擔心。關(guān)于這一點，在單位增益頻率fu中存在根據(jù)運算放大器的相位余量而決定的上限值fu_max，因此，在穩(wěn)定時間常數(shù)τ中，也存在最短界限值(最小界限值)τ_min(＝1/(2π·fu_max))。為了在防止穩(wěn)定波形的過沖的同時使有源SC積分器高速動作，需要在采樣階段時以及積分階段時這雙方中，將運算放大器的反饋環(huán)的單位增益頻率fu抑制為上述上限值fu_max以下。以下，為了使有源SC積分器高速動作直至由運算放大器的相位延遲限制的穩(wěn)定性界限為止，進行定量的考察。另外，運算放大器是使用互導Gm通過下式(2)提供輸入電壓Vi和輸出電流Io的關(guān)系的電壓輸入-電流輸出的OTA(OperationalTransconductanceAmplifier：跨導運算放大器)。在該情況下，如果將運算放大器的反饋的反饋率以及有效負載電容設(shè)為β以及CLeff，則一般通過下式(3)提供運算放大器的反饋環(huán)的單位增益頻率fu。Io＝Gm·Vi…(2)fu＝1/(2π·τ)＝(1/2π)·(Gm·β)/CLeff…(3)此處，采樣階段以及積分階段各自的動作中的反饋率β以及有效負載電容CLeff如下式(4-1)、(4-2)、(5-1)以及(5-2)所示。其中，Cs1是第1級的積分器的采樣電容器的電容，Cf1是第1級的積分器的積分電容器的電容，Cs2是第2級的積分器的采樣電容器的電容，Ci1是第1級的積分器的運算放大器的輸入寄生電容，并且，Co1是第1級的積分器的運算放大器的輸出寄生電容。另外，為了簡化，忽略積分器的各模擬開關(guān)的ON電阻以及寄生電容。β(s)＝Cf1/(Ci1+Cf1)…(4-1)CLeff(s)＝Co1+Cs2+Cf1·(1-β)＝Co1+Cs2+Cf1·Ci1/(Ci1+Cf1)…(4-2)β(i)＝Cf1/(Cs1+Ci1+Cf1)…(5-1)CLeff(i)＝Co1+Cf1·(1-β)＝Co1+Cf1·(Cs1+Ci1)/(Cs1+Ci1+Cf1)…(5-2)在采樣階段中，在運算放大器的輸入端子上不連接采樣電容器，所以成為反饋率β增大(如果Ci1<<Cf1成立則β≈1)、有效負載電容CLeff與該反饋率β的增大相應(yīng)地減少的傾向，但下級的采樣電容器作為負載電容連接到運算放大器的輸出端子，所以成為有效負載電容CLeff增加的傾向。另外，在積分階段中，在運算放大器的輸入端子上連接采樣電容器，所以成為反饋率β減小、有效負載電容CLeff與該反饋率β的減少相應(yīng)地增大的傾向，但下級的采樣電容器從運算放大器的輸出端子斷開，所以成為有效負載電容CLeff減少的傾向。因此，通過電路常數(shù)的設(shè)定，能夠設(shè)計為采樣階段以及積分階段各自的單位增益頻率fu成為相互大致相同的值，通過以使這些單位增益頻率fu都成為由運算放大器的相位余量決定的上限fu_max的方式設(shè)定互導Gm等，從而能夠使第1級的有源SC積分器以最高速實施穩(wěn)定動作。關(guān)于這一點，在著眼于某個有源SC積分器的情況下，如果是能夠在該積分器的輸出側(cè)連接下級的采樣電容器的構(gòu)造，則通過本采樣電容器(Cs1)和下級的采樣電容器(Cs2)交替連接到運算放大器，在采樣階段以及積分階段中，能夠?qū)崿F(xiàn)運算放大器的反饋環(huán)的單位增益頻率fu的均衡化，同時實現(xiàn)其最大化。但是，在級聯(lián)連接了多個積分器的ΔΣ調(diào)制器中，對于最終級的積分器，不存在下級的采樣電容器，所以如果最終級的積分器是有源SC積分器，則為了在最終級的積分器的采樣階段中充分地確保運算放大器的相位余量，需要將積分階段中的穩(wěn)定速度設(shè)為低速。ΔΣ調(diào)制器一般使全部積分器以同一時鐘同步地動作。因此，如果如上所述最終級的積分器是有源SC積分器，則該最終級的積分器的積分階段中的動作速度限制ΔΣ調(diào)制器整體的動作速度，作為其結(jié)果，難以實現(xiàn)ΔΣ調(diào)制器整體中的采樣頻率的高速化。另外，為了使最終級的積分器的積分階段中的穩(wěn)定速度成為高速，例如，考慮在該最終級的積分器上追加連接頻帶限制用的虛擬負載電容(電容器等)和開關(guān)等的手法。但是，在上述結(jié)構(gòu)中，需要在集成電路中準備占據(jù)大的面積的電容器等追加元件，所以相應(yīng)地，芯片面積增加而產(chǎn)生導致成本上升的麻煩。本發(fā)明是鑒于上述點而完成的，其目的在于提供一種通過用簡易的結(jié)構(gòu)使最終級的積分器的穩(wěn)定時間常數(shù)高速化，從而能夠使ΔΣ調(diào)制器整體中的采樣頻率高速化的ΔΣ調(diào)制器以及ΔΣ型A/D變換器。上述目的通過具備級聯(lián)連接了的多個積分器的ΔΣ調(diào)制器來實現(xiàn)，在該ΔΣ調(diào)制器中，位于最終級的所述積分器是未使用放大電路的無源積分器，并且，位于最終級的前一級以及該前一級之前的所述積分器是使用了放大電路和開關(guān)電容器電路的有源SC積分器。另外，“最終級的前一級以及該前一級之前”是指包括“最終級的前一級即最終級的緊前面”的概念。根據(jù)本發(fā)明，通過用簡易的結(jié)構(gòu)使最終級的積分器的穩(wěn)定時間常數(shù)高速化，從而能夠使ΔΣ調(diào)制器整體中的采樣頻率高速化。附圖說明圖1是具備本發(fā)明的第1實施例的ΔΣ調(diào)制器的ΔΣ型A/D變換器的整體結(jié)構(gòu)圖。圖2是本實施例的ΔΣ調(diào)制器的框圖。圖3是本實施例的ΔΣ調(diào)制器的電路圖。圖4是示出在本實施例的ΔΣ調(diào)制器中采樣階段和積分階段在不同的時間定時進行的圖。圖5是示出本實施例的ΔΣ調(diào)制器中的采樣階段中的電路動作和積分階段中的電路動作的圖。圖6是用于說明本實施例的ΔΣ調(diào)制器中的電路動作的圖。圖7是本發(fā)明的第2實施例的ΔΣ調(diào)制器的主要部分電路圖。圖8是與本實施例對比的對比ΔΣ調(diào)制器的主要部分電路圖。圖9是本發(fā)明的變形例的ΔΣ調(diào)制器的主要部分電路圖。圖10是本發(fā)明的變形例的ΔΣ調(diào)制器的電路圖。圖11是本發(fā)明的變形例的ΔΣ調(diào)制器的電路圖。圖12是本發(fā)明的第3實施例的ΔΣ調(diào)制器的框圖。圖13是示出圖12所示的ΔΣ調(diào)制器中的、輸入換算熱噪聲的有效值相對量化器的量化間隔的每個比的、表示最終級的無源積分器的積分器泄漏(leak)(1-c)和閑音振幅的關(guān)系的仿真結(jié)果的圖。圖14是將圖12所示的ΔΣ調(diào)制器中的、輸入換算熱噪聲的有效值相對量化器的量化間隔之比被固定為1/32時的、表示最終級的無源積分器的積分器泄漏(1-c)和閑音振幅的關(guān)系的仿真結(jié)果與無輸入換算熱噪聲的情況進行了比較的圖。圖15是示出圖12所示的ΔΣ調(diào)制器中的輸入換算熱噪聲的有效值是零時的閑音波形的時間變化的仿真結(jié)果。圖16是示出圖12所示的ΔΣ調(diào)制器中的輸入換算熱噪聲的有效值被固定為預(yù)定值時的閑音波形的時間變化的仿真結(jié)果。圖17是本發(fā)明的變形例的ΔΣ調(diào)制器的框圖。(符號說明)10、100、500：ΔΣ調(diào)制器；12：ΔΣ型A/D變換器；14：數(shù)字濾波器；16：差分信號生成器；18：積分器；18_1、300、400：第1積分器(有源SC積分器)；18_2、102、200、302、304：第2積分器(無源積分器)；20：量化器；22：D/A變換器；40：運算放大器；44：比較器；Vin：模擬輸入電位；Vref：基準電位；Cs：采樣電容器；Cf：積分電容器；Dout：ΔΣ調(diào)制器輸出；：采樣階段；：積分階段。具體實施方式以下，使用附圖，說明本發(fā)明的ΔΣ調(diào)制器以及ΔΣ型A/D變換器的具體的實施方式。實施例1圖1示出具備本發(fā)明的第1實施例的ΔΣ調(diào)制器10的ΔΣ型A/D變換器12的整體結(jié)構(gòu)圖。本實施例的ΔΣ型A/D變換器12是使用ΔΣ調(diào)制器10，將輸入的模擬輸入信號變換為數(shù)字數(shù)據(jù)的模擬-數(shù)字變換裝置。ΔΣ型A/D變換器12用于在例如車輛電子控制中使用的傳感器檢測、馬達/螺線管電流檢測、負載短路/開路檢測等。如圖1所示，ΔΣ型A/D變換器12具備在前級設(shè)置的ΔΣ調(diào)制器10、和在后一級設(shè)置的數(shù)字濾波器14。對ΔΣ調(diào)制器10輸入模擬輸入信號。ΔΣ調(diào)制器10將輸入的模擬輸入信號變換為用預(yù)定比特數(shù)量化了的數(shù)字信號列而輸出。對ΔΣ調(diào)制器10的輸出連接了數(shù)字濾波器14的輸入。數(shù)字濾波器14從由ΔΣ調(diào)制器10供給的數(shù)字信號列去除量化誤差成分來進行最終的數(shù)字數(shù)據(jù)的輸出。ΔΣ調(diào)制器10具備差分信號生成器16、積分器18、量化器20、以及D/A變換器22。積分器18由級聯(lián)連接了的多個(n(≥2)個)積分器構(gòu)成。以下，在級聯(lián)連接了的n個積分器中，將第1級的積分器設(shè)為第1積分器18_1，將第2級的積分器設(shè)為第2積分器18_2，將第n級的積分器設(shè)為第n積分器18_n。ΔΣ調(diào)制器10是級聯(lián)連接了2個以上的n個積分器18_1～18_n的n次ΔΣ調(diào)制器。ΔΣ調(diào)制器10使全部積分器18_1～18_n以同一時鐘同步地動作。差分信號生成器16由多個加減法器構(gòu)成。關(guān)于加減法器，設(shè)置有與級聯(lián)連接的積分器18的相同數(shù)量的n個。以下，將第1級的加減法器設(shè)為第1加減法器16_1，將第2級的加減法器設(shè)為第2加減法器16_2，將第n級的加減法器設(shè)為第n加減法器16_n。從外部向第1加減法器16_1輸入模擬輸入信號，并且輸入后述反饋信號。第1加減法器16_1生成表示輸入的模擬輸入信號與反饋信號的差分的差分信號，具體而言，生成從模擬輸入信號減去反饋信號而得到的差分信號。對第1加減法器16_1的輸出連接了乘法器24_1的輸入。乘法器24_1用預(yù)定系數(shù)a1乘以來自第1加減法器16_1的差分信號。對乘法器24_1的輸出連接了第1積分器18_1的輸入。第1積分器18_1對來自乘法器24_1的信號進行積分。對第1積分器18_1的輸出連接了第2加減法器16_2的輸入。還經(jīng)由乘法器26_2對第2加減法器16_2輸入后述反饋信號。乘法器26_2用預(yù)定系數(shù)b2乘以反饋信號而輸出到第2加減法器16_2。第2加減法器16_2生成表示來自第1積分器18_1的模擬輸入信號與來自乘法器26_2的反饋信號的差分的差分信號，具體而言生成從來自第1積分器18_1的模擬輸入信號減去來自乘法器26_2的反饋信號而得到的差分信號。對第2加減法器16_2的輸出連接了乘法器24_2的輸入。乘法器24_2用預(yù)定系數(shù)a2乘以來自第2加減法器16_2的差分信號。對乘法器24_2的輸出連接了第2積分器18_2的輸入。第2積分器18_2對來自乘法器24_2的信號進行積分。對第2積分器18_2的輸出連接了第3加減法器16_3的輸入。第3加減法器16_3執(zhí)行與上述第2加減法器16_2的處理相同的處理。然后，第n加減法器16_n生成表示來自第(n-1)積分器18_(n-1)的模擬輸入信號與來自乘法器26_n的反饋信號的差分的差分信號，具體而言生成從來自第(n-1)積分器18_(n-1)的模擬輸入信號減去來自乘法器26_n的反饋信號而得到的差分信號。然后，對第n加減法器16_n的輸出連接了乘法器24_n的輸入。乘法器24_n用預(yù)定系數(shù)an乘以來自第n加減法器16_n的差分信號。對乘法器24_n的輸出連接了第n積分器18_n的輸入。第n積分器18_n對來自乘法器24_n的信號進行積分。對第n積分器18_n的輸出經(jīng)由延遲電路28連接了量化器20的輸入。延遲電路28使在第n積分器18_n中積分了的信號延遲預(yù)定時間。量化器20通過將來自第n積分器18_n的信號與預(yù)定閾值進行比較，從而將用1比特或者幾比特的預(yù)定比特數(shù)量化了的數(shù)字信號列作為ΔΣ調(diào)制器10的輸出而輸出。對量化器20的輸出連接了數(shù)字濾波器14的輸入，并且連接了D/A變換器22的輸入。另外，也可以在量化器20的輸出與D/A變換器22的輸入之間設(shè)置延遲電路30。與上述延遲電路28一起或者代替該延遲電路28而設(shè)置該延遲電路30。數(shù)字濾波器14通過針對來自量化器20的數(shù)字信號列進行移動平均濾波處理等濾波而去除量化誤差成分，輸出最終的數(shù)字數(shù)據(jù)。D/A變換器22將來自量化器20的數(shù)字信號列變換為模擬的反饋信號。對D/A變換器22的輸出連接了差分信號生成器16的輸入。差分信號生成器16生成從模擬輸入信號減去來自D/A變換器22的反饋信號或者用乘法器26_2、…、26_n等放大后的來自D/A變換器22的反饋信號而得到的差分信號。圖2示出本實施例的ΔΣ調(diào)制器10的框圖。另外，圖3示出本實施例的ΔΣ調(diào)制器10的電路圖。另外，以下，設(shè)為n＝2成立，設(shè)為ΔΣ調(diào)制器10是具有級聯(lián)連接了的2級的積分器18_1、18_2的二次ΔΣ調(diào)制器。ΔΣ調(diào)制器10是單端輸出的ΔΣ調(diào)制器。ΔΣ調(diào)制器10具有開關(guān)電容器。即，ΔΣ調(diào)制器10針對積分器18_1、18_2的每一個，具備能夠?qū)斎氲哪M電位進行采樣的采樣電容器Cs1、Cs2。與第1級的第1積分器18_1對應(yīng)地設(shè)置了第1采樣電容器Cs1，并且，與第2級的第2積分器18_2對應(yīng)地設(shè)置了第2采樣電容器Cs2。對第1采樣電容器Cs1的輸入側(cè)端子經(jīng)由開關(guān)S11連接了輸入端子32。向輸入端子32輸入在ΔΣ調(diào)制器10中成為A/D變換的對象的模擬輸入電位Vin。開關(guān)S11是對第1采樣電容器Cs1的輸入側(cè)端子和上述輸入端子32進行導通/切斷的開關(guān)，具體而言，在不應(yīng)對輸入到輸入端子32的模擬輸入電位Vin進行采樣時成為OFF以進行其切斷，另一方面，在應(yīng)該對該模擬輸入電位Vin進行采樣時成為ON以進行其導通。第1采樣電容器Cs1在開關(guān)S11處于ON狀態(tài)時，能夠積蓄依照經(jīng)由該開關(guān)S11而輸入的模擬輸入電位Vin的輸入電荷，通過該輸入電荷的積蓄，進行模擬輸入電位Vin的采樣。對第1采樣電容器Cs1的輸入側(cè)端子還經(jīng)由開關(guān)S12連接了第1基準端子34以及第2基準端子36。開關(guān)S12是對第1基準端子34和第1采樣電容器Cs1的輸入側(cè)端子進行導通/切斷的開關(guān)，并且，是對第2基準端子36和第1采樣電容器Cs1的輸入側(cè)端子進行導通/切斷的開關(guān)。開關(guān)S12將第1采樣電容器Cs1的輸入側(cè)端子對第1基準端子34或者第2基準端子36連接或斷開。向第1基準端子34供給第1基準電位Vref+，并且，向第2基準端子36供給第2基準電位Vref-。第1基準電位Vref+是正側(cè)的電源電位，例如是5伏特。另外，第2基準電位Vref-是負側(cè)的電源電位，例如是零伏特。第1以及第2基準電位Vref+、Vref-都作為從D/A變換器22輸出的模擬的反饋信號發(fā)揮作用。開關(guān)S12在應(yīng)轉(zhuǎn)送第1采樣電容器Cs1中積蓄了的電荷并進行加法積分時使第1基準端子34或者第2基準端子36與第1采樣電容器Cs1的輸入側(cè)端子導通，并且，在不應(yīng)轉(zhuǎn)送第1采樣電容器Cs1的電荷且不應(yīng)進行加法積分時將第1以及第2基準端子34、36都從采樣電容器Cs1的輸入側(cè)端子斷開。另外，關(guān)于在第1采樣電容器Cs1的電荷轉(zhuǎn)送時應(yīng)與其輸入側(cè)端子導通的基準端子34、36，根據(jù)作為ΔΣ調(diào)制器10的數(shù)字信號列的輸出電位Dout決定。第1采樣電容器Cs1在開關(guān)S12使第1基準端子34或者第2基準端子36與第1采樣電容器Cs1的輸入側(cè)端子導通時，能夠?qū)⒔?jīng)由該開關(guān)S12輸入的基準電位Vref+、Vref-作為基準進行電荷轉(zhuǎn)送。ΔΣ調(diào)制器10具備與第1積分器18_1對應(yīng)地設(shè)置了的運算放大器40。即，第1積分器18_1具有運算放大器40。運算放大器40將對輸入電位進行放大而得到的電位作為第1積分器18_1的輸出電位Vo1輸出。運算放大器40具有充分高的增益，具有在輸出電壓范圍內(nèi)幾乎無積分器泄漏的理想的積分器特性。運算放大器40是如下放大器：被設(shè)計成輸出阻抗充分低，并且即使對輸出連接了下級的負載(電容、電阻等)，只要從穩(wěn)定開始經(jīng)過充分的時間，則自身的積分器特性也幾乎不會受到影響。對上述第1采樣電容器Cs1的輸出側(cè)端子經(jīng)由開關(guān)S13連接了運算放大器40的反轉(zhuǎn)輸入端子。開關(guān)S13是對第1采樣電容器Cs1的輸出側(cè)端子和運算放大器40的反轉(zhuǎn)輸入端子進行導通/切斷的開關(guān)，具體而言，在應(yīng)轉(zhuǎn)送第1采樣電容器Cs1的電荷來實施加法積分時成為ON以進行其導通，另一方面，在不應(yīng)進行該電荷轉(zhuǎn)送且不應(yīng)進行加法積分時成為OFF以進行其切斷。對第1采樣電容器Cs1的輸出側(cè)端子還經(jīng)由開關(guān)S14連接了第3基準端子42，并且連接了運算放大器40的非反轉(zhuǎn)輸入端子。向第3基準端子42輸入預(yù)定的輸入共模電位Vicm。因此，向運算放大器40的非反轉(zhuǎn)輸入端子輸入有輸入共模電位Vicm。輸入共模電位Vicm是用于使運算放大器40動作的適當?shù)碾妷?，例如?.8伏特等。運算放大器40輸出對反轉(zhuǎn)輸入端子的電位Vi-和非反轉(zhuǎn)輸入端子的電位Vi+(＝Vicm)的差進行放大而得到的電位Vo1。開關(guān)S14是對第1采樣電容器Cs1的輸出側(cè)端子與第3基準端子42進行導通/切斷的開關(guān)，在不應(yīng)利用第1采樣電容器Cs1進行采樣時成為OFF以進行其切斷，另一方面，在應(yīng)利用第1采樣電容器Cs1進行采樣時成為ON以進行其導通。在運算放大器40的反轉(zhuǎn)輸入端子與輸出端子之間，連接了電容器Cf1。電容器Cf1是被轉(zhuǎn)送在上述第1采樣電容器Cs1中積蓄的電荷的臨時存儲電容器。以下，將電容器Cf1稱為第1積分電容器Cf1。另外，第1積分電容器Cf1的電容被設(shè)定為比上述第1采樣電容器Cs1的電容大的值。以下，為便于說明，用與電容器的符號相同的符號表示該電容器的電容。第1積分器18_1的增益是上述a1，用Cs1/Cf1表示(a1＝Cs1/Cf1)。另外，對第2采樣電容器Cs2的輸入側(cè)端子經(jīng)由開關(guān)S21連接了運算放大器40的輸出端子以及第1積分電容器Cf1。開關(guān)S21是對第2采樣電容器Cs2的輸入側(cè)端子和運算放大器40的輸出端子即第1積分電容器Cf1進行導通/切斷的開關(guān)，具體而言，在不應(yīng)該對運算放大器40即第1積分器18_1的輸出電位Vo1進行采樣時成為OFF以進行其切斷，另一方面，在應(yīng)該對該輸出電位Vo1進行采樣時成為ON以進行其導通。第2采樣電容器Cs2在開關(guān)S21處于ON狀態(tài)時，能夠積蓄依照經(jīng)由該開關(guān)S21輸入的第1積分器18_1的輸出電位Vo1的輸入電荷，通過該輸入電荷的積蓄進行第1積分器18_1的輸出電位Vo1的采樣。對第2采樣電容器Cs2的輸入側(cè)端子還經(jīng)由開關(guān)S22連接了第1基準端子34以及第2基準端子36。開關(guān)S22是對第1基準端子34與第2采樣電容器Cs2的輸入側(cè)端子進行導通/切斷的開關(guān)，并且，是對第2基準端子36和第2采樣電容器Cs2的輸入側(cè)端子進行導通/切斷的開關(guān)。開關(guān)S22將第2采樣電容器Cs2的輸入側(cè)端子對第1基準端子34或者第2基準端子36連接或者斷開。開關(guān)S22在應(yīng)轉(zhuǎn)送在第2采樣電容器Cs2中積蓄的電荷來實施加法積分時使第1基準端子34或者第2基準端子36與第2采樣電容器Cs2的輸入側(cè)端子導通，并且，在不應(yīng)轉(zhuǎn)送第2采樣電容器Cs2的電荷且不應(yīng)進行加法積分時將第1以及第2基準端子34、36都從采樣電容器Cs2的輸入側(cè)端子斷開。另外，關(guān)于在第2采樣電容器Cs2的電荷轉(zhuǎn)送時應(yīng)與其輸入側(cè)端子導通的基準端子34、36，根據(jù)作為ΔΣ調(diào)制器10的數(shù)字信號列的輸出電位Dout決定。第2采樣電容器Cs2在開關(guān)S22使第1基準端子34或者第2基準端子36與第2采樣電容器Cs2的輸入側(cè)端子導通時，能夠?qū)⒔?jīng)由該開關(guān)S22輸入的基準電位Vref+、Vref-作為基準進行電荷轉(zhuǎn)送。ΔΣ調(diào)制器10具備作為量化器20的比較器44。比較器44通過將輸入電位與預(yù)定閾值進行比較來輸出數(shù)字信號列。對上述第2采樣電容器Cs2的輸出側(cè)端子經(jīng)由開關(guān)S23連接了比較器44的反轉(zhuǎn)輸入端子。開關(guān)S23是對第2采樣電容器Cs2的輸出側(cè)端子與比較器44的反轉(zhuǎn)輸入端子進行導通/切斷的開關(guān)，具體而言，在應(yīng)轉(zhuǎn)送第2采樣電容器Cs2的電荷來實施加法積分時成為ON以進行其導通，另一方面，在不應(yīng)進行該電荷轉(zhuǎn)送且不應(yīng)進行加法積分時成為OFF以進行其切斷。對第2采樣電容器Cs2的輸出側(cè)端子還經(jīng)由開關(guān)S24連接了第3基準端子42，并且連接了比較器44的非反轉(zhuǎn)輸入端子。向第3基準端子42輸入預(yù)定的輸入共模電位Vicm，所以向比較器44的非反轉(zhuǎn)輸入端子輸入有輸入共模電位Vicm。輸入共模電位Vicm作為用于進行比較器44中的比較處理的閾值發(fā)揮功能。在比較器44的反轉(zhuǎn)輸入端子與非反轉(zhuǎn)輸入端子之間連接了電容器Cf2。電容器Cf2是被轉(zhuǎn)送在上述第2采樣電容器Cs2中積蓄的電荷的臨時存儲電容器。以下，將電容器Cf2稱為第2積分電容器Cf2。另外，第2積分電容器Cf2的電容被設(shè)定為比上述第2采樣電容器Cs2的電容大的值。第2積分器18_2的增益是上述a2，用Cs2/Cf2表示(a2＝Cs2/Cf2)。比較器44將在第2采樣電容器Cs2的輸出側(cè)端子中出現(xiàn)的第2積分器18_2的輸出電位Vo2與作為閾值的輸入共模電位Vicm進行比較，輸出1比特或者幾比特的數(shù)字信號列。對比較器44連接了D觸發(fā)器(D-FF)46。關(guān)于D觸發(fā)器46，D觸發(fā)器46的輸出還被用于開關(guān)S12、S22中的選擇。圖4是示出在本實施例的ΔΣ調(diào)制器10中采樣階段和積分階段在不同的時間定時進行的圖。另外，圖5是示出本實施例的ΔΣ調(diào)制器10中的采樣階段中的電路動作和積分階段中的電路動作的圖。另外，在圖5中，示出了運算放大器40的輸入寄生電容Ci1以及輸出寄生電容Co1。在本實施例的ΔΣ調(diào)制器10中，在第1積分器18_1中進行模擬輸入信號Vin的采樣時(采樣階段時)，開關(guān)S11、S14都成為ON，并且，開關(guān)S12、S13都成為OFF。如果開關(guān)S11、S14都成為ON、并且開關(guān)S12、S13都成為OFF，則對第1采樣電容器Cs1的兩端，施加輸入到輸入端子32的模擬輸入電位Vin與輸入共模電位Vicm的電位差(輸入電壓)，所以積蓄與以輸入共模電位Vicm為基準的模擬輸入電位Vin對應(yīng)的電荷(輸入電荷)。因此，在采樣階段中，在第1采樣電容器Cs1中將輸入共模電位Vicm作為基準進行模擬輸入電位Vin的采樣。如果第1采樣電容器Cs1中的模擬輸入電位Vin的采樣完成而在該電容器Cs1中積蓄了依照該模擬輸入電位Vin的輸入電荷，則接下來進行將該第1采樣電容器Cs1中積蓄的電荷轉(zhuǎn)送到第1積分電容器Cf1的加法積分。在進行該加法積分時(積分階段時)，開關(guān)S11、S14都成為OFF，并且開關(guān)S12、S13都成為ON，并且開關(guān)S21成為OFF。另外，采樣階段中的采樣和積分階段中的積分分別在相互不同的時間定時進行，采樣階段和積分階段時間上不重疊地交替重復(fù)。如果開關(guān)S11、S14都成為OFF、并且開關(guān)S12、S13都成為ON、并且開關(guān)S21成為OFF，則在對第1采樣電容器Cs1的輸入側(cè)端子施加了基準電位Vref+或者Vref-之后，該第1采樣電容器Cs1、和從第2積分器18_2斷開了的第1積分電容器Cf1連接。在該情況下，以Vref+或者Vref-作為基準電位，將與第1采樣電容器Cs1中積蓄的模擬輸入電位Vin對應(yīng)的電荷轉(zhuǎn)送到第1積分電容器Cf1。因此，在積分階段中，在第1積分電容器Cf1的兩端產(chǎn)生的電壓成為與第1采樣電容器Cs1以及第1積分電容器Cf1的電容和模擬輸入電位Vin對應(yīng)的電壓，所以在運算放大器40的輸出端子處，作為第1積分器18_1的輸出電位Vo1出現(xiàn)與第1采樣電容器Cs1以及第1積分電容器Cf1的電容和模擬輸入電位Vin對應(yīng)的、以輸入共模電位Vicm為基準的模擬電位。另外，在接下來的采樣階段時，按照與上述同樣的手法進行第1積分器18_1中的采樣，并且，進而在第2積分器18_2中進行第1積分器18_1的輸出電位Vo1的采樣。即，ΔΣ調(diào)制器10的各積分器18_1、18_2分別同時進行采樣，在相同的采樣階段中對模擬輸入電位Vin或者第1積分器18_1的輸出電位Vo1進行采樣。具體而言，在采樣階段中，在第2積分器18_2中，開關(guān)S21、S24都成為ON，并且開關(guān)S22、S23都成為OFF。如果開關(guān)S21、S24都成為ON、并且開關(guān)S22、S23都成為OFF，則向第2采樣電容器Cs2的兩端施加第1積分器18_1的輸出電位Vo1與輸入共模電位Vicm的電位差(輸入電壓)，所以積蓄以輸入共模電位Vicm為基準的與第1積分器18_1的輸出電位Vo1對應(yīng)的電荷(輸入電荷)。因此，在采樣階段中，在第2采樣電容器Cs2中以輸入共模電位Vicm作為基準進行第1積分器18_1的輸出電位Vo1的采樣。另外，在接下來的積分階段時，按照與上述同樣的手法，進行第1積分器18_1中的與從第1采樣電容器Cs1向第1積分電容器Cf1的電荷轉(zhuǎn)送相伴的積分，并且，進而在第2積分器18_2中進行與從第2采樣電容器Cs2向第2積分電容器Cf2的電荷轉(zhuǎn)送相伴的積分。即，ΔΣ調(diào)制器10的各積分器18_1、18_2分別同時進行積分處理，在相同的積分階段中進行與從采樣電容器Cs向積分電容器Cf的電荷轉(zhuǎn)送相伴的積分處理。具體而言，在積分階段中，在第2積分器18_2中，開關(guān)S21、S24都成為OFF，并且開關(guān)S22、S23都成為ON。如果開關(guān)S21、S24都成為OFF、并且開關(guān)S22、S23都成為ON，則在向第2采樣電容器Cs2的輸入側(cè)端子施加了基準電位Vref+或者Vref-的基礎(chǔ)上，該第2采樣電容器Cs2與第2積分電容器Cf2連接。在該情況下，將基準電位Vref+或者Vref-作為基準，向第2積分電容器Cf2轉(zhuǎn)送與第2采樣電容器Cs2中積蓄的第1積分器18_1的輸出電位Vo1對應(yīng)的電荷。如果進行了上述轉(zhuǎn)送，則在第2積分電容器Cf2的兩端產(chǎn)生的電壓成為與第2采樣電容器Cs2以及第2積分電容器Cf2的電容和第1積分器18_1的輸出電位Vo1對應(yīng)的電壓。因此，在積分階段中，將輸入共模電位Vicm作為基準，將與第2采樣電容器Cs2以及第2積分電容器Cf2的電容和第1積分器18_1的輸出電位Vo1對應(yīng)的模擬電位作為第2積分器18_2的輸出電位Vo2，而輸入到比較器44的反轉(zhuǎn)輸入端子。比較器44把將施加到反轉(zhuǎn)輸入端子的第2積分器18_2的輸出電位Vo2與輸入共模電位Vicm進行比較而得到的結(jié)果作為數(shù)字信號列輸出，然后，D觸發(fā)器46將使從比較器44輸出的數(shù)字信號列延遲而得到的數(shù)字信號列作為ΔΣ調(diào)制器10的輸出電位Dout輸出。這樣，ΔΣ調(diào)制器10將模擬輸入電位Vin變換為數(shù)字信號列。本實施例的ΔΣ調(diào)制器10是級聯(lián)連接了2個以上的n個積分器18_1～18_n的n次ΔΣ調(diào)制器(另外，在圖2以及圖3中，是n＝2成立的二次ΔΣ調(diào)制器)。在ΔΣ調(diào)制器10中，在n個積分器18_1～18_n中，位于最終級的第n積分器18_n是未使用運算放大器等放大電路的無源積分器，并且位于該最終級的前級的第(n-1)積分器18_(n-1)是使用了基于運算放大器40的放大電路和基于開關(guān)以及電容器的開關(guān)電容器電路的有源SC積分器。另外，第1積分器18_1～第(n-2)積分器18_(n-2)也可以分別是有源SC積分器，但如果在下級存在采樣電容器，則可以是任意的積分器。另外，以下，以n＝2成立的二次ΔΣ調(diào)制器為例子，將第1積分器18_1稱為有源SC積分器18_1，將第2積分器18_2稱為無源積分器18_2。在本實施例中，位于最終級的前級的有源SC積分器18_1與自己具有的第1采樣電容器Cs1和下級(無源積分器18_2)的第2采樣電容器Cs2交替連接。具體而言，在有源SC積分器18_1中，在進行積分處理的積分階段中，其輸入連接到第1采樣電容器Cs1，另一方面，其輸出從第2采樣電容器Cs2斷開。另外，在進行采樣的采樣階段中，其輸入從第1采樣電容器Cs1斷開，另一方面，其輸出連接到第2采樣電容器Cs2。這樣，在本實施例中，有源SC積分器18_1(另外，在三次以上的ΔΣ調(diào)制器中，是除了最終級的無源積分器以外的其他的包括有源SC積分器的全部積分器。以下相同)被交替連接到自己具有的采樣電容器Cs和下級的采樣電容器Cs，所以能夠通過ΔΣ調(diào)制器10內(nèi)的電路設(shè)計，將采樣階段以及積分階段各自的、運算放大器40的反饋環(huán)的單位增益頻率fu都維持為用運算放大器40的相位余量決定的上限fu_max，能夠在實現(xiàn)該單位增益頻率fu的均衡化的同時實現(xiàn)其最大化。因此，根據(jù)本實施例，能夠使有源SC積分器18_1的穩(wěn)定時間常數(shù)τ成為最短，使有源SC積分器18_1以最高速穩(wěn)定動作，能夠使采樣以由運算放大器40的性能決定的最高頻率動作。另外，在本實施例中，位于最終級的積分器18_2是未使用放大電路的無源積分器，且由開關(guān)電容器構(gòu)成。在無源積分器中，無運算放大器的反饋環(huán)，所以本質(zhì)上完全沒有振蕩穩(wěn)定性的問題。因此，通過作為最終級的積分器18_2使用無源積分器，能夠避免在采樣階段中最終級的積分器18_2的振蕩穩(wěn)定性受損。無源積分器18_2的穩(wěn)定時間常數(shù)由基于開關(guān)S21、S22、S23的開關(guān)電阻和電容器Cs2、Cf2的電容器電容的時間常數(shù)決定，但開關(guān)電阻通過變更開關(guān)尺寸而變化。具體而言，開關(guān)電阻通過構(gòu)成開關(guān)S21、S22、S23的例如MOS晶體管的柵極寬度/柵極長度(W/L)增大而降低。關(guān)于這一點，如果增大開關(guān)S21、S22、S23的開關(guān)尺寸來降低其開關(guān)電阻，則能夠縮短無源積分器18_2的穩(wěn)定時間常數(shù)。因此，根據(jù)本實施例，能夠使無源積分器18_2的穩(wěn)定動作高速化，并且，在使該無源積分器18_2的穩(wěn)定動作高速化的基礎(chǔ)上無需在最終級的積分器中追加連接頻帶限制用的虛擬負載電容(電容器等)等，所以能夠簡易地實現(xiàn)該無源積分器18_2的穩(wěn)定動作的高速化，能夠用簡易的結(jié)構(gòu)使最終級的積分器18_2的穩(wěn)定時間常數(shù)高速化。因此，根據(jù)本實施例，能夠使構(gòu)成ΔΣ調(diào)制器10的全部積分器18_1、18_2按照由運算放大器40的最高的單位增益頻率fu_max決定的最快穩(wěn)定時間常數(shù)動作，作為其結(jié)果，能夠使ΔΣ調(diào)制器10整體中的采樣頻率高速化至最大限。另外，在本實施例中，最終級的積分器18_2是未使用放大電路的無源積分器，所以相比于是使用了放大電路的有源SC積分器的情況，能夠削減ΔΣ調(diào)制器10具有的運算放大器，作為其結(jié)果，能夠縮小電路規(guī)模，實現(xiàn)小芯片面積，并且實現(xiàn)低功耗。另外，在本實施例中，對ΔΣ調(diào)制器10中的最終級的積分器的后一級連接量化器20(即，比較器44)。作為上述比較器44，有時使用與時鐘同步地在其上升沿邊緣或者其下降沿邊緣進行比較動作的鎖存比較器。該鎖存比較器根據(jù)時鐘輸入從開始比較動作到確定輸出值(高或者低)位為止，需要一定程度的動作時間。特別在差動輸入小時，有時在輸出確定中花費大量的時間(亞穩(wěn)定)。為了避免亞穩(wěn)定所引起的ΔΣ調(diào)制器的誤動作，需要充分確保直至鎖存比較器的輸出確定為止的動作時間，需要在最終級的積分器中的積分動作完成之后進行該最終級積分器的后一級的比較器44中的比較動作。關(guān)于這一點，在ΔΣ調(diào)制器中，如果設(shè)為全部積分器由同一結(jié)構(gòu)構(gòu)成，則即使各積分器中的積分動作完成，仍需要用于進行比較器44中的比較動作的運算時間，所以存在ΔΣ調(diào)制器整體中的動作速度受到限制的擔心。圖6是用于說明本實施例的ΔΣ調(diào)制器10中的電路動作的圖。另外，一般，未使用放大電路的無源積分器的增益被設(shè)定為比使用放大電路的有源SC積分器的增益小，所以無源積分器的輸出振幅比有源SC積分器的輸出振幅小，但在圖6中，為了利用無源積分器和有源SC積分器比較輸出穩(wěn)定波形，所以示出了對無源積分器的輸出振幅(縱軸)進行了放大的圖。相對于此，在本實施例中，ΔΣ調(diào)制器10的最終級的積分器18_2是未使用放大電路的無源積分器，前級的積分器18_1是使用放大電路的有源SC積分器。在未使用放大電路的無源積分器中，如上所述，無運算放大器的反饋環(huán)，所以無振蕩穩(wěn)定性的制約，且?guī)缀鯚o運算放大器的最大輸出變化(轉(zhuǎn)換速率(slewrate))所致的動作速度界限(另外，雖然存在由MOS晶體管等構(gòu)成的開關(guān)的飽和電流所致的動作速度界限，但要看開關(guān)尺寸(MOS晶體管尺寸(＝縱橫比W/L)等)的設(shè)計而定的充分高速化是容易的)。因此，與有源SC積分器相比，無源積分器能夠?qū)崿F(xiàn)非常高速的穩(wěn)定動作。因此，在本實施例的結(jié)構(gòu)中，通過將最終級的積分器18_2設(shè)為無源積分器，如圖6所示，能夠使最終級的積分器18_2的穩(wěn)定動作在其他積分器(有源SC積分器)18_1的穩(wěn)定動作的完成前完成，作為其結(jié)果，能夠在其他積分器(有源SC積分器)18_1的穩(wěn)定動作的完成前(在時刻t1)開始后一級的比較器44的比較動作，能夠在其他積分器(有源SC積分器)18_1的穩(wěn)定動作的完成時(時刻t2)確定基于量化器20(比較器44)的比較動作的輸出值。因此，根據(jù)本實施例的ΔΣ調(diào)制器10，能夠在比較器44中的輸出確定與D/A變換器22中的輸出定時之間確保時間上的余量，能夠緩和比較器44以及D/A變換器22中的動作速度要求，并且，能夠避免比較器44中的亞穩(wěn)定，作為其結(jié)果，能夠使ΔΣ調(diào)制器整體更高速并且更穩(wěn)定地動作。另外，在上述第1實施例中，運算放大器40相當于權(quán)利要求書中記載的“放大電路”，采樣階段相當于權(quán)利要求書中記載的“第1動作階段”，積分階段相當于權(quán)利要求書中記載的“第2動作階段”，差分信號生成器16相當于權(quán)利要求書中記載的“差分信號生成器”，積分器18相當于權(quán)利要求書中記載的“積分單元”，量化器20以及比較器44相當于權(quán)利要求書中記載的“量化器”，D/A變換器22相當于權(quán)利要求書中記載的“D/A變換器”。實施例2在上述第1實施例中，ΔΣ調(diào)制器10的最終級的積分器(無源積分器)18_2由單端電路構(gòu)成。相對于此，在本發(fā)明的第2實施例中，最終級的積分器(無源積分器)由輸入以及輸出都被設(shè)為差動結(jié)構(gòu)的全差動電路構(gòu)成。一般，在ΔΣ調(diào)制器的有源SC積分器中，如果在積分階段中運算放大器的增益充分高，則在穩(wěn)定動作后，運算放大器的差動輸入((Vi-)-(Vi+))成為大致零，采樣電容器Cs中積蓄的電荷的大致全部被轉(zhuǎn)送到積分電容器Cf，所以有源SC積分器成為幾乎無積分器泄漏的理想的積分器。另一方面，在無源積分器中，在積分階段中，發(fā)生并不是采樣電容器Cs中積蓄的電荷的大致全部轉(zhuǎn)送到積分電容器Cf，而是在采樣電容器Cs中電荷殘留的積分器泄漏，所以無源積分器不成為理想的積分器。如果發(fā)生的積分器泄漏大，則有時無法獲得理想的噪聲整形特性，產(chǎn)生頻帶內(nèi)量化噪聲增加等性能降低。在無源積分器中，積分器泄漏是在一次的積分動作之后從積分器泄漏的比例，如果忽略寄生電容等，則使用在一次的積分動作之后從采樣電容器轉(zhuǎn)送到積分電容器的電荷的比例c(其中，c＝Cf/(Cs+Cf)成立。另外，圖2示出該c)，通過(1-c)來表示。另外，最終級的無源積分器的增益a通過Cs/(Cs+Cf)表示。1-c＝a＝Cs/(Cs+Cf)＝1/(1+(Cf/Cs))…(10)關(guān)于這一點，在最終級的無源積分器中，關(guān)于積分器泄漏，如果忽略寄生電容等，則如上述(10)式所示，與積分器的輸出/輸入增益成比例或者一致。在上述無源積分器中，為了減小積分器泄漏而接近理想積分器，需要相對采樣電容器Cs的電容值充分地增大積分電容器Cf的電容值，并減小積分器自身的增益。此處，如上述第1實施例所示，為了在前級的有源SC積分器的采樣階段以及積分階段中實現(xiàn)單位增益頻率的均衡化以及最大化，需要使后一級的無源積分器的采樣電容器Cs成為某種程度大的電容值，無法將該無源積分器的采樣電容器Cs的電容值設(shè)定為太小的值。為了相對向該無源積分器的采樣電容器Cs提供的電容值增大(Cf/Cs)比，需要增大積分電容器Cf的電容值。在集成電路中，一般，關(guān)于電容器，占有芯片面積與電容值的大小成比例地增大，所以在大電容的電容器中芯片面積將增大。進而，在全差動電路的結(jié)構(gòu)中，需要設(shè)置一對(2個)各元件，所以元件面積需要約2倍。關(guān)于這一點，在由全差動電路構(gòu)成的無源積分器中，為了減小積分器泄漏需要設(shè)置一對(2個)大電容的積分電容器，所以積分電容器占據(jù)大的芯片面積，成本變高。圖7示出本發(fā)明的第2實施例的ΔΣ調(diào)制器100的主要部分電路圖。本實施例是在上述第1實施例的ΔΣ型A/D變換器12中，使用輸入以及輸出都為差動結(jié)構(gòu)的ΔΣ調(diào)制器100實現(xiàn)的ΔΣ型A/D變換器的例子。向本實施例的ΔΣ調(diào)制器100輸入設(shè)為差動結(jié)構(gòu)的一對模擬輸入信號(模擬輸入電位)。ΔΣ調(diào)制器100具備位于最終級的無源積分器102。向無源積分器102輸入從位于該無源積分器102的前級的有源SC積分器輸出的差動模擬電位Vin+、Vin-。無源積分器102具有能夠?qū)斎氲哪M電位Vin+、Vin-進行采樣的一對采樣電容器Csp、Csn。一對采樣電容器Csp、Csn具有大致相等的電容。對采樣電容器Csp的輸入側(cè)端子經(jīng)由開關(guān)Sp1連接了輸入端子104。另外，對采樣電容器Csn的輸入側(cè)端子經(jīng)由開關(guān)Sn1連接了輸入端子106。向輸入端子104輸入來自有源SC積分器的模擬輸入電位Vin+，并且，向輸入端子106輸入來自有源SC積分器的模擬輸入電位Vin-。開關(guān)Sp1是對采樣電容器Csp的輸入側(cè)端子與輸入端子104進行導通/切斷的開關(guān)，并且，開關(guān)Sn1是對采樣電容器Csn的輸入側(cè)端子與輸入端子106進行導通/切斷的開關(guān)。采樣電容器Csp在開關(guān)Sp1處于ON狀態(tài)時，能夠積蓄依照經(jīng)由該開關(guān)Sp1輸入的來自前級有源SC積分器的模擬輸入電位Vin+的輸入電荷，通過該輸入電荷的積蓄，進行來自前級有源SC積分器的模擬輸入電位Vin+的采樣。另外，采樣電容器Csn在開關(guān)Sn1處于ON狀態(tài)時，能夠積蓄依照經(jīng)由該開關(guān)Sn1輸入的來自前級有源SC積分器的模擬輸入電位Vin-的輸入電荷，通過該輸入電荷的積蓄，進行來自前級有源SC積分器的模擬輸入電位Vin-的采樣。對采樣電容器Csp的輸入側(cè)端子還經(jīng)由開關(guān)Sp2連接了基準端子108，并且對采樣電容器Csn的輸入側(cè)端子還經(jīng)由開關(guān)Sn2連接了基準端子110。開關(guān)Sp2是對基準端子108與采樣電容器Csp的輸入側(cè)端子進行導通/切斷的開關(guān)，將采樣電容器Csp的輸入側(cè)端子對基準端子108連接或者斷開。開關(guān)Sn2是對基準端子110與采樣電容器Csn的輸入側(cè)端子進行導通/切斷的開關(guān)，將采樣電容器Csn的輸入側(cè)端子對基準端子110連接或者斷開。開關(guān)Sp2在應(yīng)轉(zhuǎn)送采樣電容器Csp中積蓄的電荷并實施加法積分時成為ON而使基準端子108與采樣電容器Csp的輸入側(cè)端子導通，并且，在不應(yīng)轉(zhuǎn)送采樣電容器Csp的電荷且不應(yīng)進行加法積分時成為OFF而將基準端子108從采樣電容器Csp的輸入側(cè)端子斷開。另外，開關(guān)Sn2在應(yīng)轉(zhuǎn)送采樣電容器Csn中積蓄的電荷并實施加法積分時成為ON而使基準端子110與采樣電容器Csn的輸入側(cè)端子導通，并且，在不應(yīng)轉(zhuǎn)送采樣電容器Csn的電荷且不應(yīng)進行加法積分時成為OFF而將基準端子110從采樣電容器Csn的輸入側(cè)端子斷開。向基準端子108以及基準端子110供給輸出共模電位Vocm(或者基準電位Vref)。該供給電位作為從ΔΣ調(diào)制器100的D/A變換器輸出的模擬的反饋信號發(fā)揮作用。采樣電容器Csp、Csn分別在開關(guān)Sp2、Sn2處于ON狀態(tài)時，能夠?qū)⒔?jīng)由該開關(guān)Sp2、Sn2輸入的輸出共模電位Vocm(或者基準電位Vref)作為基準，進行電荷轉(zhuǎn)送。ΔΣ調(diào)制器100具備作為位于無源積分器102的后一級的量化器的比較器(未圖示)。從無源積分器102輸出的差動模擬電位Vo+、Vo-被輸入到該比較器的差動輸入端子。具體而言，對上述采樣電容器Csp的輸出側(cè)端子經(jīng)由開關(guān)Sp3連接了比較器的反轉(zhuǎn)輸入端子。另外，對上述采樣電容器Csn的輸出側(cè)端子經(jīng)由開關(guān)Sn3連接了比較器的反轉(zhuǎn)輸入端子。開關(guān)Sp3是對采樣電容器Csp的輸出側(cè)端子與比較器的反轉(zhuǎn)輸入端子進行導通/切斷的開關(guān)，并且，開關(guān)Sn3是對采樣電容器Csn的輸出側(cè)端子與比較器的非反轉(zhuǎn)輸入端子進行導通/切斷的開關(guān)。在比較器的反轉(zhuǎn)輸入端子與非反轉(zhuǎn)輸入端子之間(即，無源積分器102的差動輸出端子間)，連接了電容器Cfd。電容器Cfd由相互反向并聯(lián)連接了的2個電容器Cfd1、Cfd2構(gòu)成。電容器Cfd(即，電容器Cfd1以及Cfd2)是被轉(zhuǎn)送上述采樣電容器Csp、Csn中積蓄的電荷的臨時存儲電容器。以下，將電容器Cfd稱為積分電容器Cfd。另外，積分電容器Cfd的電容被設(shè)定為比上述采樣電容器Csp、Csn的電容大的值。另外，積分電容器Cfd1的電容和積分電容器Cfd2的電容大致相同。對采樣電容器Csp的輸出側(cè)端子還經(jīng)由開關(guān)Sp4連接了基準端子112。另外，對采樣電容器Csn的輸出側(cè)端子還經(jīng)由開關(guān)Sn4連接了基準端子114。向基準端子112、114輸入預(yù)定的共模電位Vcm。在本實施例的ΔΣ調(diào)制器100中，在無源積分器102中進行差動模擬輸入電位(即，前級的有源SC積分器的差動模擬輸出電位)Vin+、Vin-的采樣時(采樣階段時)，開關(guān)Sp1、Sn1、Sp4、Sn4都成為ON，并且，開關(guān)Sp2、Sn2、Sp3、Sn3都成為OFF。如果針對各開關(guān)實現(xiàn)了上述ON/OFF狀態(tài)，則向采樣電容器Csp的兩端施加輸入到輸入端子104的模擬輸入電位Vin+與共模電位Vcm的電位差(輸入電壓)，并且向采樣電容器Csn的兩端，施加輸入到輸入端子106的模擬輸入電位Vin-和共模電位Vcm的電位差(輸入電壓)。在該情況下，在采樣電容器Csp中積蓄以共模電位Vcm為基準的與模擬輸入電位Vin+對應(yīng)的電荷(輸入電荷)，并且，在采樣電容器Csn中積蓄以共模電位Vcm為基準的與模擬輸入電位Vin-對應(yīng)的電荷(輸入電荷)。因此，在采樣階段中，在采樣電容器Csp中將共模電位Vcm作為基準進行模擬輸入電位Vin+的采樣，并且，在采樣電容器Csn中將共模電位Vcm作為基準進行模擬輸入電位Vin-的采樣。如果采樣電容器Csp、Csn中的模擬輸入電位Vin+、Vin-的采樣完成而在這些電容器Csp、Csn中積蓄了依照該模擬輸入電位Vin+、Vin-的輸入電荷，則接下來，進行將這些采樣電容器Csp、Csn中積蓄的電荷轉(zhuǎn)送到積分電容器Cfd的加法積分。在進行向積分電容器Cfd的加法積分的積分階段時，開關(guān)Sp1、Sn1、Sp4、Sn4都成為OFF，并且開關(guān)Sp2、Sn2、Sp3、Sn3都成為ON。另外，采樣階段中的采樣和積分階段中的積分分別在相互不同的時間定時進行，采樣階段和積分階段時間上不重疊地交替重復(fù)。如果針對各開關(guān)實現(xiàn)了上述ON/OFF狀態(tài)，則在向采樣電容器Csp、Csn的輸入側(cè)端子施加了輸出共模電位Vocm(或者基準電位Vref)的基礎(chǔ)上，這些采樣電容器Csp、Csn都連接到積分電容器Cfd，在這些采樣電容器Csp、Csn的輸出側(cè)端子之間連接積分電容器Cfd的兩端。另外，在該積分階段中，也可以是采樣電容器Csp、Csn的輸入側(cè)端子之間通過開關(guān)相互連接的結(jié)構(gòu)。在該情況下，將輸出共模電位Vocm(或者基準電位Vref)作為基準，將采樣電容器Csp、Csn中積蓄的與前級的有源SC積分器的輸出電位Vin+、Vin-對應(yīng)的電荷轉(zhuǎn)送到積分電容器Cfd。如果進行了上述轉(zhuǎn)送，則在積分電容器Cfd的兩端產(chǎn)生的電壓成為與采樣電容器Csp、Csn以及積分電容器Cfd的電容和前級的有源SC積分器的輸出電位Vin+、Vin-對應(yīng)的電壓。因此，在積分階段中，將與采樣電容器Csp、Csn以及積分電容器Cfd的電容和前級的有源SC積分器的輸出電位Vin+、Vin-對應(yīng)的差動模擬電位作為無源積分器102的輸出電位Vo+、Vo-而輸入到比較器的差動輸入端子。位于無源積分器102的后一級的比較器將輸入到差動輸入端子的差動模擬電位Vo+、Vo-的大小結(jié)果作為數(shù)字信號列輸出而供給到D觸發(fā)器(未圖示)。因此，ΔΣ調(diào)制器100將差動模擬輸入電位變換為數(shù)字信號列。在本實施例中，ΔΣ調(diào)制器100也是級聯(lián)連接了2個以上的n個積分器的n次ΔΣ調(diào)制器，在最終級具有未使用放大電路的無源積分器102，并且，在最終級的前級具有使用了放大電路和開關(guān)電容器的有源SC積分器。該有源SC積分器交替連接到自己具有的采樣電容器Cs和下級的采樣電容器Cs。因此，與上述第1實施例同樣地，能夠使有源SC積分器的穩(wěn)定時間常數(shù)τ成為最短，使有源SC積分器以最高速實施穩(wěn)定動作，能夠使采樣以由運算放大器的性能決定的最高頻率動作。另外，最終級的積分器102是無源積分器。因此，與上述第1實施例同樣地，能夠避免在采樣階段中最終級的積分器102的振蕩穩(wěn)定性受損，同時能夠簡易地實現(xiàn)無源積分器102的穩(wěn)定動作的高速化。因此，在本實施例中，也能夠使構(gòu)成ΔΣ調(diào)制器100的全部積分器以由運算放大器的最高的單位增益頻率fu_max決定的最快穩(wěn)定時間常數(shù)動作，作為其結(jié)果，能夠使ΔΣ調(diào)制器100整體中的采樣頻率高速化至最大限。另外，在本實施例中，也與上述第1實施例同樣地，通過將最終級的積分器102設(shè)為無源積分器，能夠削減ΔΣ調(diào)制器100具有的運算放大器，作為其結(jié)果，能夠縮小電路規(guī)模，實現(xiàn)小芯片面積，并且，實現(xiàn)低功耗。進而，能夠使最終級的積分器102的穩(wěn)定動作在其他積分器(有源SC積分器)的穩(wěn)定動作完成前完成，在其他積分器(有源SC積分器)的穩(wěn)定動作的完成前開始后一級的量化器20(比較器44)的比較動作，所以能夠使ΔΣ調(diào)制器整體更高速并且穩(wěn)定地動作。但是，在集成電路中形成的電容器一般由下部電極和上部電極構(gòu)成。在下部電極與基板(襯底)之間，構(gòu)造上介有寄生電容，所以如果設(shè)為單一的電容器連接于積分器的差動輸出之間的結(jié)構(gòu)，則各電極的寄生電容不平衡而成為非對稱。該現(xiàn)象在全差動電路中不優(yōu)選。因此，在本實施例中，最終級的無源積分器102的積分電容器Cfd被分割為2個積分電容器Cfd1、Cfd2。這些積分電容器Cfd1的電容和積分電容器Cfd2的電容大致相同，積分電容器Cfd1、Cfd2相互反向并聯(lián)連接。因此，能夠使ΔΣ調(diào)制器100具有的無源積分器102在全差動電路的正側(cè)和負側(cè)之間平衡，能夠?qū)崿F(xiàn)全差動電路中的期望的動作。進而，本實施例的ΔΣ調(diào)制器100具有以下所示的效果。以下，與圖8所示的對比ΔΣ調(diào)制器150對比地說明本實施例的ΔΣ調(diào)制器100的效果。另外，在圖8中，針對與圖7所示的結(jié)構(gòu)相同的部分，附加同一符號而省略其說明。將從無源積分器的差動輸出Vo+、Vo-側(cè)觀察到的采樣電容器Cs以及積分電容器Cf的有效的電容分別設(shè)為Cs(eff)、Cf(eff)。設(shè)為對比ΔΣ調(diào)制器150具有位于最終級的對比無源積分器152。對比無源積分器152與本實施例的ΔΣ調(diào)制器100的無源積分器102不同，不具有連接在比較器的反轉(zhuǎn)輸入端子與非反轉(zhuǎn)輸入端子之間(即，無源積分器102的差動輸出端子之間)的積分電容器，而具有2個積分電容器Cfcp、Cfcn。積分電容器Cfcp連接于比較器的反轉(zhuǎn)輸入端子與輸入共模電位Vcm的基準端子154之間。另外，積分電容器Cfcn連接于比較器的非反轉(zhuǎn)輸入端子與輸入共模電位Vcm的基準端子156之間。在本實施例的無源積分器102和對比Δ調(diào)制器150的對比無源積分器152中，在采樣階段中，在從差動輸出Vo+、Vo-側(cè)觀察時，采樣電容器Csp、Csn這2個元件都被串聯(lián)連接。在該情況下，采樣電容器Csp、Csn的有效電容Cs(eff)是這些采樣電容器Csp、Csn的串聯(lián)合成電容，通過各采樣電容器Csp、Csn的電容值的倒數(shù)的總和的倒數(shù)提供。如果作為各采樣電容器Csp、Csn的電容值，Csp＝Csn＝Cs0成立，則在無源積分器102以及對比無源積分器152中，有效電容Cs(eff)都如下式(11)所示，成為一對采樣電容器Csp、Csn的電容值Cs0的1/2倍。Cs(eff)＝1/((1/Csp)+(1/Csn))＝(1/2)·Cs0…(11)另一方面，在本實施例的無源積分器102和對比無源積分器152中，在積分階段中，電路的連接相互不同，所以從差動輸出Vo+、Vo-側(cè)觀察到的積分電容器Cf的有效電容Cf(eff)相互不同。在對比無源積分器152中，在積分階段中，在從差動輸出Vo+、Vo-側(cè)觀察時，積分電容器Cfcp、Cfcn被串聯(lián)連接。因此，如果作為各積分電容器Cfcp、Cfcn的電容值而Cfcp＝Cfcn＝Cfc0成立，則從差動輸出Vo+、Vo-側(cè)觀察到的積分電容器Cf的有效電容Cf(eff)如下式(12)所示，成為一對積分電容器Cfcp、Cfcn的電容值Cfc0的1/2倍。Cf(eff)＝1/((1/Cfcp)+(1/Cfcn))＝(1/2)·Cfc0…(12)另外，在無源積分器102中，在積分階段中，在從差動輸出Vo+、Vo-側(cè)觀察時，積分電容器Cfd1、Cfd2被并聯(lián)連接。因此，如果作為各積分電容器Cfd1、Cfd2的電容值而Cfd1＝Cfd2＝Cfd0成立，則從差動輸出Vo+、Vo-側(cè)觀察到積分電容器Cf的有效電容Cf(eff)如下式(13)所示，成為一對積分電容器Cfd1、Cfd2的電容值Cfc0的和(2倍)。Cf(eff)＝Cfd1+Cfd2＝2·Cfd0…(13)即，在比較了積分電容器由相互相同的元件面積并且相同的元件數(shù)構(gòu)成的本實施例的ΔΣ調(diào)制器100和對比ΔΣ調(diào)制器150的情況下，在本實施例的ΔΣ調(diào)制器100中，從差動輸出Vo+、Vo-側(cè)觀察到的無源積分器102的積分電容器Cf的有效電容Cf(eff)相對對比ΔΣ調(diào)制器150中的有效電容Cf(eff)實質(zhì)上成為4倍。無源積分器即使由全差動電路構(gòu)成，通過等價地增大積分電容器Cf的電容值相對采樣電容器Cs的電容值之比(＝Cf/Cs)，能夠減小積分器泄漏。在本實施例的無源積分器102和對比無源積分器152中，如果忽略寄生電容等，則積分器泄漏都等于積分器的輸出/輸入增益。在該情況下，對比無源積分器152的積分器泄漏如下式(14)所示，本實施例的無源積分器102的積分器泄漏如下式(15)所示。(1-c)＝(1/2)·Cs0/((1/2)·Cs0+(1/2)·Cfc0)＝Cs0/(Cs0+Cfc0)…(14)(1-c)＝(1/2)·Cs0/((1/2)·Cs0+2·Cfd0)＝Cs0/(Cs0+4·Cfd0)…(15)因此，根據(jù)本實施例的無源積分器102，為了實現(xiàn)相同的積分器泄漏，只要將積分電容器的電容值相比于對比無源積分器152設(shè)為1/4就足夠了。即，相比于對比無源積分器152，能夠?qū)⒎e分器泄漏以及積分器增益抑制得較小，特別在Cs0<<Cfc0＝Cfd0成立時，能夠用相同的尺寸的積分電容器將積分器泄漏抑制為大致1/4。因此，根據(jù)本實施例的ΔΣ調(diào)制器100，相比于對比無源積分器152，能夠通過約4倍的積分電容器的面積效率降低積分器泄漏以及積分增益，能夠?qū)崿F(xiàn)電路裝置的小型化。另外，在上述第2實施例中，采樣電容器Csp、Csn相當于權(quán)利要求書中記載的“一對采樣電容器”，積分電容器Cfd、Cfd1、Cfd2相當于權(quán)利要求書中記載的“積分電容器”。但是，在上述第2實施例中，在比較器的反轉(zhuǎn)輸入端子與非反轉(zhuǎn)輸入端子之間(即，無源積分器102的差動輸出端子之間)連接積分電容器Cfd1、Cfd2，但也可以如圖9所示，在無源積分器200的差動輸出端子之間連接積分電容器Cfd1、Cfd2，并且，進而在該無源積分器200的差動輸出端子的各個與共模之間連接電容器，即，也可以在無源積分器200的反轉(zhuǎn)輸出端子(比較器44的反轉(zhuǎn)輸入端子)與共模(基準端子202)之間連接電容器Cfcp，并且在無源積分器200的非反轉(zhuǎn)輸出端子(比較器44的非反轉(zhuǎn)輸入端子)與共模(基準端子204)之間連接電容器Cfcn。另外，向基準端子202、204都輸入預(yù)定的共模電位Vcm。在上述變形例的無源積分器200中，電容器Cfcp、Cfcn具有使無源積分器的輸出的共模電位穩(wěn)定化的作用。一般，集成電路中形成的電容器在下部電極與基板(襯底)之間存在幾十％的寄生電容，所以能夠使共模電位某種程度穩(wěn)定化，但通過進一步追加連接上述電容器Cfcp、Cfcn，能夠使該共模電位的穩(wěn)定性進一步提高。另外，如果在該無源積分器200中，Cfcp＝Cfcn＝Cfc0成立，則積分器泄漏(1-c)如下式(16)所示。因此，根據(jù)上述無源積分器200，相比于上述第2實施例的無源積分器102，能夠?qū)⒎e分器泄漏以及積分器增益抑制得更小。(1-c)＝Cs0/(Cs0+4·Cfd0+Cfc0)…(16)另外，在上述第2實施例中，用對模擬輸入電位Vin+、Vin-進行采樣的采樣電容器Csp、Csn，兼作根據(jù)量化器的輸出對各積分器反饋加減運算基準電壓Vref的D/A變換器。但是，本發(fā)明不限于此，也可以如圖10以及圖11所示，針對各積分器的每一個，與采樣電容器Csp、Csn獨立地，設(shè)置對基準電位vref+、Vref-進行采樣的基準電壓用采樣電容器Crefp、Crefn(在前級的有源SC積分器300、400中為基準電壓用采樣電容器Cref1p、Cref1n，以及在后一級的無源積分器302、402中為基準電壓用采樣電容器Cref2p、Cref2n)。另外，在圖10以及圖11中，前級的有源SC積分器300、400的采樣電容器是Cs1p、Cs1n，積分電容器是Cf1p、Cf1n，差動輸出是Vo1+、Vo1-。另外，后一級的無源積分器302、402的采樣電容器是Cs2p、Cs2n，積分電容器是Cfd1、Cfd2，差動輸出是Vo2+、Vo2-。在圖10所示的變形例的結(jié)構(gòu)中，在采樣階段中，基準電壓用采樣電容器Crefp、Crefn連接到被輸入作為基準電位Vref+與基準電位Vref-的中點的基準電壓用共模電位Vrefcm的端子，所以進行該共模電位Vrefcm的采樣。另一方面，在積分階段中，根據(jù)比較器輸出選擇性地連接到被輸入基準電位Vref+的端子和被輸入基準電位Vref-的端子，所以將基準電位Vref+、Vref-作為基準，將基準電壓用采樣電容器Crefp、Crefn中積蓄的與基準電壓用共模電位Vrefcm對應(yīng)的電荷轉(zhuǎn)送到積分電容器Cf(具體而言，Cf1p、Cf1n、Cfd1、Cfd2)，從而進行積分。另外，在圖11所示的變形例的結(jié)構(gòu)中，不使用圖10所示的變形例的結(jié)構(gòu)中使用的基準電壓用共模電位Vrefcm，根據(jù)比較器輸出，在采樣階段和積分階段之間切換基準電壓用采樣電容器Crefp、Crefn的連接。根據(jù)上述變形例，與圖10所示的變形例不同，能夠去掉基準電壓用共模電位Vrefcm。另外，基準電壓Vref(＝(Vref+)-(Vref-))被設(shè)為2倍而進行加減運算，所以在輸入換算中，基準電壓等價地成為2·(Cref/Cs)·Vref。另外，在圖11所示的變形例的結(jié)構(gòu)中，在前級的有源SC積分器400中設(shè)置電容器Cos1p、Cos1n。該電容器Cos1p、Cos1n在積分階段中，介于運算放大器404的差動輸入端子與采樣電容器Cs1p、Cs1n以及基準電壓用采樣電容器Cref1p、Cref1n之間。另外，在采樣階段中，在輸入共模電位Vicm與運算放大器輸出Voi+、Voi-之間與積分電容器Cf1p、Cf1n串聯(lián)連接。根據(jù)上述變形例，通過電容器Cos1p、Cos1n的存在，能夠消除電路偏置，所以能夠使有源SC積分器400在維持高增益的差動輸出的電壓范圍內(nèi)動作。實施例3但是，在ΔΣ型A/D變換器中，在作為模擬輸入電位Vin而施加了一定的有理數(shù)(u＝x/y)附近的DC值時，ΔΣ調(diào)制器輸出周期性的序列，從而有可能發(fā)生不期望的周期信號(閑音)。關(guān)于該閑音，特別，在一次、二次的比較低次的ΔΣ調(diào)制器中，在作為模擬輸入電位Vin施加了“0”、“1/2”、“1/3”那樣的簡單的有理數(shù)值的附近的DC值時易于產(chǎn)生，并且，在有積分器泄漏的無源積分器中易于發(fā)生。如果閑音具有的頻率成分包含于模擬輸入電位Vin的信號頻帶內(nèi)，則無法在位于ΔΣ調(diào)制器的后一級的數(shù)字濾波器中去除該閑音，產(chǎn)生信噪比(SNR；Signal-to-NoiseRatio)惡化等特性降低。在最終級設(shè)置了無源積分器的ΔΣ型A/D變換器中，為了降低上述閑音，考慮(a)通過減小無源積分器的積分器泄漏而得到更接近理想的噪聲整形特性、(b)使用更高次的ΔΣ調(diào)制器。但是，為了在無源積分器中減小積分器泄漏，需要將積分電容器設(shè)計得極其大，所以在上述(a)的手法中，無源積分器占據(jù)大的芯片面積，導致高成本。另外，在上述(b)的手法中，積分器的級數(shù)比較多，所以電路規(guī)模增大，導致高成本。圖12示出本發(fā)明的第3實施例的ΔΣ調(diào)制器500的框圖。另外，圖12示出二次的ΔΣ調(diào)制器500。另外，在圖12中，針對與圖2所示的結(jié)構(gòu)相同的部分，附加同一符號而省略或者簡化其說明。本實施例的ΔΣ調(diào)制器500具有與在上述第1或者第2實施例中示出的ΔΣ調(diào)制器10、100等相同的結(jié)構(gòu)，并且通過進行預(yù)定的常數(shù)設(shè)計來實現(xiàn)。在本實施例中，如式(20)所示，ΔΣ調(diào)制器500以使對向第1積分器18_1的反饋D/A變換器22的量化間隔(QuantizationInterval)Vinterval乘以各積分器18_1～18_n的增益之積(a1×a2×…×an)而得到的結(jié)果成為量化器20的輸入換算熱噪聲的有效值Vcomp(rms；root-mean-square)的32倍以下的方式，實施常數(shù)設(shè)計。特別，在量化器20是由單一的比較器構(gòu)成的1比特量化器，且D/A變換器22根據(jù)該量化器20的輸出而以(+Vref)和(-Vref)切換輸出的情況下，以滿足式(21)的方式，實施常數(shù)設(shè)計。其原因為，在該情況下，Vinterval＝(+Vref)-(-Vref)＝2·Vref成立。(a1×a2×…×an)Vinterval≤32·Vcomp(rms)…(20)(a1×a2×…×an)·(2·Vref)≤32·Vcomp(rms)…(21)以下，在本實施例的ΔΣ調(diào)制器500中，說明進行上述常數(shù)設(shè)計的理由。另外，設(shè)為ΔΣ調(diào)制器500是二次的ΔΣ調(diào)制器，量化器20是1比特量化器。在構(gòu)成量化器的比較器電路中，存在偏置、電路元件噪聲等各種誤差主要原因。如果通過減小最終級的無源積分器的增益，其輸出信號振幅以及量化器的量化間隔成比例地變小，則由該輸出信號振幅和該量化間隔決定的量化誤差(以下稱為量化噪聲)成為接近量化器的比較器電路的誤差的水平，該誤差對ΔΣ調(diào)制器的特性造成影響。比較器電路的主要的誤差主要原因根據(jù)輸入換算特性被分類為偏置、遲滯(hysteresis)、作為低頻噪聲的閃爍噪聲、以及作為白噪聲的熱噪聲。以下，針對這些分類的每一個，考察對ΔΣ調(diào)制器的影響。[偏置]一般，利用CMOS電路的比較器有時具有幾十毫伏特程度的偏置。在量化器是1比特量化器的情況下，即使比較器具有DC性的偏置誤差，最終級的無源積分器的輸出以及前級的有源SC積分器的輸出在DC上僅偏移校正該偏置誤差的量，所以只要前級的有源SC積分器具有容許該校正量的充分大的輸出振幅范圍，則偏置不會對ΔΣ調(diào)制器的輸入-輸出特性造成影響。[遲滯]一般，如果在比較動作前對電路內(nèi)部進行復(fù)位之后使用詳述的鎖存比較器，則比較器電路的遲滯充分變小，并非在通常的設(shè)計中成為問題的量。因此，遲滯不會對ΔΣ調(diào)制器的輸入-輸出特性造成影響。[閃爍噪聲]MOS晶體管的閃爍噪聲那樣的低頻噪聲的成分，通過ΔΣ調(diào)制器的噪聲整形特性被大幅衰減。在前級具有有源SC積分器的二次以上的ΔΣ調(diào)制器中，通過噪聲整形特性，信號頻帶成分被大幅衰減。因此，閃爍噪聲不會對ΔΣ調(diào)制器的輸入-輸出特性造成影響。[熱噪聲]熱噪聲是頻譜均勻的隨機的噪聲，其振幅通過有效值rms(root-mean-square:均方根)表示。CMOS鎖存比較器的熱噪聲有效值通常比較地小至幾百微伏特(即使大，也是幾毫伏特以下)。在比較器的熱噪聲振幅比量化噪聲充分小的情況下，熱噪聲對ΔΣ調(diào)制器的輸入-輸出特性造成的影響小。但是，如果積分器增益降低而量化噪聲變小，比較器的熱噪聲振幅相對地成為無法忽略的水平，則熱噪聲對ΔΣ調(diào)制器的輸入-輸出特性造成的影響增大。關(guān)于比較器電路的輸入部的熱噪聲，與量化噪聲同樣地，通過ΔΣ調(diào)制器實施噪聲整形而衰減，但在遠大于量化噪聲的振幅中，信噪比SNR惡化?；蛘?，如果前級的有源積分部的輸出振幅增大而超過運算放大器的正常動作范圍，則ΔΣ調(diào)制器的線性、噪聲特性也有時降低。另一方面，在比較器電路的熱噪聲振幅處于一定的范圍內(nèi)的情況下，通過該熱噪聲作為高頻脈動(dither)發(fā)揮功能，產(chǎn)生降低閑音的效果。此處，量化器的量化噪聲與量化間隔大致成比例。關(guān)于量化器的輸入(最終級的積分器的輸出)中的量化間隔，能夠考慮為對連接到最前級的積分器(第1積分器)的反饋D/A變換器的量化間隔Vinterval乘以各積分器增益之積(a1×a2×…×an)而得到的結(jié)果。實際上，為了通過比較器電路的微小的自熱噪聲而產(chǎn)生閑音降低效果，需要以將量化噪聲降低至微小水平的方式，將積分器增益之積(a1×a2×…×an)設(shè)定得較小。另外，在二次ΔΣ調(diào)制器中，如果過于降低前級的積分器增益a1，則該級中的噪聲僅通過直至前級積分器為止的一次噪聲整形效果而被衰減，所以該前級的積分器的輸出信號振幅變小而信噪比SNR降低。因此，為了減小積分器增益之積(a1×a2×…×an)，需要將最終級的積分器增益a2設(shè)定得充分小。相對于此，本實施例的ΔΣ調(diào)制器500具有與在上述第1或者第2實施例中示出的ΔΣ調(diào)制器10、100等相同的結(jié)構(gòu)。即，在前級的有源SC積分器18_1中，無需將積分器增益以及信號振幅都降低而實現(xiàn)幾乎無積分器泄漏的理想的積分器，所以能夠確保充分的噪聲整形特性以及信噪比SNR。另外，在后一級(最終級)的無源積分器18_2中，如上所述，能夠通過增大(Cf/Cs)比而將積分器泄漏以及積分器增益都充分降低。另外，在ΔΣ調(diào)制器500中，即使對量化器20的比較器電路施加了熱噪聲，該熱噪聲與量化噪聲同樣地被進行噪聲整形而衰減，所以只要該熱噪聲在不超過量化噪聲的條件范圍內(nèi)，則能夠得到降低閑音的效果。進而，如果本實施例的ΔΣ調(diào)制器500的無源積分器如上述第2實施例所示，是由全差動電路構(gòu)成的無源積分器，則能夠以與以往相比約4倍的面積效率實現(xiàn)積分電容器，不僅能夠高效地降低積分器泄漏，而且能夠高效地降低積分器增益。因此，能夠以小芯片面積實現(xiàn)抑制了閑音的ΔΣ調(diào)制器。圖13示出圖12所示的ΔΣ調(diào)制器500中的、輸入換算熱噪聲的有效值Vcomp(rms)相對量化器20的量化間隔Vinterval的每個比的、表示最終級的無源積分器18_2的積分器泄漏(1-c)和閑音振幅的關(guān)系的仿真結(jié)果。圖14是將圖12所示的ΔΣ調(diào)制器500中的、輸入換算熱噪聲的有效值Vcomp(rms)相對量化器20的量化間隔Vinterval之比被固定為1/32時的、表示最終級的無源積分器18_2的積分器泄漏(1-c)和閑音振幅的關(guān)系的仿真結(jié)果與無輸入換算熱噪聲的情況比較了的圖。圖15示出圖12所示的ΔΣ調(diào)制器500中的輸入換算熱噪聲的有效值Vcomp(rms)＝0成立時的表示閑音波形的時間變化的仿真結(jié)果。另外，圖16示出圖12所示的ΔΣ調(diào)制器500中的輸入換算熱噪聲的有效值Vcomp(rms)被固定為預(yù)定值時的表示閑音波形的時間變化的仿真結(jié)果。另外，圖13所示的仿真結(jié)果是指，使前級的有源SC積分器18_1的增益a1成為“1”、使最終級的無源積分器18_2的增益a2成為“1”、使從D/A變換器22向最終級的無源積分器18_2的增益b成為“2”、作為模擬輸入電位Vin而施加零附近(例如，-0.0005·Vref～+0.0005·Vref)的DC值、作為內(nèi)部噪聲對量化器20的輸入施加與比較器自熱噪聲相當?shù)陌咨肼曋?，作為ΔΣ調(diào)制器500的后一級的數(shù)字濾波器而使用256采樣移動平均濾波器的三級級聯(lián)連接，并且，使該量化器20的輸入換算熱噪聲的有效值Vcomp(rms)分別變化為量化噪聲Vinterval(＝2·Vref)的零倍(即不施加)、1/32倍、1/16倍、1/8倍、3/16倍以及1/4倍時的結(jié)果。根據(jù)該圖13所示的仿真結(jié)果示出以下情況。在未對量化器20施加熱噪聲時，閑音振幅與最終級的無源積分器18_2的積分器泄漏(1-c)大致成比例。如果對量化器20施加熱噪聲并使該熱噪聲逐漸增大，則在有效值Vcomp(rms)≤(1/64)·Vinterval成立的范圍內(nèi)，在閑音振幅中未發(fā)現(xiàn)太顯著的變化，但如果使熱噪聲大到其以上，則閑音振幅開始降低，而且，在Vcomp(rms)≥(1/32)·Vinterval成立的范圍內(nèi)，閑音振幅大幅降低。另外，在該條件下，量化器20的輸入換算熱噪聲的有效值Vcomp(rms)為量化間隔Vinterval的1/8～1/4倍，包含閑音的噪聲振幅(peak-to-peak)成為最小。另外，圖14所示的仿真結(jié)果是，在使前級的有源SC積分器18_1的增益a1成為“1”、使從D/A變換器22向最終級的無源積分器18_2的增益b成為“2”、將量化器20的輸入換算熱噪聲的有效值Vcomp(rms)固定為量化噪聲Vinterval(＝2·Vref)的1/32倍之后，使最終級的無源積分器18_2的增益a2伴隨積分器泄漏(1-c)成比例地變化了的情況(a2＝(1/2)·(1-c))的結(jié)果。根據(jù)該圖14所示的仿真結(jié)果示出以下情況。如果降低最終級的無源積分器18_2的積分器泄漏(1-c)，則閑音振幅變小，但在量化器20的輸入換算熱噪聲是零的情況下，該閑音振幅與該積分器泄漏(1-c)成比例地變小。另一方面，在存在量化器20的輸入換算熱噪聲的情況下，進一步地，隨著該積分器泄漏(1-c)減小，最終級的無源積分器18_2的增益a2成比例地降低，所以作為整體，閑音加速地變小(比較器電路的自熱噪聲所致的閑音降低效果)。進而，圖15以及圖16所示的仿真結(jié)果是，使二次的ΔΣ調(diào)制器的模擬輸入電位Vin成為(1/4000)·Vref、使前級的有源SC積分器18_1的增益a1成為“1/2”、使最終級的無源積分器18_2的增益a2成為“1/35”、使從D/A變換器22向最終級的無源積分器18_2的增益b成為“1”、使最終級的無源積分器18_2的積分器泄漏(1-c)成為“2/35”，并且作為ΔΣ調(diào)制器500的后一級的數(shù)字濾波器而使用了256采樣移動平均濾波器的三級級聯(lián)連接時的結(jié)果。另外，圖15所示的仿真結(jié)果是使量化器20的輸入換算熱噪聲的有效值Vcomp(rms)成為零時的結(jié)果。進而，圖16所示的仿真結(jié)果是使量化器20的輸入換算熱噪聲的有效值Vcomp(rms)成為(1/8)·(a1·a2)·(2·Vref)＝(1/8)·(1/70)·(2·Vref)時的結(jié)果。根據(jù)該圖15以及圖16所示的仿真結(jié)果可知，在向量化器20輸入了熱噪聲的情況下，相比于未輸入的情況，閑音振幅被較小地抑制為1/3以下。在本實施例中，關(guān)于ΔΣ調(diào)制器500，如上所述，以使對向第1積分器18_1的反饋D/A變換器22的量化間隔Vinterval乘以各積分器18_1～18_n的增益之積(a1×a2×…×an)而得到的結(jié)果成為量化器20的輸入換算熱噪聲的有效值Vcomp(rms；root-mean-square)的32倍以下的方式(以使上述式(20)成立的方式)，實施常數(shù)設(shè)計。特別，在量化器20是由單一的比較器構(gòu)成的1比特量化器、且D/A變換器22根據(jù)該量化器20的輸出而以(+Vref)和(-Vref)切換輸出的情況下，以使式(21)成立的方式，實施常數(shù)設(shè)計。例如，在如圖3所示的二次的ΔΣ調(diào)制器的結(jié)構(gòu)中，向第1積分器18_1的量化器20(比較器44)的量化間隔Vinterval是Vref(＝(Vref+)-(Vref-))，第1積分器18_1的增益a1是(Cs1/Cf1)，并且，第2積分器18_2的增益a2是(Cs2/Cf2)。因此，在該結(jié)構(gòu)中，依照(a1·a2)·Vinterval≤32·Vcomp(rms)，以使下式(22)成立的方式，進行電路設(shè)定。Cs1/Cf1)·(Cs2/Cf2)·Vref≤32·Vcomp(rms)…(22)另外，如圖10所示，在二次的ΔΣ調(diào)制器的結(jié)構(gòu)中，Cs1p＝Cs1n(＝Cs10)、Cref1p＝Cref1n(＝Cref10)、Cf1p＝Cf1n(＝Cf10)、Cs2p＝Cs2n(＝Cs20)、Cref2p＝Cref2n(＝Cref20)、Cfd1＝Cfd2(＝Cfd0)成立。另外，在該結(jié)構(gòu)中，在無源積分器18_2由全差動電路構(gòu)成、量化器20是由單一的比較器44構(gòu)成的1比特量化器、D/A變換器22根據(jù)該量化器20的輸出而以(+Vref)和(-Vref)切換輸出的情況下，在向第1積分器18_1的比較器44的量化間隔Vinterval是2·Vref、并且與采樣電容器Cs獨立地設(shè)定基準電壓用采樣電容器Cref的情況下，基準電壓Vref通過模擬輸入電位Vin換算成為(Cref/Cs)倍。Vinterval＝2·(Cref10/Cs10)·Vrefa1＝(Cs10/Cf10)a2＝Cs20/(Cs20+Cref20+4·Cfd0)因此，在圖10所示的二次的ΔΣ調(diào)制器的結(jié)構(gòu)中，依照(a1·a2)·Vinterval≤32·Vcomp(rms)，以使下式(23)成立的方式，進行電路設(shè)定。其中，Vref＝(Vref+)-(Vref-)成立。(Cs10/Cf10)·(Cs20/(Cs20+Cref20+4·Cfd0))·(2·(Cref10/Cs10)·Vref)＝(Cref10/Cf10)·(Cs20/(Cs20+Cref20+4·Cfd0))·(2·Vref)≤32·Vcomp(rms)…(23)例如，在Cref10/Cf10＝1/2、Vref＝256mV以及Vcomp(rms)＝0.5mV成立時，將第2積分器(最終級的無源積分器)18_2的增益a2設(shè)定為“1/16”以下即可。根據(jù)上述ΔΣ調(diào)制器500的結(jié)構(gòu)，能夠高效地降低閑音。因此，能夠?qū)⒆罱K級的無源積分器18_2的積分電容器的電容值設(shè)定為比僅根據(jù)積分器泄漏(1-c)而理論上預(yù)測的電容值更小，所以不需要準備尺寸極其大的積分電容器，能夠進一步降低芯片尺寸以及成本。另外，根據(jù)ΔΣ調(diào)制器500的結(jié)構(gòu)，無需為了降低閑音而設(shè)置專用的高頻脈動發(fā)生施加電路。因此，能夠?qū)崿F(xiàn)能夠高效地抑制閑音的ΔΣ調(diào)制器，能夠?qū)崿F(xiàn)電路規(guī)模、成本的削減。因此，根據(jù)具備本實施例的ΔΣ調(diào)制器500的ΔΣ型A/D變換器，能夠以小芯片面積實現(xiàn)A/D變換的寬頻帶/高分辨率。另外，在量化器20是由單一的比較器44構(gòu)成的1比特量化器的情況下，比較器44僅判定并輸出正/負中的某一個，所以即使最終級的無源積分器18_2的積分電容器具有非線性性，仍維持ΔΣ調(diào)制器的線性性。因此，作為最終級的無源積分器18_2的積分電容器，能夠使用柵極酸化膜MOS電容器、PN結(jié)電容器等電容/面積效率高的電容器，能夠以小芯片面積實現(xiàn)高效的ΔΣ調(diào)制器。但是，在上述第1～第3實施例中，將ΔΣ調(diào)制器中的最終級的無源積分器設(shè)為通過由開關(guān)和電容器構(gòu)成的開關(guān)電容器電路構(gòu)成的無源SC積分器，但本發(fā)明不限于此，也可以設(shè)為將電容器置換為電阻的無源RC積分器。另外，在上述第1～第3實施例中，主要使用了級聯(lián)連接了2個積分器的二次ΔΣ調(diào)制器，但還能夠應(yīng)用于級聯(lián)連接了3個以上的積分器的三次以上的ΔΣ調(diào)制器。另外，在上述第1～第3實施例中，ΔΣ調(diào)制器具備級聯(lián)連接的多個積分器、和與最終級的積分器(無源積分器)的輸出連接的唯一一個量化器。但是，如圖17所示，也可以將本發(fā)明應(yīng)用于ΔΣ調(diào)制器600具備級聯(lián)連接的多個(n個)積分器、與位于最終級的第n積分器(無源積分器)602的前級的第(n-1)積分器(有源SC積分器)604的輸出連接的第1量化器606、以及與位于最終級的積分器(無源積分器)602的輸出連接的第2量化器608，并且將兩個量化器606、608的輸出用作ΔΣ調(diào)制器600的輸出Dout1、Dout2的MASH(MultiStageNoiseShaping：多級噪聲整形)方式的ΔΣ調(diào)制器。在上述變形例中，也能夠得到與上述實施例同樣的效果。進而，在上述第1～第3實施例中，將使用了放大電路和開關(guān)電容器電路的有源SC積分器18_1設(shè)為位于最終級的無源積分器18_2、102的前級，但本發(fā)明不限于此，也可以位于最終級的無源積分器18_2、102的前第二級或前第二級以前。即，使有源SC積分器18_1位于至少最終級的無源積分器18_2、102的前一級以及該前一級以前即可。另外，該“最終級的無源積分器的前一級以及該前一級以前”是包括“最終級的前一級即最終級的緊前面”的概念。