參考電壓穩(wěn)定化電路及具備該電路的集成電路的制作方法
【專利摘要】本發(fā)明提供一種參考電壓穩(wěn)定化電路及具備該電路的集成電路。針對干擾噪聲、內(nèi)部電路的自身噪聲，穩(wěn)定地保持參考電壓。將通過第1以及第2信號線(L1、L2)的至少一方而提供的參考電壓穩(wěn)定化的參考電壓穩(wěn)定化電路(10)具備：前段電路(1)，其具有被連接在第1信號線(L1)與第2信號線(L2)之間的電容性通路(11)；和后段電路(2)，其具有電阻性通路(21)和電阻電路(22H、22L)。該電阻性通路(21)被連接在第1信號線(L1)與第2信號線(L2)之間，該電阻電路(22H、22L)在電容性通路(11)與電阻性通路(21)之間、被插入到第1以及第2信號線(L1、L2)中提供參考電壓的信號線中。
【專利說明】參考電壓穩(wěn)定化電路及具備該電路的集成電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種使參考電壓穩(wěn)定化的電路，特別地，涉及一種適合AD (模數(shù))轉(zhuǎn)換器的參考電壓穩(wěn)定化電路。
【背景技術(shù)】
[0002]AD轉(zhuǎn)換器被廣泛利用在各種信號處理領(lǐng)域，其轉(zhuǎn)換精度是重要的性能指標(biāo)。一般來講，AD轉(zhuǎn)換器通過將輸入信號與參考電壓比較，來進行AD轉(zhuǎn)換。因此，為了保持高的轉(zhuǎn)換精度，高精度地保持參考電壓在固定是非常重要的。雖然也取決于應(yīng)用，但更多的是由于mV級(order)的噪聲被重疊到參考電壓而導(dǎo)致AD轉(zhuǎn)換精度的惡化。因此，為了不會因干擾噪聲、AD轉(zhuǎn)換器本身發(fā)出的自身噪聲等而導(dǎo)致參考電壓浮動，使參考電壓穩(wěn)定化是非常重要的。
[0003]近年來，由于其功率效率較高，逐次比較型AD轉(zhuǎn)換器受到關(guān)注。圖10表示典型的逐次比較型AD轉(zhuǎn)換器的結(jié)構(gòu)。逐次比較型AD轉(zhuǎn)換器100具備:電容DAC102，其由按二進制比率對電容值(圖中的1C、4C、8C、…、512C)進行加權(quán)而成的電容陣列構(gòu)成；比較器104，其對模擬輸入電壓IN與由電容DAC102生成的電壓進行比較；鎖存電路106，其保存比較結(jié)果JPDAC控制部108，其基于從鎖存電路106輸出的信號，對電容DAC102進行控制。在電容DAC102中，電容陣列的一端連接模擬輸入電壓IN，另一端根據(jù)從DAC控制部108輸出的多位控制信號，分別獨立連接參考電壓VREFH、VREFL(其中，VREH1>VREFL)的任意一方。
[0004]逐次比較型AD轉(zhuǎn)換器100的動作如下。首先，在控制信號的MSB (MostSignificant Bit，最高有效位)為1、其他位為O的狀態(tài)下，由電容DAC102對模擬輸入電壓IN進行取樣后，DAC控制部108在每一時鐘，基于比較器104的比較結(jié)果，從MSB開始向下位位逐位地確定控制信號。此時，對從鎖存電路106輸出的信號進行串行并行轉(zhuǎn)換所得的是取樣后的模擬輸入電壓IN的AD轉(zhuǎn)換結(jié)果。
[0005]如果在各時鐘中比較器104執(zhí)行動作的定時，對VREFH-VREFL重疊mV級的噪聲，則會成為AD轉(zhuǎn)換誤差。此外，在比較器104的動作后，在電容陣列的另一端的連接狀態(tài)變更的定時，VREFH、VREFL的電荷被消耗，但此為AD轉(zhuǎn)換器的自身噪聲。
[0006]以往，在集成電路的內(nèi)外設(shè)置旁通電容器(by-pass condenser)(電容元件)，很好地除去重疊到參考電壓的噪聲。例如，如圖11所示，由I / O PIN P1、P2接受從外部電源200提供的電壓，通過信號線L1、L2，作為參考電壓VREH1、VREFL提供給AD轉(zhuǎn)換器100，在這樣的結(jié)構(gòu)中，在集成電路300的外部，I / O PIN P1、P2之間設(shè)置有外置旁通電容器(電容元件202)，在集成電路300的內(nèi)部的信號線L1、L2之間設(shè)置有內(nèi)置旁通電容器(電容元件203)。但是，由于集成電路300的封裝件(package)的寄生電感204的影響，外置旁通電容器在從接近IOOMHz至IOOMHz以上的頻率時效果變差，對信號線的低阻抗化不起作用。為了對此進行彌補，若內(nèi)置旁通電容器變大，則由于與寄生電感204之間的共振現(xiàn)象，重疊到參考電壓的噪聲產(chǎn)生阻尼振蕩(ringing)，且參考電壓的浮動不容易變平穩(wěn)。實際上，要得到10位左右的AD轉(zhuǎn)換精度，則需要為了抑制AD轉(zhuǎn)換器100的自身噪聲而需要設(shè)置nF級的內(nèi)置旁通電容器，而在集成電路內(nèi)設(shè)置這么大的電容元件是不現(xiàn)實的。
[0007]此外，取代內(nèi)部旁通電容器，可以在集成電路內(nèi)設(shè)置緩沖、有源旁通(activebypass)電路(以下稱為緩沖等)，來實現(xiàn)信號線的低阻抗化。例如，在圖12所示的例子中，在集成電路300的內(nèi)部設(shè)置有源旁通電路206(例如，參考專利文獻I)。在這種情況下，緩沖等的響應(yīng)速度，也就是說，緩沖等有多高速響應(yīng)噪聲并將其除去是重要的參數(shù)。由于響應(yīng)速度有限，因此雖然緩沖等不能對超過其響應(yīng)速度的瞬時間的噪聲進行響應(yīng)，但若經(jīng)過一段時間，就能夠?qū)⒖茧妷夯謴?fù)到原始的值。
[0008]在流水線(pipe line)型AD轉(zhuǎn)換器、逐次比較型AD轉(zhuǎn)換器等時鐘同步式的離散信號處理系統(tǒng)中，具有如果在AD轉(zhuǎn)換的瞬間充分地對噪聲進行抑制，則對AD轉(zhuǎn)換精度不會產(chǎn)生影響的特征。因此，即使在某個AD轉(zhuǎn)換中產(chǎn)生自身噪聲，只要在下一個AD轉(zhuǎn)換的瞬間之前，將參考電壓穩(wěn)定為正規(guī)的值就沒有問題。因此，對于自身噪聲，緩沖等能夠成為有力的方案。但是，如果轉(zhuǎn)換速度提高，即使具有大功率、大面積的緩沖等，在需要的時間內(nèi)穩(wěn)定噪聲也變得困難。此外，集成電路的封裝件的寄生電感使緩沖等的輸出產(chǎn)生阻尼振蕩，導(dǎo)致更加大幅度地延遲了穩(wěn)定(settling)。進一步地，在干擾噪聲的情況下，由于不知道是在哪個定時進入，因此需要在瞬時間將噪聲抑制到容許標(biāo)準(zhǔn)以下。針對干擾噪聲，需要借助些許能夠瞬時間響應(yīng)的電容元件的力量。
[0009]雖然存在將內(nèi)置旁通電容器與緩沖等雙方組合的方法，但在這種情況下，在干擾噪聲的抑制與自身噪聲的抑制之間存在權(quán)衡(trade-off)的問題。增大內(nèi)置旁通電容器來減少干擾噪聲，導(dǎo)致延遲緩沖等的響應(yīng)，延遲自身噪聲的穩(wěn)定。毫無疑問，如果將nF級的電容元件集成在集成電路內(nèi)，雖然通過該電容元件就能夠抑制自身噪聲，但如上所述，這是不現(xiàn)實的。另一方面，即使減小內(nèi)置旁通電容器來提高緩沖等的響應(yīng)，干擾噪聲的抑制也會變?nèi)酢Ｈ绻蓴_噪聲在剛剛AD轉(zhuǎn)換的定時之前被輸入，則不能使噪聲穩(wěn)定，產(chǎn)生AD轉(zhuǎn)換誤差。特別地，交錯構(gòu)成的AD轉(zhuǎn)換器等中，在參考電壓的信號線由多個AD轉(zhuǎn)換器共有的情況下，某個AD轉(zhuǎn)換器的自身噪聲變?yōu)楦蓴_噪聲，串入另外的AD轉(zhuǎn)換器中，成為更深刻的問題。
[0010]圖13表示典型的交錯構(gòu)成的AD轉(zhuǎn)換器(以下稱為交錯ADC)的結(jié)構(gòu)。在該交錯ADC中，信號線L1、L2分別連接4個AD轉(zhuǎn)換器100，在各AD轉(zhuǎn)換器100中，共用參考電壓VREFH、VREFL0 VREFH、VREFL從外部電源200被輸入到I / O PIN P1、P2。在具有內(nèi)部電源的情況下，也存在附加了外置旁通電容器(電容元件202)的情況。此外，為了抑制噪聲，該交錯ADC搭載著內(nèi)置旁通電容器(電容元件203)。若各AD轉(zhuǎn)換器100的AD轉(zhuǎn)換性能為10位50MHz，則該交錯ADC的AD轉(zhuǎn)換性能相當(dāng)于10位200MHz。
[0011]這里，如果將圖13的交錯ADC與相同性能的流水線型AD轉(zhuǎn)換器(以下稱為流水線ADC)進行比較，則交錯ADC與流水線ADC相比，能夠以遠少于流水線ADC的功率和面積進行設(shè)計。另一方面，即使是相同的轉(zhuǎn)換速度、轉(zhuǎn)換精度，交錯ADC的參考電壓所要求的精度更高，在流水線ADC中使用的參考電壓電路已經(jīng)不能專門應(yīng)用于交錯ADC。理由如下。在流水線ADC中，使參考電壓浮動的自身噪聲的頻率為200HMz。另一方面，在交錯ADC中，雖然各AD轉(zhuǎn)換器100以50MHz進行取樣動作，但由于是在每I時鐘對每I位進行逐次比較的結(jié)構(gòu)，因此其內(nèi)部時鐘接近1GHz。因此，如果自身噪聲被重疊到參考電壓，則需要在Ins以內(nèi)的短時間將參考電壓穩(wěn)定恢復(fù)到原來的值。并且，在交錯ADC中，某個AD轉(zhuǎn)換器100的自身噪聲對于別的AD轉(zhuǎn)換器100來說就變?yōu)楦蓴_噪聲。由于某個AD轉(zhuǎn)換器100的自身噪聲直接使參考電壓浮動，因此其大小與別的AD轉(zhuǎn)換器100的自身噪聲同等大，并且，其在與別的AD轉(zhuǎn)換器100的自身噪聲不同的定時被輸入。為了通過緩沖等使其穩(wěn)定，如果不能在比AD轉(zhuǎn)換器100為I個時的自身噪聲短很多的例如數(shù)百ps這樣的不現(xiàn)實的時間內(nèi)，使噪聲穩(wěn)定，則噪聲在下一個AD轉(zhuǎn)換的定時重疊，會成為AD轉(zhuǎn)換誤差的原因。
[0012]在先技術(shù)文獻
[0013]專利文獻
[0014]專利文獻1:美國專利第5049764號說明書
[0015]發(fā)明要解決的課題
[0016]不僅限于AD轉(zhuǎn)換器，在各種信號處理電路都需要提供穩(wěn)定的參考電壓。特別地，在逐次比較型AD轉(zhuǎn)換器，特別是在交錯構(gòu)成的AD轉(zhuǎn)換器、或者并列的AD轉(zhuǎn)換器中，需要非常穩(wěn)定的參考電壓。但是，在利用以往那樣的電容元件或者緩沖等實現(xiàn)的參考電壓的穩(wěn)定化中，不能擔(dān)保高速、高精度的AD轉(zhuǎn)換，此外，如果對其進行組合，就會產(chǎn)生干擾噪聲的抑制與自身噪聲的抑制之間的權(quán)衡的問題。

【發(fā)明內(nèi)容】

[0017]因此，本發(fā)明的課題在于，提供一種對于干擾噪聲、內(nèi)部電路的自身噪聲，能夠穩(wěn)定地保持參考電壓的參考電壓穩(wěn)定化電路。
[0018]解決課題的手段
[0019]根據(jù)本發(fā)明的一個形式，對通過第I以及第2信號線的至少一方而提供的參考電壓進行穩(wěn)定化的參考電壓穩(wěn)定化電路具備:前段電路，其具有被連接在所述第I信號線與所述第2信號線之間的電容性通路；和后段電路，其具有電阻性通路和電阻電路。該電阻性通路被連接在所述第I信號線與所述第2信號線之間，該電阻電路在所述電容性通路與所述電阻性通路之間、被插入到所述第I以及第2信號線中提供所述參考電壓的信號線中。
[0020]或者，根據(jù)本發(fā)明的另一個形式，對通過第I以及第2信號線的至少一方而提供的參考電壓進行穩(wěn)定化的參考電壓穩(wěn)定化電路具備:前段電路，其具有被連接在所述第I信號線與所述第2信號線之間的電容性通路；和后段電路。該后段電路具有:晶體管，該晶體管被插入到所述第I以及第2信號線中提供所述參考電壓的信號線中，向柵極施加偏壓電壓；偏壓生成電路，該偏壓生成電路生成所述偏壓電壓；和電容元件，該電容元件被連接在所述晶體管的柵極與所述第I以及第2信號線中未插入該晶體管一方的信號線之間。
[0021]根據(jù)這些結(jié)構(gòu)，通過插入到提供參考電壓的信號線中的電阻電路，或者利用晶體管將該信號線分離為I / O側(cè)和內(nèi)部電路側(cè)，從而前段電路和后段電路互不干涉，前段電路抑制干擾噪聲，后段電路抑制內(nèi)部電路的自身噪聲，從而能夠使參考電壓穩(wěn)定化。
[0022]發(fā)明效果
[0023]根據(jù)本發(fā)明，能夠解決干擾噪聲的抑制與自身噪聲的抑制之間的權(quán)衡的問題，同時對干擾噪聲以及自身噪聲兩者進行抑制，穩(wěn)定地保持參考電壓。
【專利附圖】

【附圖說明】
[0024]圖1是具備與本發(fā)明的一個實施方式有關(guān)的參考電壓穩(wěn)定化電路的集成電路的結(jié)構(gòu)圖。[0025]圖2是表示后段電路中的電阻電路的結(jié)構(gòu)例的圖。
[0026]圖3是表示在I個前段電路連接多個后段電路而成的參考電壓穩(wěn)定化電路的圖。
[0027]圖4是表示前段電路的變形例的圖。
[0028]圖5是表不后段電路的變形例的圖。
[0029]圖6是表示后段電路的另一個變形例的圖。
[0030]圖7是表示后段電路的又另一個變形例的圖。
[0031]圖8是增加了生成參考電壓的調(diào)節(jié)器的集成電路的結(jié)構(gòu)圖。
[0032]圖9是增加了對AD轉(zhuǎn)換器的輸出進行校正的校正部的集成電路的結(jié)構(gòu)圖。
[0033]圖10是典型的逐次比較型AD轉(zhuǎn)換器的結(jié)構(gòu)圖。
[0034]圖11是表示利用旁通電容器進行參考電壓穩(wěn)定化的結(jié)構(gòu)例的圖。
[0035]圖12是表示利用有源旁通電路進行參考電壓穩(wěn)定化的結(jié)構(gòu)例的圖。
[0036]圖13是典型的交錯結(jié)構(gòu)的AD轉(zhuǎn)換器的結(jié)構(gòu)圖。
[0037]符號說明:
[0038]10 參考電壓穩(wěn)定化電路
[0039]I 前段電路
[0040]11 電容性通路
[0041]111電容元件
[0042]112電阻元件
[0043]12H電阻元件
[0044]12L電阻元件
[0045]2 后段電路
[0046]21 電阻性通路
[0047]211晶體管
[0048]212 電阻元件
[0049]22H 電阻電路
[0050]22L 電阻電路
[0051]221電阻元件
[0052]222 晶體管
[0053]223 晶體管
[0054]23 偏壓生成電路
[0055]24 電容元件
[0056]25H晶體管
[0057]25L晶體管
[0058]26H偏壓生成電路
[0059]26L偏壓生成電路
[0060]27H電容元件
[0061]27L 電容元件
[0062]30 調(diào)節(jié)器
[0063]101輸入切換部[0064]109增益誤差校正部
[0065]100AD 轉(zhuǎn)換器
[0066]300集成電路
[0067]LI信號線(第I信號線)
[0068]L2信號線(第2信號線)
[0069]PlI/O PIN
[0070]P2I/O PIN
【具體實施方式】
[0071]下面，參照附圖，對本發(fā)明的實施方式進行詳細說明。另外，對圖中相同或者相應(yīng)部分，賦予相同的符號，不反復(fù)進行說明。
[0072]圖1表示具備與本發(fā)明的一個實施方式有關(guān)的參考電壓穩(wěn)定化電路的集成電路的結(jié)構(gòu)。參考電壓穩(wěn)定化電路10對例如從外部電源200輸入到I / O PIN P1、P2，通過信號線L1、L2，向AD轉(zhuǎn)換器100提供的參考電壓VREH1、VREFL(其中，VREFH>VREFL)進行穩(wěn)定化。AD轉(zhuǎn)換器100例如是圖10所示的逐次比較型AD轉(zhuǎn)換器。參考電壓穩(wěn)定化電路10以及AD轉(zhuǎn)換器100都被安裝在集成電路300。但是，優(yōu)選參考電壓穩(wěn)定化電路10在集成電路300中最接近I / 0，也就是說，配置在I / O PIN Pl、P2的最近處，從而向AD轉(zhuǎn)換器100的其他未圖示的內(nèi)部電路提供穩(wěn)定的VREra、VREFL。
[0073]參考電壓穩(wěn)定化 電路10具備前段電路I以及后段電路2。前段電路I被連接在信號線L1、L2之間，具備由電容元件111構(gòu)成的電容性通路11。
[0074]后段電路2被連接在信號線L1、L2之間，具備:電阻性通路21，其由向柵極施加偏壓(bias)電壓的晶體管211構(gòu)成；電阻電路22H，其在電容性通路11與電阻性通路21之間，被插入到信號線LI ;以及電阻電路22L，其在電容性通路11與電阻性通路21之間，被插入到信號線L2。后段電路2還具備:偏壓生成電路23，其生成偏壓電壓；以及電容元件24，其被連接在晶體管211的漏極與柵極之間。偏壓生成電路23可以由電阻元件231與連接二極管的晶體管232串聯(lián)連接來構(gòu)成，根據(jù)電阻性通路21的兩端電壓，生成偏壓電壓。
[0075]如圖2(a)所示，電阻電路22H、22L均可以由電阻元件221構(gòu)成。也可以使信號線L1、L2足夠長，從而將電阻元件221作為導(dǎo)線電阻來實現(xiàn)?；蛘撸鐖D2(b)所示，電阻電路22It、22L也可以由向柵極施加偏壓電壓的晶體管222、223構(gòu)成。也就是說，電阻電路22H、22L也可以由MOS電阻構(gòu)成。
[0076]另外，若電阻電路22H、22L的電阻值過大，則IR壓降(IR drop)變大，VREFH-VREFL變小。相反地，若電阻電路22H、22L的電阻值過小，則難以得到后述的前段電路I與后段電路2的分離效果。因此，電阻電路22H、22L無論是任何結(jié)構(gòu)，其電阻值最好在10 Ω到100 Ω的范圍內(nèi)，最好為數(shù)十Ω左右。
[0077]接下來，對參考電壓穩(wěn)定化電路10的動作、作用進行說明。電阻電路22H、22L是被插入到信號線L1、L2的阻抗，通過該阻抗，信號線L1、L2被分離為I / O側(cè)和內(nèi)部電路側(cè)。在I / O側(cè)配置前段電路1，在內(nèi)部電路側(cè)配置后段電路2。前段電路I中的電容性通路11作為將信號線L1、L2低阻抗化的內(nèi)置旁通電容器而起作用。另一方面，后段電路2的動作如下。固定的偏壓電壓以高阻抗被提供給晶體管211的柵極，在晶體管211的漏極-源極之間流過固定的電流。例如，若VREra因噪聲而瞬間變高，則噪聲通過電容元件24瞬時間被傳播到晶體管211的柵極，因晶體管211的漏極-源極間電流的增加，使內(nèi)部電路側(cè)的信號線L1、L2之間的電壓差、即VREFH — VREFL開始變小。相反地，若VREFH瞬間下降，則因晶體管211的漏極-源極間電流的瞬間減小，使VREFH-VREFL變大。此外，在VREFL下降的情況下，通過電容元件24的作用，由于晶體管211的柵極電壓基本不動，因此晶體管211的柵極-源極間電壓直接增大，使VREFL的變動向恢復(fù)原始的方向執(zhí)行動作。這樣，即使噪聲被重疊在內(nèi)部電路側(cè)的信號線L1、L2，后段電路2也會作為在短時間將這些信號線間的電壓差、即VREFH-VREFL恢復(fù)原始的寬帶穩(wěn)定化電路而起作用。
[0078]通過在I / O PIN P1、P2之間連接外置旁通電容器(電容元件202)，雖然能夠?qū)⑿盘柧€L1、L2低阻抗化，但由于集成電路300的封裝件的寄生電感204的影響，如上所述，外置旁通電容器的效果減弱。但是，從I / O側(cè)混入的干擾噪聲被前段電路I中的電容性通路11吸收，不被傳到內(nèi)部電路側(cè)。此外，由于在內(nèi)部電路側(cè)連接有后段電路2，因此內(nèi)部電路側(cè)的信號線L1、L2的寄生電容被抑制在極小。通過在信號線L1、L2插入電阻電路22H、22L，從而在內(nèi)部電路側(cè)不混入干擾噪聲，只存在AD轉(zhuǎn)換器100的自身噪聲。因此，即使在某個AD轉(zhuǎn)換時產(chǎn)生AD轉(zhuǎn)換器100的自身噪聲，后段電路2也能夠在下一個AD轉(zhuǎn)換之前，通過將VREH1、VREFL穩(wěn)定恢復(fù)到原始的值，從而保持AD轉(zhuǎn)換精度高。
[0079]以往，由于權(quán)衡的問題，需要通過內(nèi)部旁通電容器或者緩沖等任意一個手段，對干擾噪聲與自身噪聲兩者進行抑制，而與本實施方式有關(guān)的參考電壓穩(wěn)定化電路10對干擾噪聲與自身噪聲分別通過各自適合的手段進行抑制。也就是說，通過配置在I / O側(cè)的前段電路I對需要在瞬時間抑制的干擾噪聲進行抑制。另一方面，雖然自身噪聲的大小較大難以只利用電容元件進行抑制，但需要充裕的時間才能抑制的該自身噪聲可以通過配置在內(nèi)部電路側(cè)的后段電路2抑制。對于后段電路2來講，前段電路I中的電容性通路11導(dǎo)致延遲了響應(yīng)速度，但通過利用電阻電路22H、22L將信號線L1、L2分離為I / O側(cè)與內(nèi)部電路側(cè)，能夠充分地抑制其影響。
[0080]如上所述，根據(jù)本實施方式，即使集成電路300的封裝件的寄生電感204大，也能夠穩(wěn)定地保持提供給AD轉(zhuǎn)換器100的參考電壓VREH1、VREFL，能夠保持AD轉(zhuǎn)換精度高。與本實施方式有關(guān)的參考電壓穩(wěn)定化電路10，能夠作為在現(xiàn)有結(jié)構(gòu)中實現(xiàn)困難的聞速、聞精度的AD轉(zhuǎn)換器的參考電壓的穩(wěn)定化電路使用。
[0081]此外，在本實施方式中，由于通過電阻電路22H、22L，使AD轉(zhuǎn)換器100與寄生電感204分離，因此具有即使寄生電感204大，也能穩(wěn)定地保持參考電壓VREH1、VREFL，不易受共振影響的效果。因此，具有能夠使用寄生電感204大的廉價的封裝件的優(yōu)點。
[0082]參考電壓穩(wěn)定化電路10也可以只將VREFH、VREFL的任意一方穩(wěn)定化。例如，在將信號線L2作為提供接地電位的接地導(dǎo)線使用的情況下，可以只將VREHl穩(wěn)定化。這種情況下，不需要在信號線L2插入電阻電路22L。此外，例如，在將信號線LI作為提供電源電壓的電源導(dǎo)線使用的情況下，可以只將VREFL穩(wěn)定化。這種情況下，不需要在信號線LI插入電阻電路22H。
[0083]雖然也存在通過AD轉(zhuǎn)換器100將電源電壓以及接地電位作為參考電壓使用的情況，但在這種情況下，最好也設(shè)置提供與電源導(dǎo)線以及接地導(dǎo)線不同的參考電壓的信號線L1、L2，將通過參考電壓穩(wěn)定化電路10穩(wěn)定化了的參考電壓向AD轉(zhuǎn)換器100提供。這種情況下，可以將I / O PIN Pl設(shè)為電源電壓的輸入端子，在集成電路300的內(nèi)部將電源導(dǎo)線與信號線LI分離，并且將I / O PIN P2設(shè)為接地電位的輸入端子，在集成電路300的內(nèi)部將接地導(dǎo)線與信號線L2分離。
[0084]也可以按照I個前段電路I連接多個后段電路2的方式，對參考電壓穩(wěn)定化電路10進行變形。圖3表不與變形例有關(guān)的參考電壓穩(wěn)定化電路10的結(jié)構(gòu)。在該變形例中，I個前段電路I連接4個后段電路2。各后段電路2對各AD轉(zhuǎn)換器100提供穩(wěn)定的VREH1、VREFL。4個AD轉(zhuǎn)換器100可以是交錯動作的AD轉(zhuǎn)換器、以共同的動作時鐘對共同的輸入信號進行AD轉(zhuǎn)換的并列方式的AD轉(zhuǎn)換器、僅共有參考電壓的相互獨立的AD轉(zhuǎn)換器的任意一種。
[0085]如上所述，在多個AD轉(zhuǎn)換器100共有信號線L1、L2的情況下，某個AD轉(zhuǎn)換器100的自身噪聲會成為對于另一個AD轉(zhuǎn)換器100的干擾噪聲。也就是說，某個AD轉(zhuǎn)換器100的自身噪聲以與另一個AD轉(zhuǎn)換器100的自身噪聲相匹敵的大小、且在與該另一個AD轉(zhuǎn)換器100的自身噪聲不同的定時產(chǎn)生。在圖3的參考電壓穩(wěn)定化電路10中，某個AD轉(zhuǎn)換器100的自身噪聲首先通過與其連接的后段電路2而被衰減。但是，就在剛剛產(chǎn)生噪聲之后，由于來不及進行后段電路2的響應(yīng)，因此沒有通過后段電路2衰減完的噪聲在I / O側(cè)漏出。但是，通過由后段電路2中的電阻電路22H、22L以及前段電路I中的電容性通路11構(gòu)成的低通濾波器(low-pass filter),要在I / O側(cè)漏出的噪聲被大幅度地衰減。其結(jié)果，在I / O側(cè)基本不漏出AD轉(zhuǎn)換器100的自身噪聲。進一步地，在該衰減的噪聲向另一個AD轉(zhuǎn)換器100傳送時，通過各后段電路2中的電阻電路22H、22L被進一步衰減。因此，即使在某個AD轉(zhuǎn)換器100產(chǎn)生出自身噪聲，也能夠穩(wěn)定地保持向該AD轉(zhuǎn)換器以外的AD轉(zhuǎn)換器100提供的參考電壓VREra、VREFL,能夠保持AD轉(zhuǎn)換精度高。
[0086]如上所述，在多個AD轉(zhuǎn)換器對參考電壓的信號線進行共有的結(jié)構(gòu)中，能夠不對由于各AD轉(zhuǎn)換器的自身噪聲而對另一個AD轉(zhuǎn)換器提供的參考電壓產(chǎn)生影響。由此，能夠很大程度地減小參考電壓輸入用的I / O PIN、外置元件的數(shù)量。由于逐次比較型AD轉(zhuǎn)換器的核心面積比該I / O區(qū)域小，因此I / O區(qū)域的面積削減的效果在核心面積削減的效果之上。
[0087]<前段電路I的變形例>
[0088]如圖1的例子所示，在電容性通路11僅由電容元件111構(gòu)成的情況下，由于在電容元件111與寄生電感204之間產(chǎn)生共振現(xiàn)象，因此如圖4(a)所示，電容性通路11也可以由串聯(lián)連接的電容元件111以及電阻元件112構(gòu)成?；蛘?如圖4(b)所示,在電容性通路11與I / O PIN P1、P2之間，在信號線L1、L2分別插入電阻元件12H、12L。另外，在將信號線L2作為接地導(dǎo)線使用的情況下，不需要電阻元件12L，在將信號線LI作為電源導(dǎo)線使用的情況下，不需要電阻元件12H。另外，雖然圖4(b)的前段電路I比圖4(a)的前段電路I對共振現(xiàn)象的抑制效果大，但由于在信號線L1、L2插入電阻元件12H、12L，因此IR壓降變大。
[0089]<后段電路2的變形例>
[0090]從后段電路2省略偏壓生成電路23以及電容元件24后，如圖5所示，也可以通過電阻元件212構(gòu)成電阻性通路21。由于電阻元件212中流過與VREFH — VREFL成正比的電流，因此，若VREFH變高，則電阻性通路21起降低VREFH的作用，若VREFH變低，則電阻性通路21起提高VREFH的作用。但是，如果考慮電流效率，則最好如圖1所示，由晶體管211構(gòu)成電阻性通路21。若晶體管211的跨導(dǎo)(transconductante)為gm,則圖1的電阻性通路21與電阻元件212的電阻值為I / gm時的圖5的電阻性通路21等價，但由晶體管211構(gòu)成電阻性通路21的情況下所需要的電流從I / 10變?yōu)镮 / 20，電流效率非常高。
[0091]此外,如果使用源極跟隨(source follower)電路,則能夠由一個電路實現(xiàn)將信號線L1、L2分離為I / O側(cè)與內(nèi)部電路側(cè)的功能，和通過寬帶對AD轉(zhuǎn)換器100的自身噪聲進行抑制的功能。例如，在圖6(a)所示的后段電路2中，晶體管25H取代電阻電路22H，作為源極跟隨電路，被插入到信號線LI中。也就是說，信號線LI被晶體管25H分離為I / O側(cè)與內(nèi)部電路側(cè)。偏壓生成電路26H生成的偏壓電壓以高阻抗被施加在晶體管25H的柵極，在晶體管25H的柵極與信號線L2之間連接有電容元件27L。此外，在晶體管25H的源極與信號線L2之間連接有電阻元件28。電阻元件28中流動的電流為晶體管25H的偏壓電流。
[0092]在圖6(b)所示的后段電路2中，晶體管25L取代電阻電路22L，作為源極跟隨電路，被插入到信號線L2中。也就是說，信號線L2被晶體管25L分離為I / O側(cè)與內(nèi)部電路偵U。偏壓生成電路26L生成的偏壓電壓以高阻抗被施加在晶體管25L的柵極，在晶體管25L的柵極與信號線LI之間連接有電容元件27H。此外，在晶體管25L的源極與信號線LI之間連接有電阻元件28。電阻元件28中流動的電流為晶體管25L的偏壓電流。
[0093]圖6(c)所示的后段電路2對上述的兩個源極跟隨電路進行組合，晶體管25H、25L分別取代電阻電路22H、22L，而被插入到信號線L1、L2中。
[0094]以圖6(a)的結(jié)構(gòu)為例，對與這些變形例有關(guān)的后段電路2的動作進行說明。在沒有噪聲的狀態(tài)下，晶體管25H的柵極-源極間電壓被保持在固定，VREFH在從晶體管25H的柵極電壓僅下降該柵極-源極間電壓的時候出現(xiàn)穩(wěn)定化。例如，若VREFH基于AD轉(zhuǎn)換器100的自身噪聲而降低，則晶體管25H的柵極-源極間電壓變大，電流通過晶體管25H流入內(nèi)部電路側(cè)，VREFH恢復(fù)到原始的高值。相反地，若VREHl提高，則晶體管25H的柵極-源極間電壓變小，VREFH恢復(fù)到原始的低值。此外，若VREFL提高，則通過電容元件27L，晶體管25H的柵極電壓提高，晶體管25H的柵極-源極間電壓變大，VREFH也提高。因此，信號線L1、L2之間的電壓差復(fù)原。相反地，在VREFL降低的情況下，通過與上述相反的動作，信號線L1、L2之間的電壓差還是會復(fù)原。這樣，圖6(a)所示的后段電路2作為寬帶寬的穩(wěn)定化電路而起作用，即使噪聲被重疊到信號線L1、L2，該寬帶穩(wěn)定化電路也能在短時間將信號線L1、L2之間的電壓差復(fù)原。對于圖6(b)(c)所示的后段電路2也是一樣的。
[0095]另外，如果從晶體管25H、25L能夠得到大小對于內(nèi)部電路側(cè)足夠大的輸出電流，則也可以省略電阻元件28。
[0096]此外，在與圖6的各變形例有關(guān)的后段電路2中，存在VREHl與VREFL之間的電壓差降低晶體管25H、25L的漏極-源極間電壓的量的問題，但通過預(yù)先提高輸入到I / O PINPl的電壓，就能夠解決該問題。因此，在圖1或者圖5的后段電路2的情況下，能夠向AD轉(zhuǎn)換器100提供大振幅的參考電壓，對S/N特性也有利。相反地，與圖6的各變形例有關(guān)的后段電路2具有即使不改變輸入到I / O PIN P1、P2中的外部電壓，而通過適當(dāng)?shù)馗淖兙w管25H、25L的柵極電壓，也能夠改變VREFtt、VREFL的優(yōu)點。
[0097]在與圖6的各變形例有關(guān)的后段電路2中，也可以增加圖1所示的后段電路2中的由電阻性通路21、偏壓生成電路23以及電容元件24組成的電路部分。圖7表示在圖6(a)的后段電路2中增加了該電路部分的例子。通過增加該電路部分，能夠使與圖6的各變形例有關(guān)的后段電路2的寬帶化特性更加高效。
[0098]<對PVT偏差的對策>
[0099]通過在信號線L1、L2插入了電阻電路22H、22L，從而產(chǎn)生IR壓降。IR壓降基于所謂的PVT偏差，例如溫度、電壓、集成電路的工序變動而變動，這使AD轉(zhuǎn)換精度惡化。因此，為了吸收PVT偏離，最好采取下面的手段。
[0100]例如，如圖8所示，在集成電路300設(shè)置生成VREra的調(diào)節(jié)器30。也就是說，在I /O PIN Pl不連接外部電壓，而連接調(diào)節(jié)器30的輸出電壓。調(diào)節(jié)器30可以由例如晶體管31和誤差放大器32構(gòu)成。該晶體管31的源極連接I / O PIN P3，漏極連接I / O PIN Pl,該誤差放大器32將信號線L1、L2之間的電壓差與規(guī)定電壓VREF之間的誤差，輸出到晶體管31的柵極。I / O PIN P3被輸入例如集成電路300的電源電壓。VREF由集成電路300中的未圖示的參考電壓源提供。
[0101]根據(jù)該結(jié)構(gòu)，通過調(diào)節(jié)器30施加反饋(feedback)控制以使得VREFH-VREFL成為規(guī)定電壓VREF。外置旁通電容器(電容元件202)兼任調(diào)節(jié)器30的相位校正。根據(jù)圖8的結(jié)構(gòu)，IR壓降的PVT偏差被吸收，能夠向AD轉(zhuǎn)換器100提供始終穩(wěn)定的VREH1、VREFL。
[0102]另外，若VREFL為接地電位，則調(diào)節(jié)器30可以只反饋VREHL并且，在PVT偏差小的情況下，調(diào)節(jié)器30也可以反饋I / O PIN Pl的電壓來取代VREHL這種情況下，由于直接反饋調(diào)節(jié)器30的輸出，因此調(diào)節(jié)器30的控制循環(huán)單純化，成為更穩(wěn)定的電路。
[0103]此外，準(zhǔn)備多個動作模式，通過根據(jù)各動作模式來切換VREF的大小，從而能夠進行AD轉(zhuǎn)換器100的范圍(range)調(diào)整。
[0104]另一方面，若由于PVT偏差導(dǎo)致VREH1、VREFL變動，則AD轉(zhuǎn)換器100的AD轉(zhuǎn)換增益也變動。因此，例如，如圖9所示，在集成電路300中設(shè)置輸入切換部101和增益誤差校正部109，從而在AD轉(zhuǎn)換后的數(shù)字區(qū)域中對PVT偏差進行吸收。該輸入切換部101對AD轉(zhuǎn)換器100的輸入進行切換，該增益誤差校正部109針對AD轉(zhuǎn)換器100的數(shù)字輸出，對AD轉(zhuǎn)換增益誤差進行校正。具體來講，輸入切換部101在通常動作時將模擬輸入電壓IN輸入到AD轉(zhuǎn)換器100，在校準(zhǔn)(calibration)時將2種VCAL參考電壓(Vcall以及Vcal2)輸入到AD轉(zhuǎn)換器100。增益誤差校正部109根據(jù)針對Vcall、Vcal2的AD轉(zhuǎn)換碼從Doutl、Dout2，按照下面的式子，計算出AD轉(zhuǎn)換增益ADG。
[0105]ADG = (Dout2_Doutl) / (Vcal2_Vcall)
[0106]然后，增益誤差校正部109在IN被輸入AD轉(zhuǎn)換器100的通常動作時，在數(shù)字區(qū)域，對于從AD轉(zhuǎn)換器100輸出的數(shù)字信號OUT乘以與ADG相應(yīng)的校正增益系數(shù)，以使得AD轉(zhuǎn)換增益變?yōu)槟康闹怠Ｓ纱?，IR壓降的PVT偏差被吸收，能夠向AD轉(zhuǎn)換器100提供始終穩(wěn)定的 VREFH、VREFL。
[0107]另外，通過在圖9的結(jié)構(gòu)中增加圖8的調(diào)節(jié)器30，能夠提供更加穩(wěn)定的VREH1、VREFL0
[0108]在上述說明中，為了方便，設(shè)AD轉(zhuǎn)換器100為逐次比較型AD轉(zhuǎn)換器，但不限定于此。AD轉(zhuǎn)換器100也可以是流水線型AD轉(zhuǎn)換器、快速(flash)型AD轉(zhuǎn)換器、Λ Σ AD轉(zhuǎn)換器等根據(jù)時鐘信號而離散地執(zhí)行動作的其他類型的AD轉(zhuǎn)換。此外，接收VREH1、VREFL的內(nèi)部電路不限于AD轉(zhuǎn)換器100，只要是對參考電壓進行參考來執(zhí)行動作的電路就可以。[0109]產(chǎn)業(yè)上的可利用性
[0110]由于與本發(fā)明有關(guān)的參考電壓穩(wěn)定化電路能夠同時對干擾噪聲以及內(nèi)部電路的自身噪聲兩者進行抑制，來將參考電壓穩(wěn)定化，因此能夠適用于多個內(nèi)部電路被集成了的SoC,對于AD轉(zhuǎn)換器，特別地，對于要求高精度的參考電壓的逐次比較型AD轉(zhuǎn)換器，以及將其交錯化、并列化了的AD轉(zhuǎn)換器是有用的。此外，由于不易受到集成電路的封裝件的寄生電感的影響，因此能夠利用于廉價的封裝件的產(chǎn)品。此外，由于能夠由多個AD轉(zhuǎn)換器共用參考電壓的I / 0，因此能夠利用于搭載多個AD轉(zhuǎn)換器的產(chǎn)品。
【權(quán)利要求】
1.一種參考電壓穩(wěn)定化電路，其將通過第I信號線以及第2信號線的至少一方而提供的參考電壓穩(wěn)定化，所述參考電壓穩(wěn)定化電路具備: 前段電路，其具有被連接在所述第I信號線與所述第2信號線之間的電容性通路；和 后段電路，其具有電阻性通路和電阻電路， 該電阻性通路被連接在所述第I信號線與所述第2信號線之間， 該電阻電路在所述電容性通路與所述電阻性通路之間、被插入到所述第I信號線以及第2信號線中提供所述參考電壓的信號線中。
2.—種參考電壓穩(wěn)定化電路，其將通過第I信號線以及第2信號線的至少一方而提供的參考電壓穩(wěn)定化，所述參考電壓穩(wěn)定化電路具備: 前段電路，其具有被連接在所述第I信號線與所述第2信號線之間的電容性通路；和 后段電路，其具有晶體管、偏壓生成電路和電容元件， 該晶體管被插入到所述第I信號線以及第2信號線中提供所述參考電壓的信號線中，向柵極施加偏壓電壓， 該偏壓生成電路生成所述偏壓電壓， 該電容元件被連接在所述晶體管的柵極與所述第I信號線以及第2信號線中未插入該晶體管的一方的信號線之間。
3.根據(jù)權(quán)利要求2所述的參考電壓穩(wěn)定化電路，其特征在于， 所述后段電路具有電阻性通路，該電阻性通路被連接在所述晶體管的源極與所述第I信號線以及第2信號線 中未插入該晶體管的一方的信號線之間。
4.根據(jù)權(quán)利要求2所述的參考電壓穩(wěn)定化電路，其特征在于， 所述后段電路具有電阻電路，該電阻電路在所述電容性通路與所述電容元件之間、被插入到所述第I信號線以及第2信號線中未插入所述晶體管的一方的信號線中。
5.根據(jù)權(quán)利要求1或2所述的參考電壓穩(wěn)定化電路，其特征在于， 所述電容性通路由電容元件構(gòu)成。
6.根據(jù)權(quán)利要求5所述的參考電壓穩(wěn)定化電路，其特征在于， 所述前段電路具有電阻元件，該電阻元件在所述電容性通路與所述第I信號線以及第2信號線中提供所述參考電壓的信號線的I / O PIN之間，被插入到該信號線中。
7.根據(jù)權(quán)利要求1或2所述的參考電壓穩(wěn)定化電路，其特征在于， 所述電容性通路由串聯(lián)連接的電容元件以及電阻元件構(gòu)成。
8.根據(jù)權(quán)利要求1至3中任意一項所述的參考電壓穩(wěn)定化電路，其特征在于， 所述電阻性通路由向柵極施加偏壓電壓的晶體管構(gòu)成， 所述后段電路具有:根據(jù)所述電阻性通路的兩端電壓來生成所述偏壓電壓的偏壓生成電路，以及被連接在構(gòu)成所述電阻性通路的所述晶體管的漏極與柵極之間的電容元件。
9.根據(jù)權(quán)利要求1至3中任意一項所述的參考電壓穩(wěn)定化電路，其特征在于， 所述電阻性通路由電阻元件構(gòu)成。
10.根據(jù)權(quán)利要求1至4中任意一項所述的參考電壓穩(wěn)定化電路，其特征在于， 所述電阻電路由電阻元件構(gòu)成。
11.根據(jù)權(quán)利要求1至4中任意一項所述的參考電壓穩(wěn)定化電路，其特征在于， 所述電阻電路由向柵極施加偏壓電壓的晶體管構(gòu)成。
12.根據(jù)權(quán)利要求1至11中任意一項所述的參考電壓穩(wěn)定化電路，其特征在于， 多個所述后段電路與I個所述前段電路連接。
13.一種集成電路，具備: 權(quán)利要求1至12的任意一項所述的參考電壓穩(wěn)定化電路；和AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器參考通過所述參考電壓穩(wěn)定化電路而被穩(wěn)定化了的參考電壓，來將被輸入的模擬信號轉(zhuǎn)換為數(shù)字信號。
14.根據(jù)權(quán)利要求13所述的集成電路，其特征在于， 具備生成所述參考電壓的調(diào)節(jié)器， 所述調(diào)節(jié)器根據(jù)所述第I信號線以及第2信號線的電壓差與規(guī)定電壓的誤差，對所述參考電壓進行反饋控制。
15.根據(jù)權(quán)利要求13或14所述的集成電路，其特征在于， 所述集成電路具備: 輸入切換部，其對所述AD轉(zhuǎn)換器的輸入進行切換；和 增益誤差校正部，其針對從所述AD轉(zhuǎn)換器輸出的數(shù)字信號，對所述AD轉(zhuǎn)換器的AD轉(zhuǎn)換增益誤差進行校正。
【文檔編號】H03M1/08GK103548262SQ201280023242
【公開日】2014年1月29日 申請日期:2012年2月29日 優(yōu)先權(quán)日:2011年5月16日
【發(fā)明者】森江隆史, 崎山史朗, 柳澤直志, 尾關(guān)俊明, 三木拓司 申請人:松下電器產(chǎn)業(yè)株式會社