專(zhuān)利名稱：一種時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于機(jī)載控制計(jì)算機(jī)電路設(shè)計(jì)領(lǐng)域，具體涉及一種時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路。
背景技術(shù)：
早期雷達(dá)時(shí)序電路設(shè)計(jì)采用小規(guī)模邏輯芯片，硬布線設(shè)計(jì)完成后若要改動(dòng)時(shí)序，不但要改動(dòng)硬件布線還要在此基礎(chǔ)上進(jìn)行調(diào)試驗(yàn)證，設(shè)計(jì)周期長(zhǎng)、維護(hù)性低。
發(fā)明內(nèi)容為了解決目前雷達(dá)時(shí)序電路時(shí)序改動(dòng)不方便，設(shè)計(jì)周期長(zhǎng)、維護(hù)性低的技術(shù)問(wèn)題，本實(shí)用新型提供一種可隨時(shí)根據(jù)雷達(dá)整機(jī)實(shí)際工作的狀態(tài)對(duì)各種時(shí)序關(guān)系進(jìn)行調(diào)整的雷達(dá)脈沖產(chǎn)生電路。本實(shí)用新型的技術(shù)解決方案如下:一種時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，其特殊之處在于:包括地址產(chǎn)生電路、與地址產(chǎn)生電路連接的一個(gè)或多個(gè)EPROM存儲(chǔ)器，與EPROM存儲(chǔ)器輸出相對(duì)應(yīng)的鎖存器，所述鎖存器的輸出端包括多個(gè)數(shù)據(jù)位，所述每個(gè)數(shù)據(jù)位對(duì)應(yīng)輸出一個(gè)脈沖，其中一個(gè)數(shù)據(jù)位與清零裝置的清零輸入端連接，所述清零裝置的輸出端與地址產(chǎn)生電路清零端連接。上述EPROM存儲(chǔ)器的內(nèi)容由編程器寫(xiě)入。上述地址產(chǎn)生電路包括多個(gè)級(jí)聯(lián)的計(jì)數(shù)器。上述計(jì)數(shù)器為四位二進(jìn)制計(jì)數(shù)器。上述計(jì)數(shù)器的數(shù)量為4，上述EPROM存儲(chǔ)器的數(shù)量為6，上述鎖存器的數(shù)量為6。上述清零裝置為與門(mén)。本實(shí)用新型的有益效果:1、本實(shí)用新型雷達(dá)脈沖產(chǎn)生電路，雷達(dá)時(shí)序的改變通過(guò)修改EPROM的內(nèi)容實(shí)現(xiàn)，可隨時(shí)根據(jù)雷達(dá)整機(jī)實(shí)際工作的狀態(tài)對(duì)各種時(shí)序關(guān)系進(jìn)行軟件調(diào)整。通過(guò)對(duì)計(jì)時(shí)頻率的提高和采用更快速度的EPROM存儲(chǔ)器，方便的對(duì)系統(tǒng)性能加以提升。2、本實(shí)用新型設(shè)計(jì)方法周期短，可維護(hù)性高、容易控制精度；同時(shí)若要改動(dòng)脈沖相對(duì)于原始脈沖的延遲和自身的脈寬時(shí)只需要更改EPROM的內(nèi)容即可，無(wú)需改動(dòng)硬件布線，可升級(jí)性好。

圖1為雷達(dá)時(shí)序脈沖電路設(shè)計(jì)原理圖。
具體實(shí)施方式
如圖1所示，一種時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，包括由四片SNJ54LS161AJ芯片級(jí)聯(lián)的地址產(chǎn)生電路、6個(gè)CY7C271A EPROM存儲(chǔ)器，每個(gè)CY7C271A存儲(chǔ)器可產(chǎn)生8個(gè)時(shí)序脈沖信號(hào)，六片CY7C271A可產(chǎn)生48個(gè)時(shí)序脈沖信號(hào)、六片SNJ54LS374J鎖存器及清零裝置。工作原理:時(shí)鐘信號(hào)作為計(jì)數(shù)器的輸入信號(hào)，每來(lái)一次時(shí)鐘地址數(shù)相應(yīng)遞增一位，計(jì)數(shù)器通過(guò)地址線將地址信號(hào)傳輸給EPROM存儲(chǔ)器，EPROM根據(jù)寫(xiě)入內(nèi)容(固存)對(duì)應(yīng)輸出脈沖，EPROM的一個(gè)數(shù)據(jù)位對(duì)應(yīng)輸出一個(gè)脈沖，后級(jí)的鎖存器在每個(gè)脈沖的上升沿鎖存對(duì)應(yīng)的數(shù)據(jù)位，避免波形出現(xiàn)毛刺，鎖存器一個(gè)數(shù)據(jù)位的輸出對(duì)應(yīng)一個(gè)需要產(chǎn)生的工作脈沖，其中的一個(gè)數(shù)據(jù)位用于使計(jì)數(shù)器重新從O計(jì)數(shù)，循環(huán)產(chǎn)生EPROM地址。假設(shè)計(jì)數(shù)器的頻率為6MHz，也就是說(shuō)固存每一位輸出的精度為1/6MHZ =
0.166666us。當(dāng)需要相對(duì)雷達(dá)脈沖做出一個(gè)延遲120.83us，脈寬Ius的脈沖時(shí)，120.83/0.166666 = 725，1/0.166666 = 6，此時(shí)固存的一個(gè)數(shù)據(jù)位輸出725個(gè)低電平O然后再輸出6個(gè)高電平I就可以產(chǎn)生延遲120.83us脈寬Ius的正脈沖。數(shù)據(jù)位的高低狀態(tài)表現(xiàn)為連續(xù)的信號(hào)脈沖的高低電平。要修改脈沖參數(shù)只要修改相應(yīng)固存內(nèi)固化的數(shù)據(jù)即可。
權(quán)利要求1.一種時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，其特征在于:包括地址產(chǎn)生電路、與地址產(chǎn)生電路連接的一個(gè)或多個(gè)EPROM存儲(chǔ)器，與EPROM存儲(chǔ)器輸出相對(duì)應(yīng)的鎖存器，所述鎖存器的輸出端包括多個(gè)數(shù)據(jù)位，所述每個(gè)數(shù)據(jù)位對(duì)應(yīng)輸出一個(gè)脈沖，其中一個(gè)數(shù)據(jù)位與清零裝置的清零輸入端連接，所述清零裝置的輸出端與地址產(chǎn)生電路清零端連接。
2.根據(jù)權(quán)利要求1所述的時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，其特征在于:所述EPROM存儲(chǔ)器的內(nèi)容由編程器寫(xiě)入。
3.根據(jù)權(quán)利要求1或2所述的時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，其特征在于:所述地址產(chǎn)生電路包括多個(gè)級(jí)聯(lián)的計(jì)數(shù)器。
4.根據(jù)權(quán)利要求3所述的時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，其特征在于:所述計(jì)數(shù)器為四位二進(jìn)制計(jì)數(shù)器。
5.根據(jù)權(quán)利要求4所述的時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，其特征在于:所述計(jì)數(shù)器的數(shù)量為4，所述EPROM存儲(chǔ)器的數(shù)量為6，所述鎖存器的數(shù)量為6。
6.根據(jù)權(quán)利要求5所述的時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，其特征在于:所述清零裝置為與門(mén)。
專(zhuān)利摘要本實(shí)用新型涉及一種時(shí)序可變的雷達(dá)脈沖產(chǎn)生電路，包括地址產(chǎn)生電路、與地址產(chǎn)生電路連接的一個(gè)或多個(gè)EPROM存儲(chǔ)器，與EPROM存儲(chǔ)器輸出相對(duì)應(yīng)的鎖存器，鎖存器的輸出端包括多個(gè)數(shù)據(jù)位，每個(gè)數(shù)據(jù)位對(duì)應(yīng)輸出一個(gè)脈沖，其中一個(gè)數(shù)據(jù)位與清零裝置的清零輸入端連接，清零裝置的輸出端與地址產(chǎn)生電路清零端連接。本實(shí)用新型雷達(dá)脈沖產(chǎn)生電路，雷達(dá)時(shí)序的改變通過(guò)修改EPROM的內(nèi)容實(shí)現(xiàn)，可隨時(shí)根據(jù)雷達(dá)整機(jī)實(shí)際工作的狀態(tài)對(duì)各種時(shí)序關(guān)系進(jìn)行軟件調(diào)整。通過(guò)對(duì)計(jì)時(shí)頻率的提高和采用更快速度的EPROM存儲(chǔ)器，方便的對(duì)系統(tǒng)性能加以提升。
文檔編號(hào)H03K3/02GK203012131SQ20122067333
公開(kāi)日2013年6月19日 申請(qǐng)日期2012年12月7日 優(yōu)先權(quán)日2012年12月7日
發(fā)明者張斌峰, 彭剛鋒, 張高聲, 謝濤 申請(qǐng)人:中國(guó)航空工業(yè)集團(tuán)公司第六三一研究所