專利名稱：電平移動電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種電平移動電路，尤其是一種適宜集成電路的CMOS電平移動電路。
背景技術(shù)：
在一些電路中，某個或者某些器件(如觸發(fā)器)的動作是要靠電平(如高低電平)進行觸發(fā)進行動作的。在高速處理電路中，對電平的產(chǎn)生速度和電平的轉(zhuǎn)換速度要求就較高?，F(xiàn)有的電平平移電路一般由反相器和雙極型晶體管構(gòu)建電路。電阻和雙極型晶體管的延遲和功耗都 較大，造成電平質(zhì)量不高，滿足不了現(xiàn)代高速處理電路的需求；同時在集成電路里設(shè)計該電平移動電路時，電阻器件和雙極型晶體管所占的面積也較大，不利于縮小芯片尺寸和面積。

實用新型內(nèi)容本實用新型的發(fā)明目的在于針對上述存在的問題，提供一種MOS管的電平移動電路。本實用新型采用的技術(shù)方案是這樣的一種電平移動電路，包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管。所述第一 PMOS管的源極連接電壓源，漏極連接第二 PMOS管的源極，柵極與第四PMOS管的漏極、第二 NMOS管的漏極、第五PMOS管的柵極和第三NMOS管的柵極連接；第二PMOS管的柵極連接第一 NMOS管的柵極和第二同相信號端，漏極與第一 NMOS管的漏極、第六PMOS管的柵極、第四NMOS管的柵極和第三PMOS管的柵極連接；第三PMOS管的源極和柵極分別連接電壓源和第四PMOS管的源極；第四PMOS管的漏極連接第二 NMOS管的漏極，柵極連接第二NMOS管的柵極和第一方向信號端；第五PMOS管的源極連接電壓源，漏極連接第三NMOS管的漏極和第二反相信號端；第六PMOS管的漏極連接第四NMOS管的漏極和第一同相信號端。所述第一 NMOS管的源極、第二 NMOS管的源極、第三NMOS管的源極和第四NMOS管的源極均接地。在上述的電平移動電路中，所述第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管為參數(shù)相同的PMOS管，所述第一 NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管為參數(shù)相同的NMOS管。綜上所述，由于采用了上述技術(shù)方案，本實用新型的有益效果是:M0S管在半導(dǎo)體電路中所占的面積較小且工藝成熟、響應(yīng)速度聞，本電路結(jié)構(gòu)簡單，減小電路面積，提聞電平移動速度和質(zhì)量，適用于集成電路。

圖I是本實用新型電平移動電路的電路原理圖。
具體實施方式

以下結(jié)合附圖，對本實用新型作詳細的說明。為了使本實用新型的目的、技術(shù)方案及優(yōu)點更加清楚明白，
以下結(jié)合附圖及實施例，對本實用新型進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。如圖I所示，是本實用新型電平移動電路的電路原理圖?！N電平移動電路，該電路有四個信號端第一反相信號端BAR1、第二反相信號端BAR2、第一同相信號端TRUEl和第二同相信號端TRUE2 ;該電路包括六個PMOS管和四個
NMOS管，且六個PMOS管的參數(shù)相同，四個NMOS管的參數(shù)也相同。六個PMOS管分別為第一PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5和第六PMOS管P6，四個NMOS管分別為第一 NMOS管NI、第二 NMOS管N2、第三NMOS管N3和第四NMOS管N4。
以下結(jié)合附圖I詳細介紹下六個PMOS管和四個NMOS管之間的連接關(guān)系。所述第一 PMOS管Pl的源極連接電壓源VDD，漏極連接第二 PMOS管P2的源極，柵極與第四PMOS管P4的漏極、第二 NMOS管N2的漏極、第五PMOS管P5的柵極和第三NMOS管N3的柵極連接；第二 PMOS管P2的柵極連接第一 NMOS管NI的柵極和第二同相信號端TURE2，漏極與第一NMOS管NI的漏極、第六PMOS管P6的柵極、第四NMOS管N4的柵極和第三PMOS管P3的柵極連接；第三PMOS管P3的源極和柵極分別連接電壓源VDD和第四PMOS管P4的源極；第四PMOS管P4的漏極連接第二 NMOS管N2的漏極，柵極連接第二 NMOS管N2的柵極和第一方向信號端BARl ;第五PMOS管P5的源極連接電壓源VDD，漏極連接第三NMOS管N3的漏極和第二反相信號端BARl ;第六PMOS管P6的漏極連接第四NMOS管N4的漏極和第一同相信號端TUREl ;所述第一 NMOS管NI的源極、第二 NMOS管N2的源極、第三NMOS管N3的源極和第四NMOS管N4的源極均接地GND。以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種電平移動電路，其特征在于，包括第一 PMOS管(P1)、第二 PMOS管(P2)、第三PMOS 管(P3)、第四 PMOS 管(P4)、第五 PMOS 管(P5)、第六 PMOS 管(P6)、第一 NMOS 管(NI)、第二 NMOS管(N2)、第三NMOS管(N3)和第四NMOS管(N4)； 所述第一 PMOS管(Pl)的源極連接電壓源(VDD)，漏極連接第二 PMOS管(P2)的源極，柵極與第四PMOS管(P4)的漏極、第二 NMOS管(N2)的漏極、第五PMOS管(P5)的柵極和第三NMOS管(N3)的柵極連接；第二 PMOS管(P2)的柵極連接第一 NMOS管(NI)的柵極和第二同相信號端(TURE2)，漏極與第一 NMOS管(NI)的漏極、第六PMOS管(P6)的柵極、第四NMOS管(N4)的柵極和第三PMOS管(P3)的柵極連接；第三PMOS管(P3)的源極和柵極分別連接電壓源(VDD)和第四PMOS管(P4)的源極；第四PMOS管(P4)的漏極連接第二 NMOS管(N2)的漏極，柵極連接第二 NMOS管(N2)的柵極和第一方向信號端(BAR1);第五PMOS管(P5)的源極連接電壓源(VDD)，漏極連接第三NMOS管(N3)的漏極和第二反相信號端(BAR1);第六PMOS管(P6)的漏極連接第四NMOS管(N4)的漏極和第一同相信號端(TURE1)； 所述第一 NMOS管(NI)的源極、第二 NMOS管(N2)的源極、第三NMOS管(N3)的源極和第四NMOS管(N4)的源極均接地(GND)。
2.根據(jù)權(quán)利要求I所述的電平移動電路，其特征在于，所述第一PMOS管(P1)、第二PMOS 管(P2 )、第三 PMOS 管(P3 )、第四 PMOS 管(P4 )、第五 PMOS 管(P5 )和第六 PMOS 管(P6 )為參數(shù)相同的PMOS管。
3.根據(jù)權(quán)利要求I所述的電平移動電路，其特征在于，所述第一NMOS管(NI)、第二NMOS管(N2)、第三NMOS管(N3)和第四NMOS管(N4)為參數(shù)相同的NMOS管。
專利摘要本實用新型公開了一種電平移動電路。該電路包括參數(shù)相同的第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)、第五PMOS管(P5)、第六PMOS管(P6)，參數(shù)相同的第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)和第四NMOS管(N4)。本實用新型的有益效果是MOS管在半導(dǎo)體電路中所占的面積較小且工藝成熟、響應(yīng)速度高，本電路結(jié)構(gòu)簡單，減小電路面積，提高電平移動速度和質(zhì)量，適用于集成電路。
文檔編號H03K19/0185GK202798655SQ20122048535
公開日2013年3月13日 申請日期2012年9月21日 優(yōu)先權(quán)日2012年9月21日
發(fā)明者王曉娟, 余力, 周曉東 申請人:鄭州單點科技軟件有限公司