專利名稱：I/o接口電路及包含該電路的按鍵掃描裝置及掃描方法
技術領域：
本發(fā)明涉及鍵盤接口及鍵盤按鍵掃描技術領域，尤其涉及一種i/o接口電路、低功耗按鍵掃描裝置及方法和低功耗動態(tài)鍵盤掃描方法。
背景技術：
現(xiàn)有產品對整機的功耗要求越來越嚴格，尤其是在整機處于待機狀態(tài)時，鍵盤作為整機人機接口的常用部件，其功耗為整機功耗中的一部分，降低鍵盤功耗尤為重要。鍵盤在按鍵掃描時，按鍵一端由按鍵輸出端輸出固定電平，按鍵另一端的按鍵輸入端由上拉或下拉電阻提供一個與前者相反的初始電平，當有按鍵按下時，按鍵輸入端的上拉或下拉狀態(tài)被相反的電平驅動，產生電平跳變，由此判斷有按鍵產生。參照圖1，以鍵盤中的按鍵Κ0Γ在掃描時為例，按鍵KOli的兩端分別連接有I/O接口 PO和I/O接口 P1，I/O接口PO上通過上拉電阻R(V連接有MOS管MPO'，MOS管MPO'的漏極與上拉電阻R(V相連，MOS管MPO'的源極連接有VDD，MOS管MPO'的柵極為控制端，I/O接口 PO上還通過MOS管MNO'與GND相連，MOS管MNO'的柵極為控制端；相對應的，I/O接口 Pl也分別連接有MOS管ΜΡΓ、上拉電阻Rr和MOS管麗Γ。在單個按鍵檢測時，按鍵KOl'的兩端需要配置成邏輯相反的電平，既配置I/O接口 PO處于輸出低電平狀態(tài)，I/O接口 Pl處于帶上拉輸入狀態(tài)，也可將I/O接口 Pl和I/O接口 PO的狀態(tài)對調，當有按鍵按下時，I/O接口 Pl檢測電平跳變，判斷有按鍵產生，圖1中虛線部分為檢測到按鍵時電流走向。在按鍵掃描過程中，不可避免需要在按鍵兩端的I/O接口進行輸出狀態(tài)和帶相反電平上拉/下拉的輸入狀態(tài)之間切換，由于器件封裝以及外部鍵盤連接等因素，每一個I/o接口上都有寄生電容存在，I/o接口的狀態(tài)每進行一次電平切換，實際上是VDD通過上拉電阻對I/O接口寄生電容的充電過程，或者是I/O接口寄生電容通過下拉電阻對GND的放電過程。一般上下拉電阻越大，則充放電過程越長，電平切換沿越緩，由此在I/O接口的輸入級CMOS電路上產生的電流也越大，功耗也就越高。但是，為了有效的保證按鍵兩端的電平邏輯相反，上下拉電阻不能設置的太小，而為了減小I/O接口電平切換的時間，上下拉電阻不能設置的太大?，F(xiàn)有技術中為了確保按鍵的有效檢測，造成輸入級CMOS電路上的電流較大，使鍵盤在按鍵檢測時的功耗也較高。

發(fā)明內容
本發(fā)明所要解決的技術問題是針對現(xiàn)有I/O接口電路在由輸出狀態(tài)切換到輸入狀態(tài)時，I/o接口電平狀態(tài)切換緩慢、I/O接口輸入級電流大，造成待機時I/O接口狀態(tài)切換功耗高的問題，提供了一種I/o接口電平切換迅速、I/O接口輸入級電流小的I/O接口電路、低功耗按鍵掃描裝置、低功耗按鍵掃描方法及低功耗動態(tài)鍵盤掃描方法。

為解決上述問題，本發(fā)明的一種技術方案是:一種I/O接口電路，包括與I/O接口相連的輸出狀態(tài)控制模塊和第一輸入狀態(tài)控制模塊，輸出狀態(tài)控制模塊包括順次相連的第一固定電平和第一開關單元，第一開關單元的另一端與I/O接口相連，第一輸入狀態(tài)控制模塊包括順次相連的第二固定電平、第二開關單元和第二電阻單元，第二電阻單元的另一端與I/o接口相連，第一開關單元和第二開關單元的控制端連接有用于控制開關單元導通或斷開的開關控制器，第一固定電平與第二固定電平邏輯相反，所述I/o接口電路還連接有第二輸入狀態(tài)控制模塊，第二輸入狀態(tài)控制模塊設有用于縮短I/o接口電平切換時間的第一電阻單元和第三開關單元，第二固定電平、第三開關單元和第一電阻單元順次相連，第一電阻單元的另一端與I/o接口相連，第三開關單元的控制端與開關控制器相連；開關控制器輸出控制信息控制第一開關單元、第二開關單元和第三開關單元的導通狀態(tài)，并分別配置與導通的第一開關單元所在模塊相連的I/o接口為輸出第一固定電平狀態(tài)，與導通的第二開關單元所在模塊相連的I/O接口為第一輸入狀態(tài)，與導通的第三開關單元所在模塊相連的I/o接口為第二輸入狀態(tài)；所述開關控制器至少包括一組控制信息，使處于輸出第一固定電平狀態(tài)的I/o接口配置為第二輸入狀態(tài)。本發(fā)明的I/O接口電路通過控制輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊與I/o接口的接入狀態(tài)，配置了三種I/O接口的狀態(tài)，分別為輸出第一固定電平狀態(tài)、第一輸入狀態(tài)和第二輸入狀態(tài)。在開關控制器的控制下，當輸出狀態(tài)控制模塊內的第一開關單元導通，則第一固定電平接入I/o接口，此時I/O接口處于輸出第一固定電平狀態(tài)；當?shù)谝惠斎霠顟B(tài)控制模塊內的第二開關單元導通，則第二固定電平和第二電阻單元接入I/O接口，此時I/O接口處于第一輸入狀態(tài)；當?shù)诙斎霠顟B(tài)控制模塊內的第三開關單元導通，則第二固定電平和第一電阻單元接入I/o接口，此時I/O接口處于第二輸入狀態(tài)。在控制信號的配置下，I/o接口根據(jù)需要可以在三種狀態(tài)中切換，本發(fā)明的I/O接口電路可適用于各種結構鍵盤的按鍵掃描。其中，第一輸入狀態(tài)和輸出第一固定電平狀態(tài)在按鍵檢測時用于有效按鍵檢測，因此第二電阻單元的阻值不能太小，使第一輸入狀態(tài)和輸出第一固定電平狀態(tài)的電平邏輯相反。開關控制器包括一組控制信息，使處于輸出第一固定電平狀態(tài)的I/o接口配置為第二輸入狀態(tài)，第二輸入狀態(tài)用于在I/o接口狀態(tài)切換時；使第一電阻單元接入I/O接口，設置較小的第一電阻單元阻值，可以增加I/o接口電平切換時的放電電流，減小此時的放電時間，使I/o接口的狀態(tài)快速切換，用以降低I/O接口輸入級CMOS電路的瞬態(tài)電流，進而降低了 I/o接口電路的功耗。相比較于現(xiàn)有技術，本發(fā)明的I/o接口電路增設了第二輸入狀態(tài)控制模塊，使I/O接口具有用于縮短I/o接口電平切換時間的第二輸入狀態(tài)，配置I/O接口電平切換時由輸出第一固定電平狀態(tài)切換到第二輸入狀態(tài)，在I/o接口電平切換時，對于每一個I/O接口從輸出到輸入切換過程中，都減小了在其自身的輸入級上所產生的瞬態(tài)電流，從而降低了功耗，而在按鍵檢測時，則采用第一輸入狀態(tài)保證了連接在該I/o接口上按鍵的有效檢測。優(yōu)選地，所述I/O接口電路為內置上拉結構的上拉I/O接口電路，則第一固定電平為低電平，第二固定電平為高電平，所述第一電阻單元為強上拉電阻，第二電阻單元為弱上拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管,所述輸出第一固定電平狀態(tài)為輸出低電平狀態(tài),第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)。優(yōu)選地，所述I/O接口電路為內置下拉結構的下拉I/O接口電路，則第一固定電平為高電平，第二固定電平為低電平，所述第一電阻單元為強下拉電阻，第二電阻單元為弱下拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管,所述輸出第一固定電平狀態(tài)為輸出高電平狀態(tài),第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)。優(yōu)選地，所述I/O接口電路為同時內置上拉結構和下拉結構的上下拉I/O接口電路，上下拉I/o接口電路包括兩組I/O接口電路，分別為上拉I/O接口電路和下拉I/O接口電路；所述上拉I/o接口電路的第一固定電平為低電平，第二固定電平為高電平，第一電阻單元為強上拉電阻，第二電阻單元為弱上拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，輸出第一固定電平狀態(tài)為輸出低電平狀態(tài)，第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)；所述下拉I/O接口電路的第一固定電平為高電平，第二固定電平為低電平，第一電阻單元為強下拉電阻，第二電阻單元為弱下拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，輸出第一固定電平狀態(tài)為輸出高電平狀態(tài)，第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)。優(yōu)選地,所述第一固定電平為GND,第二固定電平為VDD,第一開關單兀為第一 MOS管，第二開關單元為第三MOS管，第三開關單元為第二 MOS管；第二 MOS管和第三MOS管的源極均與VDD相連，第一 MOS管的源極與GND相連，第二 MOS管和第三MOS管的漏極分別與強上拉電阻和弱上拉電阻相連，強上拉電阻和弱上拉電阻的另一端與第一 MOS管的漏極相連，第一 MOS管的漏極為I/O接口的輸入端，第一 MOS管、第二 MOS管和第三MOS管的柵極均與開關控制器相連。優(yōu)選地，所述第一固定電平為VDD，第二固定電平為GND，第一開關單元為第四MOS管，第二開關單元為第六MOS管，第三開關單元為第五MOS管；第五MOS管和第六MOS管的源極均與GND相連，第四MOS管的源極與VDD相連，第五MOS管和第六MOS管的漏極分別與強下拉電阻和弱下拉電阻相連，強下拉電阻和弱下拉電阻的另一端與第四MOS管的漏極相連，第四MOS管的漏極為I/O接口的輸入端，第四MOS管、第五MOS管和第六MOS管的柵極與開關控制器相連。優(yōu)選地，所述上拉I/O接口電路的第一固定電平、第二固定電平、第一開關單元、第二開關單元、第三開關單元、第二電阻單元和第一電阻單元分別為GND、VDD、第十三MOS管、第十六MOS管、第十八MOS管、弱上拉電阻和強上拉電阻，下拉I/O接口的第一固定電平、第二固定電平、第一開關單元、第二開關單元、第三開關單元、第二電阻單元和第一電阻單元分別為VDD、GND、第十四MOS管、第十五MOS管、第十七MOS管、弱下拉電阻和強下拉電阻；第十三MOS管、第十五MOS管和第十七MOS管的源極均與GND相連，第十四MOS管、第十六MOS管和第十八MOS管的源極均與VDD相連，第十八MOS管的漏極通過強上拉電阻與第十四MOS管的漏極相連，第十六MOS管的漏極通過弱上拉電阻與第十四MOS管的漏極相連，第十七MOS管的漏極通過強下拉電阻與第十三MOS管的漏極相連，第十五MOS管的漏極通過弱下拉電阻與第十三MOS管的漏極相連，第十三MOS管的漏極與第十四MOS管的漏極相連，第十三MOS管的漏極為I/O接口的輸入端，第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管的柵極均與開關控制器相連。優(yōu)選地，所述強上拉電阻的阻值范圍為5K-50K，弱上拉電阻的阻值范圍為50K-500K。優(yōu)選地，所述強下拉電阻的阻值范圍為5K-50K，弱下拉電阻的阻值范圍均為50K-500K。優(yōu)選地，所述強上拉電阻和強下拉電阻的阻值范圍均為5K-50K，弱上拉電阻和弱下拉電阻的阻值范圍均為50K-500K。I/O接口電路可以為上拉I/O接口電路、下拉I/O接口電路和上下拉I/O接口電路中的一種，三種結構的I/o接口電路均包括輸出第一固定電平狀態(tài)、第一輸入狀態(tài)和第二輸入狀態(tài)。I/O接口電路中采用阻值范圍5K-50K的強上拉電阻或強下拉電阻，阻值范圍為50K-500K的弱上拉電阻和弱下拉電阻，不同阻值的強上拉電阻或強下拉電阻，在對應I/O接口的輸入級CMOS電路上產生的電流也不同。當I/O接口由輸出第一固定電平狀態(tài)切換到第二輸入狀態(tài)時，由于接入I/0接口的上下拉電阻較小，充電或放電電流就越大，I/0接口對寄生電容的充電或放電過程就越短，電平的切換速度也越是迅速，由此在I/O接口的輸入級CMOS電路上產生的電流也越小。本發(fā)明的另一種技術方案是:一種低功耗按鍵掃描裝置，所述掃描裝置至少連接有一個按鍵，所述按鍵的兩端分別連接有本發(fā)明的I/o接口電路。本發(fā)明的再一種技術方案是:一種低功耗按鍵掃描方法，所述掃描方法的實現(xiàn)基于低功耗按鍵掃描裝置，包括如下步驟:a)預設掃描控制器的掃描周期和用于I/O接口狀態(tài)切換的控制信號；b)掃描控制器輸出控制信號配置所有I/O接口的狀態(tài)，對按鍵的I/O接口進行周期性掃描并執(zhí)行按鍵檢測:bl.配置任意一個I/O接口處于輸出第一固定電平狀態(tài)，其它所有I/O接口處于第一輸入狀態(tài)，檢測處于第一輸入狀態(tài)的I/o接口，若檢測到電平的跳變,則表不按鍵被按下，否則進入步驟b2 ；b2.配置處于輸出第一固定電平狀態(tài)的I/O接口為第二輸入狀態(tài)，若所有按鍵均被掃描到，則進入步驟b3，否則返回步驟b2繼續(xù)檢測；b3.配置所有I/O接口處于第一輸入狀態(tài)，根據(jù)掃描控制器的掃描周期返回步驟bl重新開始檢測。本發(fā)明的低功耗按鍵掃描裝置及方法用于單個按鍵、多個按鍵及矩陣按鍵的掃描，具有I/o接口電平的切換迅速，功耗低的特點。本發(fā)明中采用的掃描控制器可代替本發(fā)明中開關控制器，用以輸出控制信息控制第一開關單元、第二開關單元和第三開關單元的導通狀態(tài)。本發(fā)明的第四種技術方案是:—種低功耗動態(tài)鍵盤掃描方法，所述掃描方法的實現(xiàn)基于本發(fā)明中的上拉I/O接口電路，包括如下步驟:a)將鍵盤配置成具有N個I/O接口的階梯狀鍵盤，在任意兩個I/O接口之間連接一個按鍵，任意一個I/o接口通過一個按鍵與GND相連；b)設置I/O接口的狀態(tài)為三種，分別為輸出低電平狀態(tài)、帶強上拉輸入狀態(tài)和帶弱上拉輸入狀態(tài)；c)預設掃描控制器的掃描周期和用于I/O接口狀態(tài)切換的控制信號；d)掃描控制器通過控制信號配置所有I/O接口的狀態(tài)，對鍵盤的I/O接口進行周期性掃描并執(zhí)行按鍵檢測:dl.配置所有I/O接口處于帶弱上拉輸入狀態(tài)，掃描所有I/O接口的輸入電平，若檢測到I/o接口的電平跳變，則輸出按鍵檢測信號，否則進入步驟d2 ；d2.配置任意一個I/O接口處于輸出低電平狀態(tài)，其它所有I/O接口處于帶弱上拉輸入狀態(tài)，掃描所有處于帶弱上拉輸入狀態(tài)的I/o接口，若檢測到上述任意I/O接口的電平跳變，則輸出按鍵檢測信號，否則進入步驟d3 ；d3.配置步驟d2中處于輸出低電平狀態(tài)的I/O接口為帶強上拉輸入狀態(tài)，其它所有I/o接口為帶弱上拉輸入狀態(tài)；若所有I/O接口均被掃描到，則進入步驟d4，否則返回步驟d2繼續(xù)掃描；d4.配置所有I/O接口處于帶弱上拉輸入狀態(tài)，停止按鍵檢測，根據(jù)掃描控制器的掃描周期返回步驟dl重新開始掃描。本發(fā)明的第五種技術方案是:—種低功耗動態(tài)鍵盤掃描方法，所述掃描方法的實現(xiàn)基于本發(fā)明中的下拉I/O接口電路，包括如下步驟:a)將鍵盤配置成具有N個I/O接口的階梯狀鍵盤，在任意兩個I/O接口之間連接一個按鍵，任意一個I/o接口通過一個按鍵與VDD相連；b)設置I/O接口的狀態(tài)為三種，分別為輸出高電平狀態(tài)、帶強下拉輸入狀態(tài)和帶弱下拉輸入狀態(tài)；c)預設掃描控制器的掃描周期和用于I/O接口狀態(tài)切換的控制信號；d)掃描控制器通過控制信號配置所有I/O接口的狀態(tài)，對鍵盤的I/O接口進行周期性掃描并執(zhí)行按鍵檢測:dl.配置所有I/O接口處于帶弱下拉輸入狀態(tài)，掃描所有I/O接口的輸入電平，若檢測到I/O接口的電平跳變，則輸出按鍵檢測信號，否則進入步驟d2 ；d2.配置任意一個I/O接口處于輸高電平狀態(tài)，其它所有I/O接口處于帶弱下拉輸入狀態(tài)，掃描所有處于帶弱下拉輸入狀態(tài)的I/o接口，若檢測到上述任意I/O接口的電平跳變，則輸出按鍵檢測信號，否則進入步驟d3 ；d3.配置步驟d2中處于輸出高電平狀態(tài)的I/O接口為帶強下拉輸入狀態(tài)，其它所有I/o接口為帶弱下拉輸入狀態(tài)；若所有I/O接口均被掃描到，則進入步驟d4，否則返回步驟d2繼續(xù)掃描；d4.配置所有I/O接口處于帶弱下拉輸入狀態(tài)，停止按鍵檢測，根據(jù)掃描控制器的掃描周期返回步驟dl重新開始掃描。本發(fā)明中采用的掃描控制器可代替本發(fā)明中開關控制器，用以輸出控制信息控制第一開關單元、第二開關單元和第三開關單元的導通狀態(tài)，使上拉I/O接口電路具有輸出低電平狀態(tài)、帶強上拉輸入狀態(tài)和帶弱上拉輸入狀態(tài)，使下拉I/o接口電路具有輸出高電平狀態(tài)、帶強下拉輸入狀態(tài)和帶弱下拉輸入狀態(tài)。本發(fā)明的兩種基于上拉I/o接口電路和下拉I/o接口電路的低功耗鍵盤掃描方法主要針對具有N個I/O接口、N* (N+1) /2個按鍵的動態(tài)鍵盤進行掃描。在鍵盤的掃描過程中增加了強上拉/強下拉的輸入狀態(tài)，在I/o接口由輸出狀態(tài)到輸入狀態(tài)切換的過程中，增加了一個先切換到強上拉/強下拉輸入狀態(tài)的步驟。具體為，步驟dl，先掃描與所有連接在I/O接口與第一固定電平之間的按鍵；步驟d2，掃描連接在某個處于輸出狀態(tài)的I/O接口與所有其它I/O接口之間的按鍵；步驟d3，對處于輸出狀態(tài)的I/O接口進行電平切換，使處于輸出狀態(tài)的I/O接口僅切換為帶強上拉輸入狀態(tài)或帶強下拉輸入狀態(tài)，同時，掃描控制器檢測所有的I/O接口是否均被配置過上述步驟，確保所有按鍵都被掃描到；步驟d4，配置所有的I/O接口為初始的輸入狀態(tài)，為下一個周期的掃描做好準備。其中掃描周期可根據(jù)掃描需要進行設置，一般在50ms以內，步驟d4的周期一般在0-20ms內，用于保證有效的按鍵檢測，避免漏鍵的情況發(fā)生。本發(fā)明的步驟d3中，使I/O接口的狀態(tài)有低到高或由高到低的切換盡可能的短，降低了切換過程中的輸入級的瞬態(tài)電流。使鍵盤在無按鍵情況下，對于每一個I/o接口從輸出到輸入切換過程中，都減小了在其自身的輸入級上所產生的電流，從而降低了功耗。為保證有效的按鍵檢測，本發(fā)明在掃描過程中，均采用帶弱上/下拉輸入狀態(tài)進行。相比較于現(xiàn)有技術，本發(fā)明的低功耗動態(tài)鍵盤掃描方法在I/O接口由輸出狀態(tài)到輸入狀態(tài)切換的過程中，增加了帶強上拉/強下拉的輸入狀態(tài)，相較傳統(tǒng)的切換步驟增加了一個先切換到帶強上拉/強下拉的輸入狀態(tài)，而在按鍵檢測時，僅限于使用帶弱上拉/弱下拉輸入狀態(tài)。既兼顧了按鍵的有效檢測，又降低了掃描過程中的電流。


圖1是現(xiàn)有技術中鍵盤按鍵檢測的電路原理圖。圖2是本發(fā)明I/O接口電路的電路原理框圖。圖3是本發(fā)明低功耗按鍵掃描裝置的電路原理框圖。圖4是本發(fā)明I/O接口電路實施例一的上拉I/O接口電路原理圖。圖5是本發(fā)明I/O接口電路實施例二的下拉I/O接口電路原理圖。圖6是本發(fā)明I/O接口電路實施例三的上拉I/O接口電路原理圖。圖7是本發(fā)明I/O接口電路實施例四的下拉I/O接口電路原理圖。圖8是本發(fā)明低功耗動態(tài)鍵盤掃描方法中與上拉I/O接口相連的鍵盤電路原理圖。圖9是本發(fā)明低功耗動態(tài)鍵盤掃描方法中與下拉I/O接口相連的鍵盤電路原理圖。圖10是本發(fā)明低功耗動態(tài)鍵盤掃描方法中上拉I/O接口在每個步驟中的電平變化時序圖。圖11是本發(fā)明低功耗動態(tài)鍵盤掃描方法中上拉I/O接口由輸出狀態(tài)切換為輸入狀態(tài)的時序與現(xiàn)有技術中切換時序的對比圖。圖12是本發(fā)明低功耗動態(tài)鍵盤掃描裝置實施例五的上下拉I/O接口電路原理圖。圖13是本發(fā)明低功耗動態(tài)鍵盤掃描裝置實施例六的上下拉I/O接口電路原理圖。圖14是本發(fā)明低功耗動態(tài)鍵盤掃描方法中與上下拉I/O接口相連的鍵盤電路原理圖。
具體實施例方式下面結合附圖和實施例進一步詳細說明本發(fā)明，但本發(fā)明的保護范圍并不限于此。參照圖2，本發(fā)明的I/O接口電路，包括與I/O接口相連的輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊。輸出狀態(tài)控制模塊包括順次相連的第一固定電平和第一開關單元，第一開關單元的另一端與I/o接口相連；第一輸入狀態(tài)控制模塊包括順次相連的第二固定電平、第二開關單元和第二電阻單元，第二電阻單元的另一端與I/o接口相連；第二輸入狀態(tài)控制模塊設有用于縮短I/o接口電平切換時間的第一電阻單元和第三開關單元，第二固定電平、第三開關單元和第一電阻單元順次相連，第一電阻單元的另一端與I/o接口相連。第一開關單元、第二開關單元和第三開關單元的控制端連接有用于控制開關單元導通或斷開的開關控制器，第一固定電平與第二固定電平邏輯相反，開關控制器輸出控制信息控制第一開關單元、第二開關單元和第三開關單元的導通狀態(tài)，通過控制輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊與I/o接口的接入狀態(tài)，配置了三種I/o接口的狀態(tài),分別為輸出第一固定電平狀態(tài)、第一輸入狀態(tài)和第二輸入狀態(tài)。在開關控制器的控制下，當輸出狀態(tài)控制模塊內的第一開關單元導通，則第一固定電平接入I/O接口，此時I/O接口處于輸出第一固定電平狀態(tài)；當?shù)谝惠斎霠顟B(tài)控制模塊內的第二開關單元導通，則第二固定電平和第二電阻單元接入I/o接口，此時I/O接口處于第一輸入狀態(tài)；當?shù)诙斎霠顟B(tài)控制模塊內的第三開關單元導通，則第二固定電平和第一電阻單元接入I/O接口，此時I/O接口處于第二輸入狀態(tài)。在控制信號的配置下，I/O接口根據(jù)需要可以在三種狀態(tài)中切換，本發(fā)明的I/o接口電路可適用于各種結構鍵盤的按鍵掃描。其中，第一輸入狀態(tài)和輸出第一固定電平狀態(tài)在按鍵檢測時用于有效按鍵檢測，因此第二電阻單元的阻值不能太小，使第一輸入狀態(tài)和輸出第一固定電平狀態(tài)的電平邏輯相反。開關控制器包括一組控制信息，使處于輸出第一固定電平狀態(tài)的I/o接口配置為第二輸入狀態(tài)，第二輸入狀態(tài)用于在I /0接口狀態(tài)切換時；由用于縮短I /0接口電平切換時間的第一電阻單元接入，設置較小的第一電阻單元阻值，可以增加I/o接口電平切換時的放電電流，減小此時的放電時間，使I/o接口的狀態(tài)快速切換，用以降低I/O接口輸入級CMOS電路的瞬態(tài)電流，進而降低了 I/o接口電路的功耗。I/O接口電路可以為上拉I/O接口電路、下拉I/O接口電路和上下拉I/O接口電路中的一種，三種結構的I/o接口電路均包括輸出第一固定電平狀態(tài)、第一輸入狀態(tài)和第二輸入狀態(tài)。所述I/O接口電路為內置上拉結構的上拉I/O接口電路，則第一固定電平為低電平，第二固定電平為高電平，所述第一電阻單元為強上拉電阻，第二電阻單元為弱上拉電阻，強上拉電阻的阻值范圍為5K-50K，弱上拉電阻的阻值范圍為50K-500K，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，所述輸出第一固定電平狀態(tài)為輸出低電平狀態(tài)，第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)。所述I/O接口電路為內置下拉結構的下拉I/O接口電路，則第一固定電平為高電平，第二固定電平為低電平，所述第一電阻單元為強下拉電阻，第二電阻單元為弱下拉電阻，強下拉電阻的阻值范圍為5K-50K，弱下拉電阻的阻值范圍均為50K-500K，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，所述輸出第一固定電平狀態(tài)為輸出高電平狀態(tài)，第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)。所述I/O接口電路為同時內置上拉結構和下拉結構的上下拉I/O接口電路，上下拉I/o接口電路包括兩組I/O接口電路，分別為上拉I/O接口電路和下拉I/O接口電路；所述上拉I/o接口電路的第一固定電平為低電平，第二固定電平為高電平，第一電阻單元為強上拉電阻，第二電阻單元為弱上拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，輸出第一固定電平狀態(tài)為輸出低電平狀態(tài)，第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)；所述下拉I/o接口電路的第一固定電平為高電平，第二固定電平為低電平，第一電阻單元為強下拉電阻，第二電阻單元為弱下拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管,輸出第一固定電平狀態(tài)為輸出高電平狀態(tài),第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)；所述強上拉電阻和強下拉電阻的阻值范圍均為5K-50K，弱上拉電阻和弱下拉電阻的阻值范圍均為50K-500K。參照圖3，本發(fā)明的低功耗按鍵掃描裝置，所述掃描裝置至少連接有一個按鍵，按鍵的兩端分別連接有I/o接口電路。下面舉一具體實施例對本發(fā)明的低功耗按鍵掃描裝置進行說明，并通過低功耗按鍵掃描方法詳細描述掃描過程。掃描裝置僅連接有按鍵K01，定義連接在按鍵KOl兩端的I/O接口電路分別為第一 I/O接口電路和第二 I/O接口電路，與第一 I/o接口電路和第二 I/O接口電路相連的I/O接口為第一 I/O接口和第二 I/O接口。在按鍵KOl檢測時，包括如下步驟:a)預設掃描控制器的掃描周期和用于I/O接口狀態(tài)切換的控制信號；b)掃描控制器輸出控制信號配置所有I/O接口的狀態(tài)，對按鍵的I/O接口進行周期性掃描并執(zhí)行按鍵檢測:bl.配置第一 I/O接口和第二 I/O接口中的任意一個處于輸出第一固定電平狀態(tài)，其它I/o接口處于第一輸入狀態(tài)，檢測處于第一輸入狀態(tài)的I/O接口，若檢測到電平的跳變，則表示按鍵KOl被按下，否則進入步驟b2 ；b2.配置處于輸出第一固定電平狀態(tài)的I/O接口為第二輸入狀態(tài)，若所有按鍵均被掃描到，則進入步驟b3，否則返回步驟b2繼續(xù)檢測；b3.配置所有I/O接口處于第一輸入狀態(tài)，根據(jù)掃描控制器的掃描周期返回步驟bl重新開始檢測。其中，連接在按鍵兩端的I/O接口電路可以為上拉I/O接口電路或下拉I/O接口電路，若為上拉I/o接口電路，貝1J輸出第一固定電平狀態(tài)為輸出低電平狀態(tài)，第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)；若為下拉I/o接口電路，則輸出第一固定電平狀態(tài)為輸出高電平狀態(tài)，第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)。本發(fā)明的低功耗按鍵掃描裝置及方法用于單個按鍵、多個按鍵及矩陣按鍵的掃描，對于多個按鍵及矩陣按鍵的掃描裝置及方法參照上述的檢測步驟。下面通過實施例一、實施例二、實施例三和實施例四詳細描述本發(fā)明的I/O接口電路和基于上述I/o接口電路實現(xiàn)低功耗動態(tài)掃描方法，使I/O接口可以由控制信號配置成至少一種輸出狀態(tài)和至少兩種輸入狀態(tài)。為了清楚詳細的說明寄生電容的存在，在實施例中將上述因素等產生的寄生電容在表述中等效為寄生電容CO，在各視圖中標記為CO。因此，I/o接口連接有一寄生電容CO和一輸入級緩沖器CM，I/O接口用于連接鍵盤和掃描控制器。同時通過實施例五和實施例六詳細說明本發(fā)明的另一種I/o接口電路和其掃描方法，使I/o接口可以由控制信號配置成輸出低電平狀態(tài)、帶強上拉輸入狀態(tài)、帶弱上拉輸入狀態(tài)、輸出高電平狀態(tài)、帶強下拉輸入狀態(tài)和帶弱下拉輸入狀態(tài)六種，其中等效寄生電容在各視圖中分別標記為CO和Cl，輸入級緩沖器標記為CM。實施例一、實施例二、實施例三、實施例四、實施例五和實施例六僅為本發(fā)明具有代表性的例子，任意通過若干上/下拉電阻和若干MOS管實現(xiàn)本發(fā)明中的三種狀態(tài)或六種狀態(tài)均在本發(fā)明的保護范圍之內。實施例一:參照圖4，所述上拉I/O接口上連接有輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊，輸出狀態(tài)控制模塊設有第一固定電平和第一開關單元，第一輸入狀態(tài)控制模塊包括第二固定電平、第二開關單元和第二電阻單元，第二輸入狀態(tài)控制模塊設有第一電阻單兀和第三開關單兀。第一固定電平為GND,第二固定電平為VDD,第一開關單元為第一 MOS管ΜΝ0，第二開關單元為第三MOS管ΜΡ0，第三開關單元為第二 MOS管MP1，第二電阻單元為弱上拉電阻R2，第一電阻單元為強上拉電阻R1。第二 MOS管MPl和第三MOS管MPO的源極上均連接有VDD，第一 MOS管MNO的源極連接有GND，第二 MOS管MPl和第三MOS管MPO的漏極分別連接有強上拉電阻Rl和弱上拉電阻R2，強上拉電阻Rl和弱上拉電阻R2的另一端與第一 MOS管MNO的漏極相連，第一 MOS管MNO的漏極為I/O接口的輸入端，用于連接鍵盤，第一 MOS管ΜΝ0、第二 MOS管MPl和第三MOS管MPO的柵極與掃描控制器相連。其中，第二 MOS管MPl和第三MOS管MPO為PMOS管，第一 MOS管MNO為NMOS管，強上拉電阻Rl的阻值為5k和弱上拉電阻R2的阻值為150k。第一 MOS管ΜΝ0、第二 MOS管MPl和第三MOS管MPO的柵極電平在圖4中分別標注為S1、S2和S3，開關控制器通過一組控制信號配置S1、S2和S3的電平。當S1、S2和S3均為高電平時，上拉I/O接口處于輸出低電平狀態(tài)；當S1、S2為低電平，S3為任意值時，上拉I/O接口處于帶強上拉輸入狀態(tài)；當SI為低電平、S2為高電平和S3為低電平時，上拉I/O接口處于帶弱上拉輸入狀態(tài)。實施例二:參照圖5，所述下拉I/O接口上連接有輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊，輸出狀態(tài)控制模塊設有第一固定電平和第一開關單元，第一輸入狀態(tài)控制模塊包括第二固定電平、第二開關單元和第二電阻單元，第二輸入狀態(tài)控制模塊設有第一電阻單兀和第三開關單兀。第一固定電平為VDD,第二固定電平為GND,第一開關單元為第四MOS管MP2，第二開關單元為第六MOS管麗2，第三開關單元為第五MOS管MN1，第二電阻單元為弱下拉電阻R4，第一電阻單元為強下拉電阻R3。第五MOS管麗I和第六MOS管麗2的源極上均連接有GND，第四MOS管MP2的源極連接有VDD，第五MOS管麗1、第六MOS管麗2的的漏極分別連接有強下拉電阻R3和弱下拉電阻R4，強下拉電阻R3和弱下拉電阻R4的另一端與第四MOS管MP2的漏極相連，第四MOS管MP2的漏極為I/O接口的輸入端，第四MOS管MP2、第五MOS管麗I和第六MOS管麗2的柵極與掃描控制器相連。其中，第四MOS管為PMOS管，第五MOS管麗I和第六MOS管麗2為NMOS管，強下拉電阻R3的阻值為15k和弱下拉電阻R4的阻值為240k。第四MOS管MP2、第五MOS管麗I和第六MOS管麗2的柵極電平在圖5中分別標注為S4、S5和S6，開關控制器通過一組控制信號配置S4、S5和S6的電平。當S4、S5和S6均為低電平時，下拉I/O接口處于輸出高電平狀態(tài)；當S4和S5為高電平，S6為任意值時，下拉I/O接口處于帶強下拉輸入狀態(tài)；當S4為高電平、S5為低電平和S6為高電平時，下拉I/O接口處于帶弱下拉輸入狀態(tài)。實施例三:參照圖6，所述上拉I/O接口上連接有輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊，輸出狀態(tài)控制模塊設有第一固定電平和第一開關單元，第一輸入狀態(tài)控制模塊包括第二固定電平、第二開關單元和第二電阻單元，第二輸入狀態(tài)控制模塊設有第一電阻單兀和第三開關單兀。第一固定電平為GND,第二固定電平為VDD,第一開關單元為第七MOS管麗3，第二開關單元和第三開關單元均為第八MOS管MP3和第九MOS管MP4，第二電阻單元為弱上拉電阻R6和強上拉電阻R5，第一電阻單元為強上拉電阻R5。第八MOS管MP3的源極與VDD相連，第八MOS管MP3的漏極與第九MOS管MP4的源極相連，第八MOS管MP3的源極與第七MOS管麗3的漏極之間依次連接有強上拉電阻R5和弱上拉電阻R6，第九MOS管MP4的源極和漏極并聯(lián)在弱上拉電阻R6上，第七MOS管麗3的源極與GND相連，第七MOS管麗3的漏極I/O接口的輸入端，第七MOS管麗3、第八MOS管MP3和第九MOS管MP4的柵極與開關控制器相連。第七MOS管麗3為NMOS管，第八MOS管MP3和第九MOS管MP4為PMOS管，強上拉電阻R5的阻值為30k和弱上拉電阻R6的阻值為50k。第七MOS管麗3、第八MOS管MP3和第九MOS管MP4的柵極電平在圖6中分別標注為S7、S8和S9，開關控制器通過一組控制信號配置S7、S8和S9的電平。當S7和S8為高電平，S9為任意值時，上拉I/O接口處于輸出低電平狀態(tài)；當S7、S8和S9均為低電平時，上拉I/O接口處于帶強上拉輸入 狀態(tài)；當S7為低電平、S8為低電平和S9為高電平時，上拉I/O接口處于帶弱上拉輸入狀態(tài)。實施例四:參照圖7，所述下拉I/O接口上連接有輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊，輸出狀態(tài)控制模塊設有第一固定電平和第一開關單元，第一輸入狀態(tài)控制模塊包括第二固定電平、第二開關單元和第二電阻單元，第二輸入狀態(tài)控制模塊設有第一電阻單兀和第三開關單兀。第一固定電平為VDD,第二固定電平為GND,第一開關單元為第十MOS管MP5，第二開關單元和第三開關單元均為第i^一 MOS管MN4和第十二MOS管麗5，第二電阻單元為強下拉電阻R7和弱下拉電阻R8，第一電阻單元為強下拉電阻R7。第十MOS管MP5的漏極通過強下拉電阻R7與第十二 MOS管麗5的漏極相連，第十二 MOS管麗5的源極與第i^一 MOS管MN4的漏極相連，第i^一 MOS管MN4的源極連接有GND,第十二 MOS管麗5的源極和漏極之間并聯(lián)有弱下拉電阻R8，第十MOS管MP5的漏極為I/O接口的輸入端，第十MOS管MP5、第i^一 MOS管MN4和第十二 MOS管麗5的柵極與掃描控制器相連。其中，第十MOS管MP5為PMOS管，^^一 MOS管MN4和第十二 MOS管麗5為NMOS管，強下拉電阻R7的阻值為45k和弱下拉電阻R8的阻值為350k。
第十MOS管MP5、第i^一 MOS管MN4和第十二 MOS管麗5的柵極電平在圖7中分別標注為S10、S11和S12，開關控制器通過一組控制信號配置S10、S11和S12的電平。當SlO為低電平、Sll為低電平和S12為任意值時，下拉I/O接口處于輸出高電平狀態(tài)；isio、sii和S12均為高電平時，下拉I/O接口處于帶強下拉輸入狀態(tài)；當SlO為高電平、Sll為高電平和S12為低電平時，下拉I/O接口處于帶弱下拉輸入狀態(tài)。針對實施例一中的上拉I/O接口和控制信號，詳細描述本發(fā)明低功耗鍵盤掃描方法，以I/o接口的數(shù)目N=6為例進行說明，則I/O接口可分別表示為PU P2、P3、P4、P5和P6。利用實施例一中的上拉I/O接口和控制信號完成本發(fā)明低功耗動態(tài)鍵盤掃描方法，包括如下步驟:a)將鍵盤配置成具有6個I/O接口的階梯狀鍵盤，分別為P1-P6，階梯狀鍵盤包含21個按鍵，分別為K01-K21，在任意兩個I/O接口之間連接一個按鍵，任意一個I/O接口通過一個按鍵與GND相連，階梯狀鍵盤參照圖8 ；b)設置如實施例一中所述的三種I/O接口狀態(tài)，分別為輸出低電平狀態(tài)、帶強上拉輸入狀態(tài)和帶弱上拉輸入狀態(tài) ；c)預設掃描控制器的掃描周期為20ms和預設控制信號的控制信息為實施例一中所述的S1、S2和S3 ；d)掃描控制器通過控制信號配置所有I/O接口的狀態(tài)，對鍵盤的I/O接口進行周期性掃描并執(zhí)行按鍵檢測:dl.配置I/O接口 P1-P6的處于帶弱上拉輸入狀態(tài)，分別檢測每個I/O接口的輸入值，若檢測到所有I/o接口的電平為高電平，則表示所有連接在I/O接口與GND之間的按鍵被掃描到，并進入步驟d2 ;否則如果任意一個I/O接口檢測到低電平，則表示連接在該I/O接口和GND之間的按鍵被按下，輸出按鍵檢測信號；d2.配置所有I/O接口 P1-P6中的任意一個I/O接口處于輸出低電平狀態(tài)，其它所有I/o接口處于帶弱上拉輸入狀態(tài)，分別檢測所有處于輸入狀態(tài)I/o接口的輸入值，如果均檢測到高電平，則表示所有與處于輸出狀態(tài)的口 I/o接口連接的按鍵均被掃描到，并進入步驟d3 ;否則如果任意一個處于輸入狀態(tài)I/O接口檢測到低電平，則表示連接在該I/O接口與處于輸出狀態(tài)I/o接口之間的按鍵被按下，輸出按鍵檢測信號；d3.將步驟d2中處于輸出狀態(tài)的I/O接口配置為帶強上拉輸入狀態(tài)，其它所有I/O接口為帶弱上拉輸入狀態(tài)，此步驟不進行按鍵檢測；如果所有的I/O接口 P1-P6均被掃描過，進入步驟d4，否則回到步驟d2繼續(xù)掃描；d4.配置所有I/O接口處于帶弱上拉的輸入狀態(tài)，停止按鍵檢測，此節(jié)拍維持時間可預先設置；然后根據(jù)掃描控制器的掃描周期返回步驟dl。參照圖10，本發(fā)明的整個掃描步驟時序圖，從圖中可以看出，一個完整的掃描周期，每個I/o接口均由步驟d2到步驟d3的切換，以實現(xiàn)按鍵檢測。參照圖11，利用本發(fā)明的裝置和方法對鍵盤進行檢測時，I/O接口由輸入狀態(tài)切換輸入狀態(tài)時的時間Tl明顯要小于現(xiàn)有技術中的狀態(tài)切換的時間T0，在本發(fā)明中時間Tl具體為步驟d2到步驟d3的切換時間。針對實施例四中的下拉i/o接口和控制信號，詳細描述本發(fā)明低功耗鍵盤掃描方法，以I/o接口的數(shù)目N=6為例進行說明，則I/O接口可分別表示為PU P2、P3、P4、P5和P6。利用實施例四中的下拉I/O接口和控制信號完成本發(fā)明低功耗動態(tài)鍵盤掃描方法，包括如下步驟:a)將鍵盤配置成具有6個I/O接口的階梯狀鍵盤，分別為P1-P6，階梯狀鍵盤包含21個按鍵，分別為K01-K21，在任意兩個I/O接口之間連接一個按鍵，任意一個I/O接口通過一個按鍵與VDD相連，階梯狀鍵盤參照圖9 ；b)設置如實施例四中所述的三種I/O接口狀態(tài)，分別為輸出高電平狀態(tài)、帶強下拉輸入狀態(tài)和帶弱下拉輸入狀態(tài)；c)預設掃描控制器的掃描周期為IOms和預設控制信號的控制信息為實施例一中所述的S10、S11和S12 ；d)掃描控制器通過控制信號配置所有I/O接口的狀態(tài)，對鍵盤的I/O接口進行周期性掃描并執(zhí)行按鍵檢測:dl.配置I/O接口 P1-P6的處于帶弱下拉輸入狀態(tài)，分別檢測每個I/O接口的輸入值，若檢測到所有I/o接口的電平均為低電平，則表示所有連接在I/O接口與VDD之間的按鍵被掃描到，并進入步驟d2 ;否則如果任意一個I/O接口檢測到高電平，則表示連接在該I/O接口和VDD之間的按鍵被按下，輸出按鍵檢測信號；d2.配置所有I/O接口 P1-P6中的任意一個I/O接口處于輸出高電平狀態(tài)，其它所有I/o接口處于帶弱下拉輸入狀態(tài)，分別檢測所有處于輸入狀態(tài)I/o接口的輸入值，如果均檢測到低電平，則表示所有與處于輸出狀態(tài)的口 I/o接口連接的按鍵均被掃描到，并進入步驟d3 ;否則如果任意一個處于輸入狀態(tài)I/O接口檢測到高電平，則表示連接在該I/O接口與處于輸出狀態(tài)I/o接口之間的按鍵被按下，輸出按鍵檢測信號；d3.將步驟d2中處于輸出狀態(tài)的I/O接口配置為帶強下拉輸入狀態(tài)，其它所有I/O接口為帶弱下拉輸入狀態(tài)，此步驟不進行按鍵檢測；如果所有的I/o接口 P1-P6均被掃描過，進入步驟d4，否則回到步驟d2繼續(xù)掃描；d4.配置所有I/O接口處于帶弱下拉的輸入狀態(tài)，停止按鍵檢測，此節(jié)拍維持時間可預先設置；然后根據(jù)掃描控制器的掃描周期返回步驟dl。實施例五:參照圖12，所述上下拉I/O接口包括上拉I/O接口的第一固定電平、第二固定電平、第一開關單元、第二開關單元、第三開關單元、第二電阻單元、第一電阻單元和下拉I/o接口的第一固定電平、第二固定電平、第一開關單元、第二開關單元、第三開關單元、第二電阻單元、第一電阻單元；上拉I/O接口的第一固定電平、第二固定電平、第一開關單元、第二開關單元、第三開關單元、第二電阻單元和第一電阻單元分別為GND、VDD、第十三MOS管、第十六MOS管、第十八MOS管、弱上拉電阻和強上拉電阻，下拉I/O接口的第一固定電平、第二固定電平、第一開關單元、第二開關單元、第三開關單元、第二電阻單元和第一電阻單元分別為VDD、GND、第十四MOS管、第十五MOS管、第十七MOS管、弱上拉電阻和強上拉電阻。第十三MOS管MN6、第十五MOS管麗7和第十七MOS管MN8的源極上連接有GND，第十四MOS管MP6、第十六MOS管MP7和第十八MOS管MP8的源極上均連接有VDD，第十八MOS管MP8的漏極通過強上拉電阻R9與第十四MOS管MP6的漏極相連，第十六MOS管MP7的漏極通過弱上拉電阻RlO與第十四MOS管MP6的漏極相連。第十七MOS管MN8的漏極通過強下拉電阻Rll與第十三MOS管MN6的漏極相連，第十五MOS管麗7的漏極通過弱下拉電阻R12與第十三MOS管MN6的漏極相連，第十三MOS管MN6的漏極與第十四MOS管MP6的漏極相連，第十三MOS管MN6的漏極為I/O接口的輸入端，用于連接鍵盤，第十三MOS管MN6、第十四MOS管MP6、第十五MOS管MN7、第十六MOS管MP7、第十七MOS管MN8和第十八MOS管MP8的柵極均與開關控制器相連。其中，第十三MOS管MN6、第十五MOS管麗7和第十七MOS管MN8為NMOS管，第十四MOS管MP6、第十六MOS管MP7和第十八MOS管MP8為PMOS管，強上拉電阻R9、弱上拉電阻R10、強下拉電阻Rll和弱下拉電阻R12的阻值分別為20k、170k、50k和500k。第十三MOS管MN6、第十四MOS管MP6、第十五MOS管MN7、第十六MOS管MP7、第十七MOS管MN8和第十八MOS管MP8的柵極電平在圖12中分別標注為S13、S14、S15、S16、S17和S18。開關控制器通過一組控制信號配置S13、S14、S15、S16、S17和S18的電平，當S13、S14、S16和S18為高電平，S15和S17為低電平時，上下拉I/O接口處于輸出低電平狀態(tài)；當S14為高電平，S13、S15、S17和S18為低電平，S16為任意值時，上下拉I/O接口處于帶強上拉輸入狀態(tài)；當S14和S18為高電平，S13、S15、S16和S17為低電平時，上下拉I/O接口處于帶弱上拉輸入狀態(tài)；當S16和S18為高電平，S13、S14、S15和S17為低電平時，上下拉I/O接口處于輸出高電平狀態(tài)；當S13為低電平，S14、S16、S17和S18為高電平，S15為任意值時，上下拉I/O接口處于帶強下拉輸入狀態(tài)；當S13和S17為低電平，S14、S15、S16和S18為高電平時，上下拉I/O接口處于帶弱下拉輸入狀態(tài)。實施例六:
參照圖13，所述上下拉I/O接口具有上拉I/O接口的輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊及下拉I/o接口的輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊。設有第十九MOS管MN9、第二十MOS管MP9、第二i^一MOS管麗10、第二十二 MOS管麗11、第二十三MOS管MP10、第二十四MOS管MP11、強上拉電阻R13、弱上拉電阻R14、強下拉電阻R15和弱下拉電阻R16。第十九MOS管MN9和第二i^一MOS管麗10的的源極上連接有GND，第二i^一MOS管麗10的漏極依次串接有弱下拉電阻R16和強下拉電阻R15，強下拉電阻R15的另一端與第十九MOS管MN9的漏極相連，第二十二MOS管麗11的源極和漏極并聯(lián)在弱下拉電阻R16的兩端。第二十MOS管MP9和第二十三MOS管MPlO的的源極上均連接有VDD，第二十三MOS管MPlO的漏極依次串接有弱上拉電阻R14和強上拉電阻R13，強上拉電阻R13的另一端與第二十MOS管MP9的漏極相連，第二十四MOS管MPll的源極和漏極并聯(lián)在弱上拉電阻R14的兩端。第二十MOS管MP9的漏極與第十九MOS管MN9的漏極相連，第二十MOS管MP9的漏極為I/O接口的輸入端，用于連接鍵盤，第十九MOS管MN9、第二十MOS管MP9、第二 ^^一MOS管麗10、第二十二 MOS管麗11、第二十三MOS管MPlO和第二十四MOS管MPlI的柵極均與掃描控制器相連。其中，第十九MOS管麗9、第二—^一 MOS管麗10和第二十二 MOS管麗11為NMOS管，第二十MOS管MP9、第二十三MOS管MPlO和第二十四MOS管MPll為PMOS管，強上拉電阻R13、弱上拉電阻R14、強下拉電阻R15和弱下拉電阻R16的阻值分別為35k、420k、40k和280k。第十九MOS 管 MN9、第二十 MOS 管 MP9、第二 ^^一MOS 管 MN10、第二十二 MOS 管 MN11、第二十三MOS管MPlO和第二十四MOS管MPll的柵極電平在圖13中分別標注為S19、S20、S21、S22、S23和S24。掃描控制器通過一組控制信號配置S19、S20、S21、S22、S23和S24的電平，當S21為低電平，S22和S24為任意值，S19、S20和S23為高電平時，上下拉I/O接口處于輸出低電平狀態(tài)；當S20為高電平，S22為任意值，S19、S21、S23和S24為低電平時，上下拉I/O接口處于帶強上拉輸入狀態(tài)；當S20和S24為高電平，S22為任意值，S19、S21和S23為低電平時，上下拉I/O接口處于帶弱上拉輸入狀態(tài)；當S23為高電平，S22和S24為任意值，S19、S20和S21為低電平時，上下拉I/O接口處于輸出高電平狀態(tài)；當S19為低電平，S24為任意值，S20、S21、S22和S23為高電平時，上下拉I/O接口處于帶強下拉輸入狀態(tài)；當S19和S22為低電平，S24為任意值，S20、S21和S23為高電平時，上下拉I/O接口處于帶弱下拉輸入狀態(tài)。針對實施例五和實施例六中的上下拉I/O接口和控制信號，詳細描述本發(fā)明低功耗鍵盤掃描方法，以I/o接口的數(shù)目N=6為例進行說明，則I/O接口可分別表示為P1、P2、P3、P4、P5 和 P6。本發(fā)明低功動態(tài)耗鍵盤掃描方法，包括如下步驟:a)將鍵盤配置成具有6個I/O接口的階梯狀鍵盤，分別為P1_P6，階梯狀鍵盤包含15個按鍵，分別為K01-K15，在任意兩個I/O接口之間連接一個按鍵，階梯狀鍵盤參照圖14 ；b)設置如實施例五和實施例六中所述的六種I/O接口狀態(tài)，分別為輸出低電平狀態(tài)、帶強上拉輸入狀態(tài)、帶弱上拉輸入狀態(tài)、輸出高電平狀態(tài)、帶強下拉輸入狀態(tài)和帶弱下拉輸入狀態(tài)；c)預設掃描控制器的掃描周期為20ms和預設控制信號的控制信息為實施例五和實施例六中所述的S13-S18和S19-S24 ；d)掃描控制器通過控制信號配置所有I/O接口的狀態(tài)，對鍵盤的I/O接口進行周期性掃描并執(zhí)行按鍵檢測:dl.配置所有I/O接口 P1-P6中的任意一個I/O接口處于輸出低電平狀態(tài)，其它所有I/o接口處于帶弱上拉輸入狀態(tài)，分別檢測所有處于輸入狀態(tài)I/o接口的輸入值，如果均檢測到高電平，則表示所有與處于輸出狀態(tài)的口 I/o接口連接的按鍵均被掃描到，并進入步驟d2 ;否則如果任意一個處于輸入狀態(tài)I/O接口檢測到低電平，則表示連接在該I/O接口與處于輸出狀態(tài)I/o接口之間的按鍵被按下，輸出按鍵檢測信號；d2.將步驟dl中處于輸出狀態(tài)的I/O接口配置為帶強上拉輸入狀態(tài)，其它所有I/O接口為帶弱上拉輸入狀態(tài)，此步驟不進行按鍵檢測；如果所有的I/o接口 P1-P6均被掃描過，進入步驟d3，否則回到步驟dl繼續(xù)掃描；d3.配置所有I/O接口處于帶弱上拉的輸入狀態(tài)，停止按鍵檢測，此節(jié)拍維持時間可預先設置；然后根據(jù)掃描控制器的掃描周期進入步驟d4 ；d4.配置所有I/O接口 P1-P6中的任意一個I/O接口處于輸出高電平狀態(tài)，其它所有I/o接口處于帶弱下拉輸入狀態(tài)，分別檢測所有處于輸入狀態(tài)I/o接口的輸入值，如果均檢測到低電平，則表示所有與處于輸出狀態(tài)的口 I/o接口連接的按鍵均被掃描到，并進入步驟d5 ;否則如果任意一個處于輸入狀態(tài)I/O接口檢測到高電平，則表示連接在該I/O接口與處于輸出狀態(tài)I/o接口之間的按鍵被按下，輸出按鍵檢測信號；d5.將步驟d4中處于輸出狀態(tài)的I/O接口配置為帶強下拉輸入狀態(tài)，其它所有I/O接口為帶弱下拉輸入狀態(tài)，此步驟不進行按鍵檢測；如果所有的I/o接口 P1-P6均被掃描過，進入步驟d6，否則回到步驟d4繼續(xù)掃描；d6.配置所有I/O接口處于帶弱下拉的輸入狀態(tài)，停止按鍵檢測，此節(jié)拍維持時間可預先設置；然后根據(jù)掃描控制器的掃描周期返回步驟dl。下面通過仿真數(shù)據(jù)說明在阻值范圍為5K-50K的強上拉電阻或強下拉電阻下，掃描裝置在整個掃描周內消耗的電流。以實施例一中的上拉I/o接口和其掃描方法為例，仿真單個I/O接口在一個掃描周期內的平均電流進行說明，其中振蕩器電流不考慮在內。設置仿真條件為VDD為3V，溫度為25攝氏度，弱上拉電阻或弱下拉電阻為150K，弱上拉電阻或弱下拉電阻可選擇50K-500K內的不同阻值。在上拉I/O接口的掃描步驟中包含dl-d4步驟，其中，dl為兩個時鐘周期，d2為一個時鐘周期，d3為一個時鐘周期，d2-d3步驟中的循環(huán)共為16次，d4設置為0，因此，一個完整的掃描周期為34個時鐘周期，每個時鐘周期為50us，時鐘由振蕩器提供。因寄生電容的大小不易判斷，在仿真時選擇不同的電容等效寄生電容進行判斷。通過仿真得到如下表I所示的數(shù)據(jù)，表中縱列的寄生電容為不同值時，對應消耗的電流值，橫行的不同強上拉電阻為不同值時，對應消耗的電流值，表I中最后一列為現(xiàn)有技術中僅存在弱上拉電阻的在不同寄生電容下所消耗的電流值，表中電流值的單位均為
nAo表I單個I/O接口在不同寄生電容和不同強上拉電阻下對應的電流值
權利要求
1.一種I/O接口電路，包括與I/O接口相連的輸出狀態(tài)控制模塊和第一輸入狀態(tài)控制模塊，輸出狀態(tài)控制模塊包括順次相連的第一固定電平和第一開關單元，第一開關單元的另一端與I/o接口相連，第一輸入狀態(tài)控制模塊包括順次相連的第二固定電平、第二開關單元和第二電阻單元，第二電阻單元的另一端與I/o接口相連，第一開關單元和第二開關單元的控制端連接有用于控制開關單元導通或斷開的開關控制器，第一固定電平與第二固定電平邏輯相反，其特征在于，所述I/o接口電路還連接有第二輸入狀態(tài)控制模塊，第二輸入狀態(tài)控制模塊設有用于縮短I/o接口電平切換時間的第一電阻單元和第三開關單元，第二固定電平、第三開關單元和第一電阻單元順次相連，第一電阻單元的另一端與I/o接口相連，第三開關單元的控制端與開關控制器相連；開關控制器輸出控制信息控制第一開關單元、第二開關單元和第三開關單元的導通狀態(tài)，并分別配置與導通的第一開關單元所在模塊相連的I/o接口為輸出第一固定電平狀態(tài)，與導通的第二開關單元所在模塊相連的I/O接口為第一輸入狀態(tài)，與導通的第三開關單元所在模塊相連的I/o接口為第二輸入狀態(tài)；所述開關控制器至少 包括一組控制信息，使處于輸出第一固定電平狀態(tài)的I/o接口配置為第二輸入狀態(tài)。
2.根據(jù)權利要求1所述的I/O接口電路，其特征在于，所述I/O接口電路為內置上拉結構的上拉I/o接口電路，則第一固定電平為低電平，第二固定電平為高電平，所述第一電阻單元為強上拉電阻，第二電阻單元為弱上拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，所述輸出第一固定電平狀態(tài)為輸出低電平狀態(tài)，第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)。
3.根據(jù)權利要求1所述的I/O接口電路，其特征在于，所述I/O接口電路為內置下拉結構的下拉I/o接口電路，則第一固定電平為高電平，第二固定電平為低電平，所述第一電阻單元為強下拉電阻，第二電阻單元為弱下拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，所述輸出第一固定電平狀態(tài)為輸出高電平狀態(tài)，第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)。
4.根據(jù)權利要求1所述的I/O接口電路，其特征在于，所述I/O接口電路為同時內置上拉結構和下拉結構的上下拉I/o接口電路，上下拉I/O接口電路包括兩組I/O接口電路，分別為上拉I/o接口電路和下拉I/O接口電路；所述上拉I/O接口電路的第一固定電平為低電平，第二固定電平為高電平，第一電阻單元為強上拉電阻，第二電阻單元為弱上拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，輸出第一固定電平狀態(tài)為輸出低電平狀態(tài)，第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)；所述下拉I/o接口電路的第一固定電平為高電平，第二固定電平為低電平，第一電阻單元為強下拉電阻，第二電阻單元為弱下拉電阻，第一開關單元、第二開關單元和第三開關單元分別為用于控制上述電阻接入狀態(tài)的MOS管，輸出第一固定電平狀態(tài)為輸出高電平狀態(tài)，第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)。
5.根據(jù)權利要求2所述的I/O接口電路，其特征在于，所述第一固定電平為GND，第二固定電平為VDD，第一開關單元為第一 MOS管，第二開關單元為第三MOS管，第三開關單元為第二 MOS管；第二 MOS管和第三MOS管的源極均與VDD相連，第一 MOS管的源極與GND相連，第二MOS管和第三MOS管的漏極分別與強上拉電阻和弱上拉電阻相連，強上拉電阻和弱上拉電阻的另一端與第一 MOS管的漏極相連，第一 MOS管的漏極為I/O接口的輸入端，第一MOS管、第二 MOS管和第三MOS管的柵極均與開關控制器相連。
6.根據(jù)權利要求3所述的I/O接口電路，其特征在于，所述第一固定電平為VDD，第二固定電平為GND，第一開關單元為第四MOS管，第二開關單元為第六MOS管，第三開關單元為第五MOS管；第五MOS管和第六MOS管的源極均與GND相連，第四MOS管的源極與VDD相連，第五MOS管和第六MOS管的漏極分別與強下拉電阻和弱下拉電阻相連，強下拉電阻和弱下拉電阻的另一端與第四MOS管的漏極相連，第四MOS管的漏極為I/O接口的輸入端，第四MOS管、第五MOS管和第六MOS管的柵極與開關控制器相連。
7.根據(jù)權利要求4所述的I/O接口電路，其特征在于，所述上拉I/O接口電路的第一固定電平、第二固定電平、第一開關單元、第二開關單元、第三開關單元、第二電阻單元和第一電阻單元分別為GND、VDD、第十三MOS管、第十六MOS管、第十八MOS管、弱上拉電阻和強上拉電阻，下拉I/O接口的第一固定電平、第二固定電平、第一開關單元、第二開關單元、第三開關單元、第二電阻單元和第一電阻單元分別為VDD、GND、第十四MOS管、第十五MOS管、第十七MOS管、弱下拉電阻和強下拉電阻；第十三MOS管、第十五MOS管和第十七MOS管的源極均與GND相連，第十四MOS管、第十六MOS管和第十八MOS管的源極均與VDD相連，第十八MOS管的漏極通過強上拉電阻與第十四MOS管的漏極相連，第十六MOS管的漏極通過弱上拉電阻與第十四MOS管的漏極相連，第十七MOS管的漏極通過強下拉電阻與第十三MOS管的漏極相連，第十五MOS管的漏極通過弱下拉電阻與第十三MOS管的漏極相連，第十三MOS管的漏極與第十四MOS管的漏極相連，第十三MOS管的漏極為I/O接口的輸入端，第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管和第十八MOS管的柵極均與開關控制器相連。
8.根據(jù)權利要求2或5所述的I/O接口電路，其特征在于，所述強上拉電阻的阻值范圍為5K-50K，弱上拉電阻的阻值范圍為50K-500K。
9.根據(jù)權利要求3或6所述的I/O接口電路，其特征在于，所述強下拉電阻的阻值范圍為5K-50K，弱下拉電阻的阻 值范圍均為50K-500K。
10.根據(jù)權利要求4或7所述的I/O接口電路，其特征在于，所述強上拉電阻和強下拉電阻的阻值范圍均為5K-50K，弱上拉電阻和弱下拉電阻的阻值范圍均為50K-500K。
11.一種低功耗按鍵掃描裝置，所述掃描裝置至少連接有一個按鍵，其特征在于，所述按鍵的兩端分別連接有如權利要求1所述的I/O接口電路。
12.一種低功耗按鍵掃描方法,其特征在于,所述掃描方法的實現(xiàn)基于如權利要求11所述的掃描裝置，包括如下步驟: a)預設掃描控制器的掃描周期和用于I/O接口狀態(tài)切換的控制信號； b)掃描控制器輸出控制信號配置所有I/O接口的狀態(tài)，對按鍵的I/O接口進行周期性掃描并執(zhí)行按鍵檢測: bl.配置任意一個I/O接口處于輸出第一固定電平狀態(tài)，其它所有I/O接口處于第一輸入狀態(tài)，檢測處于第一輸入狀態(tài)的I/O接口，若檢測到電平的跳變，則表示按鍵被按下，否則進入步驟b2 ； b2.配置處于輸出第一固定電平狀態(tài)的I/O接口為第二輸入狀態(tài)，若所有按鍵均被掃描到，則進入步驟b3，否則返回步驟b2繼續(xù)檢測；b3.配置所有I/O接口處于第一輸入狀態(tài)，根據(jù)掃描控制器的掃描周期返回步驟bl重新開始檢測。
13.一種低功耗動態(tài)鍵盤掃描方法,其特征在于，所述掃描方法的實現(xiàn)基于如權利要求2所述的上拉I/O接口電路，包括如下步驟: a)將鍵盤配置成具有N個I/O接口的階梯狀鍵盤，在任意兩個I/O接口之間連接一個按鍵，任意一個I/O接口通過一個按鍵與GND相連； b)設置I/O接口的狀態(tài)為三種，分別為輸出低電平狀態(tài)、帶強上拉輸入狀態(tài)和帶弱上拉輸入狀態(tài)； c)預設掃描控制器的掃描周期和用于I/O接口狀態(tài)切換的控制信號； d)掃描控制器通過控制信號配置所有I/O接口的狀態(tài)，對鍵盤的I/O接口進行周期性掃描并執(zhí)行按鍵檢測: dl.配置所有I/O接口處于帶弱上拉輸入狀態(tài)，掃描所有I/O接口的輸入電平，若檢測到I/O接口的電平跳變，則輸出按鍵檢測信號，否則進入步驟d2 ； d2.配置任意一個I/O接口處于輸出低電平狀態(tài)，其它所有I/O接口處于帶弱上拉輸入狀態(tài)，掃描所有處于帶弱上拉輸入狀態(tài)的I/O接口，若檢測到上述任意I/O接口的電平跳變，則輸出按鍵檢測信號，否則進入步驟d3 ； d3.配置步驟d2中處于輸出低電平狀態(tài)的I/O接口為帶強上拉輸入狀態(tài)，其它所有I/O接口為帶弱上拉輸入狀態(tài)；若所有I/O接口均被掃描到，則進入步驟d4，否則返回步驟d2繼續(xù)掃描； d4.配置所有I/O接口處于 帶弱上拉輸入狀態(tài)，停止按鍵檢測，根據(jù)掃描控制器的掃描周期返回步驟dl重新開始掃描。
14.一種低功耗動態(tài)鍵盤掃描方法,其特征在于，所述掃描方法的實現(xiàn)基于如權利要求3所述的下拉I/O接口電路，包括如下步驟: a)將鍵盤配置成具有N個I/O接口的階梯狀鍵盤，在任意兩個I/O接口之間連接一個按鍵，任意一個I/O接口通過一個按鍵與VDD相連； b)設置I/O接口的狀態(tài)為三種，分別為輸出高電平狀態(tài)、帶強下拉輸入狀態(tài)和帶弱下拉輸入狀態(tài)； c)預設掃描控制器的掃描周期和用于I/O接口狀態(tài)切換的控制信號； d)掃描控制器通過控制信號配置所有I/O接口的狀態(tài)，對鍵盤的I/O接口進行周期性掃描并執(zhí)行按鍵檢測: dl.配置所有I/O接口處于帶弱下拉輸入狀態(tài)，掃描所有I/O接口的輸入電平，若檢測到I/O接口的電平跳變，則輸出按鍵檢測信號，否則進入步驟d2 ； d2.配置任意一個I/O接口處于輸高電平狀態(tài)，其它所有I/O接口處于帶弱下拉輸入狀態(tài)，掃描所有處于帶弱下拉輸入狀態(tài)的I/O接口，若檢測到上述任意I/O接口的電平跳變，則輸出按鍵檢測信號，否則進入步驟d3 ； d3.配置步驟d2中處于輸出高電平狀態(tài)的I/O接口為帶強下拉輸入狀態(tài)，其它所有I/O接口為帶弱下拉輸入狀態(tài)；若所有I/O接口均被掃描到，則進入步驟d4，否則返回步驟d2繼續(xù)掃描； d4.配置所有I/O接口處于帶弱下拉輸入狀態(tài)，停止按鍵檢測，根據(jù)掃描控制器的掃描周期返回步驟dl重新 開始掃描。
全文摘要
本發(fā)明公開了一種I/O接口電路、低功耗按鍵掃描裝置及方法和低功耗動態(tài)鍵盤掃描方法，所述I/O接口電路包括輸出狀態(tài)控制模塊、第一輸入狀態(tài)控制模塊和第二輸入狀態(tài)控制模塊，輸出狀態(tài)控制模塊包括第一固定電平和第一開關單元，第一輸入狀態(tài)控制模塊包括第二固定電平、第二開關單元和第二電阻單元，第二輸入狀態(tài)控制模塊設有第一電阻單元和第三開關單元，第一固定電平與第二固定電平邏輯相反，第一開關單元、第二開關單元和第三開關單元的控制端連接有用于控制開關單元導通或斷開的開關控制器。本發(fā)明的電路、裝置和方法在I/O接口電平切換時，減小了在其自身的輸入級上所產生的瞬態(tài)電流，從而降低了功耗，同時又保證了連接在該I/O接口上按鍵的有效檢測。
文檔編號H03M11/20GK103095308SQ201210594660
公開日2013年5月8日 申請日期2012年12月31日 優(yōu)先權日2012年12月31日
發(fā)明者鄭尊標, 馮兵 申請人:杭州士蘭微電子股份有限公司