專利名稱：功率半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率半導(dǎo)體裝置，尤其涉及作為開關(guān)器件使IGBT和MOSFET并行動(dòng)作而使用的功率半導(dǎo)體裝置。
背景技術(shù)：
一直以來,在 IGBT( insulated gate bipolar transistor,絕緣柵雙極性晶體管)等開關(guān)裝置中，以降低開關(guān)損耗為目的研究了將MOSFET (MOS field effect transistor,金屬氧化物半導(dǎo)體場效應(yīng)晶體管)與IGBT并聯(lián)連接的結(jié)構(gòu)。例如在專利文獻(xiàn)I的圖5中，公開了并聯(lián)連接的IGBT和MOSFET的各自的柵極共同地連接，用共同的柵極驅(qū)動(dòng)電路驅(qū)動(dòng)兩者的結(jié)構(gòu)。由于采用這樣的結(jié)構(gòu)，所以利用IGBT和MOSFET的閾值電壓之差，能夠反映斷開時(shí)的過渡特性MOSFET的斷開特性，吸收斷開損耗較大的IGBT的斷開特性而降低開關(guān)損耗。專利文獻(xiàn)1:日本特開平4 - 354156號(hào)公報(bào)。

發(fā)明內(nèi)容
在上述專利文獻(xiàn)I的結(jié)構(gòu)中，由于將IGBT的導(dǎo)通閾值電壓設(shè)定得比MOSFET得導(dǎo)通閾值電壓高，所以在開關(guān)時(shí)的過渡狀態(tài)中，全部電流必然流入M0SFET，所以為了對付此情況必須增大MOSFET的電流額定值，存在著難以減小MOSFET的芯片尺寸、難以進(jìn)行裝置整體的小型化這一課題。本發(fā)明是為了消除如上所述的問題點(diǎn)而作出的，其目的在于，在作為開關(guān)器件使IGBT和MOSFET并行動(dòng)作而使用的功率半導(dǎo)體裝置中，將裝置整體小型化。本發(fā)明所涉及的功率半導(dǎo)體裝置的第一方式是一種功率半導(dǎo)體裝置，具備:由串聯(lián)地插入于供給第一電壓的第一電源線與供給第二電壓的第二電源線之間并互補(bǔ)地動(dòng)作的第一及第二開關(guān)部構(gòu)成的反相器；以及控制所述第一及第二開關(guān)部的各自的開關(guān)動(dòng)作的第一及第二控制電路，將這些模塊化，其中，所述第一開關(guān)部具有第一 IGBT及第一 M0SFET，各自的一個(gè)主電極與所述第一電源線連接，各自的另一個(gè)主電極與所述反相器的輸出節(jié)點(diǎn)連接，所述第二開關(guān)部具有第二 IGBT及第二 M0SFET，各自的一個(gè)主電極與所述第二電源線連接，各自的另一個(gè)主電極與所述反相器的所述輸出節(jié)點(diǎn)連接，在所述功率半導(dǎo)體裝置的平面布局中，所述第一控制電路配置于與所述第一開關(guān)部對置的位置，所述第一 IGBT及所述第一 MOSFET中的一個(gè)配置于所述第一控制電路的附近，另一個(gè)配置于相比之下距離所述第一控制電路較遠(yuǎn)的位置，所述第二控制電路配置于與所述第二開關(guān)部對置的位置，所述第二 IGBT及所述第二 MOSFET中的一個(gè)配置于所述第二控制電路的附近，另一個(gè)配置于相比之下距離所述第二控制電路較遠(yuǎn)的位置，在所述第一 IGBT及所述第一 MOSFET之中，配置于所述第一控制電路的附近的晶體管，將從所述第一控制電路供給的柵極控制信號(hào)經(jīng)由其柵極供給至配置于距離所述第一控制電路較遠(yuǎn)的位置的晶體管的柵極，在所述第二 IGBT及所述第二 MOSFET之中，配置于所述第二控制電路的附近的晶體管，將從所述第二控制電路供給的柵極控制信號(hào)經(jīng)由其柵極供給至配置于距離所述第二控制電路較遠(yuǎn)的位置的晶體管。本發(fā)明所涉及的功率半導(dǎo)體裝置的第二方式是一種功率半導(dǎo)體裝置，具備:由串聯(lián)地插入于供給第一電壓的第一電源線與供給第二電壓的第二電源線之間并互補(bǔ)地動(dòng)作的第一及第二開關(guān)部構(gòu)成的反相器；以及控制所述第一及第二開關(guān)部的各自的開關(guān)動(dòng)作的第一及第二控制電路，將這些模塊化，其中，所述第一開關(guān)部具有第一 IGBT及第一 M0SFET，各自的一個(gè)主電極與所述第一電源線連接，各自的另一個(gè)主電極與所述反相器的輸出節(jié)點(diǎn)連接，所述第二開關(guān)部具有第二 IGBT及第二 M0SFET，各自的一個(gè)主電極與所述第二電源線連接，各自的另一個(gè)主電極與所述反相器的所述輸出節(jié)點(diǎn)連接，來自所述第一控制電路的柵極控制信號(hào)經(jīng)由第一電阻元件供給至所述第一 IGBT的柵極，來自所述第一控制電路的所述柵極控制信號(hào)經(jīng)由第二電阻元件供給至所述第一 M0SFET，所述第二電阻元件的電阻值比所述第一電阻元件高，二極管與所述第二電阻元件反向并聯(lián)連接，來自所述第二控制電路的柵極控制信號(hào)經(jīng)由第一電阻元件供給至所述第二 IGBT的柵極，來自所述第二控制電路的所述柵極控制信號(hào)經(jīng)由第二電阻元件供給至所述第二 M0SFET，所述第二電阻元件的電阻值比所述第一電阻元件高，二極管與所述第二電阻元件反向并聯(lián)連接。本發(fā)明所涉及的功率半導(dǎo)體裝置的第三方式是一種功率半導(dǎo)體裝置，具備:由串聯(lián)地插入于供給第一電壓的第一電源線與供給第二電壓的第二電源線之間并互補(bǔ)地動(dòng)作的第一及第二開關(guān)部構(gòu)成的反相器；以及控制所述第一及第二開關(guān)部的各自的開關(guān)動(dòng)作的第一及第二控制電路，將這些模塊化，其中，所述第一開關(guān)部具有第一 IGBT及第一 M0SFET，各自的一個(gè)主電極與所述第一電源線連接，各自的另一個(gè)主電極與所述反相器的輸出節(jié)點(diǎn)連接，所述第二開關(guān)部具有第二 IGBT及第二 M0SFET，各自的一個(gè)主電極與所述第二電源線連接，各自的另一個(gè)主電極與所述反相器的所述輸出節(jié)點(diǎn)連接，在所述功率半導(dǎo)體裝置的平面布局中，所述第一控制電路配置于與所述第一開關(guān)部對置的位置，所述第一 IGBT及所述第一 MOSFET中的一個(gè)配置于所述第一控制電路的附近，另一個(gè)配置于相比之下距離所述第一控制電路較遠(yuǎn)的位置，所述第二控制電路配置于與所述第二開關(guān)部對置的位置，所述第二 IGBT及所述第二 MOSFET中的一個(gè)配置于所述第二控制電路的附近，另一個(gè)配置于相比之下距離所述第二控制電路較遠(yuǎn)的位置，所述第一 IGBT及所述第一 MOSFET是主電流在相對于半導(dǎo)體襯底主面垂直的方向上流動(dòng)的縱型構(gòu)造的晶體管，關(guān)于所述第一開關(guān)部內(nèi)的配置于所述第一控制電路的附近的晶體管，與其柵極連接的柵極焊盤在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于所述第一控制電路一側(cè)，中繼圖案在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于與所述第一控制電路相反的一側(cè)，來自所述第一控制電路的第一柵極控制信號(hào)供給至所述柵極焊盤，并且來自所述第一控制電路的第二柵極控制信號(hào)供給至所述中繼圖案，所述第二柵極控制信號(hào)經(jīng)由所述中繼圖案供給至配置于距離所述第一控制電路較遠(yuǎn)的位置的晶體管的柵極焊盤，所述第二 IGBT及所述第二 MOSFET是主電流在相對于半導(dǎo)體襯底主面垂直的方向上流動(dòng)的縱型構(gòu)造的晶體管，關(guān)于所述第二開關(guān)部內(nèi)的配置于所述第二控制電路的附近的晶體管，與其柵極連接的柵極焊盤在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于所述第二控制電路一側(cè)，中繼圖案在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于與所述第二控制電路相反的一側(cè)，來自所述第二控制電路的第一柵極控制信號(hào)供給至所述柵極焊盤，并且來自所述第二控制電路的第二柵極控制信號(hào)供給至所述中繼圖案，所述第二柵極控制信號(hào)經(jīng)由所述中繼圖案供給至配置于距離所述第二控制電路較遠(yuǎn)的位置的晶體管的柵極焊盤。本發(fā)明所涉及的功率半導(dǎo)體裝置的第四方式是一種功率半導(dǎo)體裝置，具備:由串聯(lián)地插入于供給第一電壓的第一電源線與供給第二電壓的第二電源線之間并互補(bǔ)地動(dòng)作的第一及第二開關(guān)部構(gòu)成的反相器；以及控制所述第一及第二開關(guān)部的各自的開關(guān)動(dòng)作的第一及第二控制電路，將這些模塊化，其中，所述第一開關(guān)部具有第一 IGBT及第一 M0SFET，各自的一個(gè)主電極與所述第一電源線連接，各自的另一個(gè)主電極與所述反相器的輸出節(jié)點(diǎn)連接，所述第二開關(guān)部具有第二 IGBT及第二 M0SFET，各自的一個(gè)主電極與所述第二電源線連接，各自的另一個(gè)主電極與所述反相器的所述輸出節(jié)點(diǎn)連接，所述第一控制電路以在接通時(shí)所述第一 IGBT —方先接通、在斷開時(shí)所述第一 MOSFET —方先斷開的方式個(gè)別地控制所述第一 IGBT及所述第一 MOSFET的開關(guān)動(dòng)作，所述第二控制電路以在接通時(shí)所述第二IGBT —方先接通、在斷開時(shí)所述第二 MOSFET —方先斷開的方式個(gè)別地控制所述第二 IGBT及所述第二 MOSFET的開關(guān)動(dòng)作。依據(jù)本發(fā)明所涉及的功率半導(dǎo)體裝置的第一方式，不需要對于控制電路并聯(lián)配置IGBT和M0SFET，在作為開關(guān)器件并聯(lián)IGBT和MOSFET使用的結(jié)構(gòu)中，能夠?qū)⒀b置整體小型化。依據(jù)本發(fā)明所涉及的功率半導(dǎo)體裝置的第二方式，由于與第一及第二 MOSFET的柵極連接的第二電阻元件的電阻值比第一電阻元件高，并且二極管與第二電阻元件反向并聯(lián)連接，所以在接通時(shí)，第一及第二 IGBT接通后第一及第二 MOSFET分別接通，另外，在斷開時(shí)由于第一及第二 MOSFET的電位經(jīng)由二極管快速下降，所以第一及第二 MOSFET斷開后第一及第二 IGBT分別斷開。因此，抑制在開關(guān)時(shí)流動(dòng)至第一及第二 MOSFET的電流，第一及第二 MOSFET不需要具有與最大電流通電對應(yīng)的額定值，所以能夠?qū)⒌谝患暗诙?MOSFET小型化，能夠?qū)⒀b置整體小型化。依據(jù)本發(fā)明所涉及的功率半導(dǎo)體裝置的第三方式，經(jīng)由中繼圖案將第一柵極控制信號(hào)供給至配置于距離第一控制電路較遠(yuǎn)的位置的晶體管的柵極焊盤，經(jīng)由中繼圖案將第二柵極控制信號(hào)供給至配置于距離第二控制電路較遠(yuǎn)的位置的晶體管的柵極焊盤，所以向位于距離第一及第二控制電路較遠(yuǎn)的位置的器件的布線操作變得容易。依據(jù)本發(fā)明所涉及的功率半導(dǎo)體裝置的第四方式，第一控制電路以在接通時(shí)第一IGBT 一方先接通、在斷開時(shí)第一 MOSFET —方先斷開的方式個(gè)別地控制第一 IGBT及第一MOSFET的開關(guān)動(dòng)作，第二控制電路以在接通時(shí)第二 IGBT—方先接通、在斷開時(shí)第二MOSFET一方先斷開的方式個(gè)別地控制第二 IGBT及第二 MOSFET的開關(guān)動(dòng)作。由此，抑制在開關(guān)時(shí)的過渡狀態(tài)下流動(dòng)至第一及第二 MOSFET的電流，第一及第二 MOSFET不需要具有與最大電流通電對應(yīng)的額定值，所以能夠?qū)⒌谝患暗诙?MOSFET小型化，能夠?qū)⒀b置整體小型化。


圖1是示出本發(fā)明所涉及的實(shí)施方式的三相反相器模塊的電路結(jié)構(gòu)的圖。圖2是示出本發(fā)明所涉及的實(shí)施方式的三相反相器模塊的內(nèi)部結(jié)構(gòu)的圖。圖3是本發(fā)明所涉及的實(shí)施方式的三相反相器模塊的內(nèi)部結(jié)構(gòu)的局部圖。圖4是說明柵極一發(fā)射極間電壓的下降的結(jié)構(gòu)的圖。圖5是說明柵極一發(fā)射極間電壓的下降的結(jié)構(gòu)的圖。
圖6是說明本發(fā)明所涉及的實(shí)施方式的變形例2的三相反相器模塊中的反相器單體的動(dòng)作的圖。圖7是示出IGBT及MOSFET接通時(shí)的電流、電壓特性的圖。圖8是示出IGBT及MOSFET斷開時(shí)的電流、電壓特性的圖。圖9是示出本發(fā)明所涉及的實(shí)施方式的變形例4中的IGBT及MOSFET的結(jié)構(gòu)的電路圖。圖10是本發(fā)明所涉及的實(shí)施方式的變形例4中的IGBT及MOSFET的布局圖。圖11是示出本發(fā)明所涉及的實(shí)施方式的變形例5中的IGBT及MOSFET的結(jié)構(gòu)的電路圖。圖12是本發(fā)明所涉及的實(shí)施方式的變形例5中的IGBT及MOSFET的布局圖。圖13是示出IGBT及MOSFET接通時(shí)的電流、電壓特性的圖。圖14是示出IGBT及MOSFET斷開時(shí)的電流、電壓特性的圖。圖15是示出本發(fā)明所涉及的實(shí)施方式的變形例6的三相反相器模塊的電路結(jié)構(gòu)的圖。圖16是示出本發(fā)明所涉及的實(shí)施方式的變形例6的三相反相器模塊的內(nèi)部結(jié)構(gòu)的圖。標(biāo)號(hào)說明
I 6 IGBT ;7 12 MOSFET; 18、19柵極控制電路；Gl、G2、Gll柵極焊盤。
具體實(shí)施例方式<實(shí)施方式>
在圖1中，作為本發(fā)明所涉及的功率半導(dǎo)體裝置的實(shí)施方式，示出了三相反相器模塊100的電路結(jié)構(gòu)。圖1所不的三相反相器模塊100由三個(gè)反相器IVl IV3構(gòu)成。反相器IVl具備:在與供給電源電壓的端子Tl連接的電源線P和與供給基準(zhǔn)電壓的端子T5連接的電源線N之間串聯(lián)連接的MOSFET (MOS field effect transistor) 7及10 ;以及分別與 M0SFET7 及 10 并聯(lián)連接的 IGBT (insulated gate bipolar transistor)l及4。而且，M0SFET7及10的各自的源極及漏極共同與端子T2連接。在此，IGBTl和M0SFET7是高電位側(cè)的開關(guān)器件，利用兩者構(gòu)成高電位側(cè)的開關(guān)部，IGBT4和M0SFET10是低電位側(cè)的開關(guān)器件，利用兩者構(gòu)成低電位側(cè)的開關(guān)部。在此，“M0S”這一術(shù)語，從前用于金屬/氧化物/半導(dǎo)體的層疊構(gòu)造，取Metal —Oxide — Semiconductor的首字母。然而尤其是在具有MOS構(gòu)造的場效應(yīng)晶體管(以下,簡稱為“M0S晶體管”)中，近年來的集成化、從制造工藝的改善等觀點(diǎn)改善了柵極絕緣膜、柵電極的材料。例如在MOS晶體管中，主要從源極/漏極自匹配而形成的觀點(diǎn)，作為柵電極的材料采用多晶硅代替金屬。另外從改善電特性的觀點(diǎn)，作為柵極絕緣膜的材料采用高介電常數(shù)的材料，但該材料不一定限于氧化物。因此，“M0S”這一術(shù)語不一定僅限于金屬/氧化物/半導(dǎo)體的層疊構(gòu)造而采用，在本說明書中不以那樣的限定為前提。即，鑒于技術(shù)常識(shí)，在此“M0S”不僅是起因于其詞源的略語，還具有包含廣泛的導(dǎo)電體/絕緣體/半導(dǎo)體的層疊構(gòu)造的意思。反相器IV2也是同樣的結(jié)構(gòu)，具備在電源線P — N間串聯(lián)連接的M0SFET8及11，以及分別與M0SFET8及11分別并聯(lián)連接的IGBT2及5。而且，M0SFET8及11的各自的源極及漏極共同地與端子T3連接。在此，IGBT2和M0SFET8是高電位側(cè)的開關(guān)器件，利用兩者構(gòu)成高電位側(cè)的開關(guān)部，IGBT5和M0SFET11是低電位側(cè)的開關(guān)器件，利用兩者構(gòu)成低電位側(cè)的開關(guān)部。反相器IV3具備在電源線P — N間串聯(lián)連接的M0SFET9及12，以及分別與M0SFET9及12并聯(lián)連接的IGBT3及6。而且，M0SFET9及12的各自的源極及漏極共同地與端子T4連接。在此，IGBT3和M0SFET9是高電位側(cè)的開關(guān)器件，利用兩者構(gòu)成高電位側(cè)的開關(guān)部，IGBT6和M0SFET12是低電位側(cè)的開關(guān)器件，利用兩者構(gòu)成低電位側(cè)的開關(guān)部。M0SFET7及IGBTl的柵極共同地與柵極控制電路18連接，M0SFET7的源極及IGBTl的發(fā)射極共同地與柵極控制電路18連接。M0SFET8及IGBT2的柵極共同地與柵極控制電路18連接，M0SFET8的源極及IGBT2的發(fā)射極共同地與柵極控制電路18連接。另外，M0SFET9及IGBT3的柵極共同地與柵極控制電路18連接，M0SFET9的源極及IGBT3的發(fā)射極共同地與柵極控制電路18連接。在此，將連接IGBTl 3的各自的柵極和柵極控制電路18的連接線稱為線13，將連接IGBTl 3的各自的柵極和M0SFET7 9的柵極的連接線稱為線15，將連接IGBTl 3的各自的發(fā)射極和M0SFET7 9的源極的連接線稱為線16，將連接線16和柵極控制電路18的連接線稱為線14。另外，將連接各個(gè)線16和端子T2 T4的連接線稱為線17。另外，MOSFETIO及IGBT4的柵極共同地與柵極控制電路19連接，MOSFET11及IGBT5的柵極共同地與柵極控制電路19連接，M0SFET12及IGBT6的柵極共同地與柵極控制電路19連接。此外，柵極控制電路18及19構(gòu)成為經(jīng)由端子TlO供給基準(zhǔn)電壓的結(jié)構(gòu)。圖2是示出三相反相器模塊100的內(nèi)部結(jié)構(gòu)的圖。三相反相器模塊100是由樹脂密封的封裝件，但在圖2中省略密封樹脂，用虛線示出樹脂封裝件RP的形成區(qū)域。如圖2所示，三相反相器模塊100在矩形樹脂封裝件RP的一個(gè)長邊側(cè)配置柵極控制電路18及19，在另一個(gè)長邊側(cè)配置IGBTl 6、M0SFET7 12。如圖2所示，三相反相器模塊100具有開關(guān)器件的柵極控制電路18及19，所以被稱為 IPM (Intelligent Power Module,智能功率模塊)。在配置有柵極控制電路18及19的一側(cè)配置引線框LF1，在配置有IGBTl 6、M0SFET7 12的一側(cè)配置引線框LF2。 引線框LFl具有多個(gè)引線LTl、以及分別搭載柵極控制電路18及19的裸芯片焊盤(die pad) Pll 及 P12。裸芯片焊盤Pll及P12以與樹脂封裝件RP的長邊平行的方式排列并共同地連接，并且分別與引線LTl中的任一個(gè)連接。經(jīng)由這些引線LTl對柵極控制電路18及19供給基準(zhǔn)電壓，所以這些引線LTl成為圖1中的端子T10。弓丨線框LF2具有5根引線LT2、裸芯片焊盤Pl P4以及引線接合區(qū)域P5、P21 P23。
裸芯片焊盤Pl P4以與樹脂封裝件RP的長邊平行的方式排列，并且各個(gè)獨(dú)立。另外，引線接合區(qū)域P21 P23分別以成為整體的方式與裸芯片焊盤P2 P4連接，引線LT2分別以成為整體的方式與引線接合區(qū)域P21 P23連接。另外，引線LT2分別以成為整體的方式與裸芯片焊盤Pl及引線接合區(qū)域P5連接，引線接合區(qū)域P21 P23及引線接合區(qū)域P5以與樹脂封裝件RP的長邊平行的方式排列。在此，與裸芯片焊盤Pl成為一體的引線LT2相當(dāng)于圖1所示的端子Tl，與引線接合區(qū)域P21 P23分別成為一體的引線LT2相當(dāng)于端子T2 T4，與引線接合區(qū)域P5成為一體的引線LT2相當(dāng)于端子T5。在圖2中，在裸芯片焊盤Pl的引線框LFl側(cè)的端緣，以與柵極控制電路18對置的方式排列IGBTl 3，在裸芯片焊盤P2 P4的引線框LFl側(cè)的端緣，以與柵極控制電路19對置的方式分別配置IGBT4 6。另外，在裸芯片焊盤Pl上，以與IGBTl 3的各個(gè)對置的方式配置M0SFET7 9，在裸芯片焊盤P2 P4上，以與IGBT4 6的各個(gè)對置的方式配置M0SFET10 12。在此，在圖3示出圖2中的區(qū)域“A”的詳細(xì)圖。區(qū)域“A”是包含裸芯片焊盤P2、以及在其上配置的IGBT4和M0SFET10及其周邊的區(qū)域，使用該圖對IGBT及MOSFET的結(jié)構(gòu)進(jìn)行說明。如圖3所示，關(guān)于IGBT4，與裸芯片焊盤P2的主面相接的一側(cè)為集電極，其相反側(cè)為發(fā)射極E，IGBT4是主電流相對于半導(dǎo)體襯底主面垂直流動(dòng)的縱型構(gòu)造的IGBT，在發(fā)射極E側(cè)的平面內(nèi)具有兩個(gè)柵極焊盤Gl及G2。S卩，在矩形發(fā)射極E側(cè)的一個(gè)短邊側(cè)的端緣部設(shè)置有柵極焊盤G1，在另一個(gè)端緣部設(shè)置有柵極焊盤G2。柵極焊盤Gl和G2在IGBT4內(nèi)相連，從柵極控制電路19供給柵極焊盤Gl的柵極控制信號(hào)能夠從柵極焊盤G2取出。此外，當(dāng)IGBT4搭載于裸芯片焊盤P2上時(shí)，柵極焊盤Gl以向著柵極控制電路19側(cè)的方式配置。另外，如圖3所示，關(guān)于M0SFET10，與裸芯片焊盤P2的主面相接的一側(cè)為漏極，其相反側(cè)為源極S，M0SFET10是主電流相對于半導(dǎo)體襯底主面垂直地流動(dòng)的縱型構(gòu)造的MOSFET,在源極S側(cè)的平面內(nèi)具有柵極焊盤Gl I。S卩，在矩形源極S側(cè)的一個(gè)短邊側(cè)的端緣部設(shè)置有柵極焊盤G11。此外，當(dāng)M0SFET10搭載于裸芯片焊盤P2上時(shí)，柵極焊盤Gll以向著IGBT4側(cè)的方式配置。另外，在IGBT4和M0SFET10搭載于裸芯片焊盤P2上的情況下，IGBT4的柵極焊盤G2和M0SFET10的柵極焊盤Gll以成為互相相向的位置的方式設(shè)置柵極焊盤G2及Gll的一方，引線接合時(shí)較合適。此外，IGBTl 3、5、6及M0SFET7 9、11、12的結(jié)構(gòu)也相同。另外，如圖2所示，IGBTl 3的各自的柵極焊盤Gl (圖3)及發(fā)射極E (圖3)通過引線接合而與柵極控制電路18連接，而進(jìn)行柵極控制電路18和柵極焊盤Gl的連接的布線是線13，進(jìn)行柵極控制電路18和源極S的連接的布線是線14。另外，IGBTl 3的各自的柵極焊盤G2 (圖3)與M0SFET7 9的各自的柵極焊盤Gll (圖3)通過引線接合進(jìn)行連接，而進(jìn)行該連接的布線是線15。另外，IGBTl 3的各自的發(fā)射極E (圖3)與M0SFET7 9的各自的源極S (圖3)通過引線接合進(jìn)行連接，而進(jìn)行該連接的布線是線16。而且，M0SFET7 9的各自的源極S (圖3)與引線接合區(qū)域P21 P23通過引線接合進(jìn)行連接，而進(jìn)行該連接的布線是線17。另外，如圖2所示，IGBT4 6的各自的柵極焊盤Gl (圖3)及源極S (圖3)通過引線接合與柵極控制電路19連接，IGBT4 6的各自的柵極焊盤G2 (圖3)與M0SFET10 12的各自的柵極焊盤Gll (圖3)通過引線接合進(jìn)行連接。另外，IGBT4 6的各自的發(fā)射極E (圖3)與M0SFET10 12的各自的源極S (圖3)通過引線接合進(jìn)行連接，M0SFET10 12的各自的源極S (圖3)與引線接合區(qū)域P5通過引線接合進(jìn)行連接。如圖2所示，在配置于柵極控制電路18及19的附近的IGBTl 6中，設(shè)置有柵極焊盤Gl及G2，在各自的柵極焊盤Gl與柵極控制電路18及19之間通過引線接合進(jìn)行連接，配置于距離柵極控制電路18及19較遠(yuǎn)的位置的M0SFET7 12的各自的柵極焊盤Gll通過引線接合而與IGBTl 6的各自的柵極焊盤G2連接，由此在作為開關(guān)器件并聯(lián)IGBT和MOSFET使用的結(jié)構(gòu)中，能夠抑制裝置整體大型化。即，在M0SFET7 12配置于柵極控制電路18及19的附近的情況下，在M0SFET7 12必須分別設(shè)置兩個(gè)與柵極焊盤Gl及G2同樣的柵極焊盤。因此，減小作為M0SFET7 12的半導(dǎo)體芯片的有效面積。為了降低MOSFET的導(dǎo)通電阻，芯片尺寸增大，成本也增高。由于如果在MOSFET設(shè)置兩個(gè)這樣的柵極焊盤則有效面積減小，因此為了維持有效面積，必須進(jìn)一步增大芯片尺寸，如果MOSFET的芯片尺寸進(jìn)一步增大，則裝置整體會(huì)大型化。然而，通過將M0SFET7 12配置于距離柵極控制電路18及19較遠(yuǎn)的位置，從而一個(gè)柵極焊盤就可以完成，抑制有效面積減小，不需要增大芯片尺寸。因此，能夠抑制裝置整體的大型化?！醋冃卫齀>
此外，在以上說明中，示出了在柵極控制電路18及19附近配置IGBTl 6，在距離柵極控制電路18及19較遠(yuǎn)的位置配置M0SFET7 12的結(jié)構(gòu)，但在采用這樣的結(jié)構(gòu)的情況下，存在著流過主電路電流的路徑與柵極充電環(huán)重疊，IGBTl 6的柵極一發(fā)射極間電壓下降的可能性。關(guān)于該結(jié)構(gòu)，使用圖4進(jìn)行說明。圖4示出從模塊內(nèi)的柵極控制電路19的基準(zhǔn)電位取出基準(zhǔn)電位的結(jié)構(gòu)。在圖4中，為了簡單化起見，僅對MOSFET 10和IGBT4的組進(jìn)行示出，示意性示出了IGBT4的柵極充電環(huán)IGL、M0SFET10的柵極充電環(huán)MGL、以及主電路電流(過負(fù)載時(shí)大半流過IGBT )路徑 MC。如圖4所示，主電路電流路徑MC含有與IGBTl的柵極充電環(huán)IGL及M0SFET10的柵極充電環(huán)MGL重疊而流過的部分，在過負(fù)載時(shí)存在著IGBT4的柵極一發(fā)射極間電壓下降的可能性。另一方面，如圖5所示，當(dāng)M0SFET10配置于柵極控制電路19的附近時(shí)，減小IGBT7的柵極充電環(huán)IGL與主電路電流路徑MC重疊的比例，能夠減小IGBT4的柵極一發(fā)射極間電壓下降的比例。S卩，通過在柵極控制電路18及19的附近配置M0SFET7 12，并且在距離柵極控制電路18及19較遠(yuǎn)的位置配置IGBTl 6，能夠減小柵極電壓下降的比例。但是，在該情況下，在M0SFET7 12設(shè)置柵極焊盤Gl及G2，設(shè)置于IGBTl 6的柵極焊盤Gll與柵極焊盤G2通過引線接合進(jìn)行連接。這樣，通過將M0SFET7 12配置于柵極控制電路18及19的附近，從而抑制過負(fù)載時(shí)的主電路電流所導(dǎo)致的IGBT的柵極一發(fā)射極間電壓下降，能夠減小過負(fù)載時(shí)的損耗?！醋冃卫?>
在以上說明的三相反相器模塊100中，將IGBT的閾值電壓設(shè)置得比MOSFET的閾值電壓低，在開關(guān)時(shí)的過渡狀態(tài)下是總電流流動(dòng)于IGBT側(cè)的結(jié)構(gòu)。在作為開關(guān)器件并聯(lián)IGBT和MOSFET使用的結(jié)構(gòu)中，一般而言MOSFET的閾值電壓一方設(shè)置得較低，采用總是先使IGBT斷開，隨后斷開MOSFET的序列。作為在該情況下的效果，雖然能夠抑制尾電流而降低斷開損耗，但是在過渡狀態(tài)下，總電流(IGBT電流+ MOSFET電流)必定流動(dòng)至M0SFET，所以難以將MOSFET小型化。相對于此，通過將IGBT的閾值電壓設(shè)定得比MOSFET的閾值電壓低，能夠抑制開關(guān)時(shí)流動(dòng)至MOSFET的電流，并通過將MOSFET小型化而將模塊整體小型化。在此，使用圖6 圖8，對IGBT及MOSFET的開關(guān)時(shí)的動(dòng)作進(jìn)行說明。圖6是說明基于圖1所示的反相器IVl單體的動(dòng)作的圖，示出反相器IVl與電感負(fù)載連接的情況下的結(jié)構(gòu)。此外，在圖6中，對于與圖1所示的結(jié)構(gòu)相同的結(jié)構(gòu)添加相同標(biāo)號(hào)，并省略重復(fù)的說明。在圖6中，在端子Tl與T5之間連接有外帶的電容器SC，但是這是為了通過整流電路PW整流并平滑化供給至PN線間的電壓。另外，電感負(fù)載L與供給反相器IVl的輸出的端子T2連接。此外，在以下的說明中，說明低電位側(cè)的IGBT4及M0SFET10的開關(guān)動(dòng)作，因此在圖6中方便起見成為僅對柵極控制電路19供給控制信號(hào)CP的結(jié)構(gòu)。圖7是穩(wěn)定狀態(tài)下負(fù)載電流的大部分流動(dòng)至IGBT那樣的從較中電流到高電流區(qū)域中的IGBT4及M0SFET10接通時(shí)的電流、電壓特性的圖，圖8是示出IGBT4及M0SFET10斷開時(shí)的電流、電壓特性的圖。在圖7中，在控制信號(hào)CP從低電位(”L”)變?yōu)楦唠娢?”H”)而接通的情況下，將柵極電壓VGE供給IGBT4及M0SFET10時(shí)，IGBT4的閾值電壓一方較低，所以IGBT4 —方先接通，IGBT電流Ic開始流動(dòng)。不久，柵極電壓VGE達(dá)到M0SFET10的閾值電壓時(shí)，M0SFET10接通，MOSFET電流Id開始流動(dòng)。在接通M0SFET10時(shí)，已接通IGBT4并經(jīng)過了既定時(shí)間，IGBT4變?yōu)榉€(wěn)定狀態(tài)，因此電流幾乎流動(dòng)至IGBT4，幾乎不流動(dòng)至M0SFET10。完全接通IGBT4，IGBT4的集電極一發(fā)射極間電壓VCE大致為0，進(jìn)一步接通MOSFETIO時(shí)，總電流I大致為固定。這樣，通過將IGBT的閾值電壓設(shè)定得比MOSFET的閾值電壓低，從而能夠抑制接通時(shí)流動(dòng)至MOSFET的電流。另外，在圖8中，在控制信號(hào)CP從“H”變?yōu)椤癓”而斷開的情況下，供給IGBT4及MOSFETIO的柵極電壓VGE開始下降時(shí)，M0SFET10的閾值電壓一方較高，所以M0SFET10 —方先斷開，MOSFET電流Id開始下降。隨后，由于柵極電壓VGE下降，IGBT電流Ic開始下降，比IGBT4的閾值電壓低，從而斷開IGBT4，IGBT電流Ic不流動(dòng)。完全斷開IGBT4，IGBT4的集電極一發(fā)射極間電壓VCE上升時(shí)，總電流I變?yōu)镺。
這樣，通過將IGBT的閾值電壓設(shè)定得比MOSFET的閾值電壓低，從而在斷開時(shí)MOSFET先斷開，因此總電流流動(dòng)至在此時(shí)點(diǎn)處于導(dǎo)通狀態(tài)的IGBT，電流不流動(dòng)至M0SFET。
如以上那樣，通過將IGBT的閾值電壓設(shè)定得比MOSFET的閾值電壓低，能抑制開關(guān)時(shí)流動(dòng)至MOSFET的電流，MOSFET不需要具有與最大電流通電對應(yīng)的額定值，因此能夠?qū)OSFET小型化并且能夠?qū)⒛K整體小型化。
此外，在開關(guān)的過渡狀態(tài)下，以總電流必定流動(dòng)至IGBT側(cè)的方式設(shè)定IGBT及MOSFET的閾值電壓，而通過制造時(shí)的溝道注入的雜質(zhì)量來設(shè)定閾值電壓。
〈變形例3> 如圖1所示，在作為開關(guān)器件并聯(lián)IGBT和MOSFET使用的結(jié)構(gòu)中，由于并聯(lián)連接不同特性的器件，所以存在著產(chǎn)生柵極振蕩的可能性。因此，通過在從位于距離柵極控制電路18及19較遠(yuǎn)的位置的器件、例如M0SFET7 12的柵極焊盤下到柵極之間內(nèi)置電阻元件而抑制柵極振蕩的產(chǎn)生。
由于位于距離柵極控制電路18及19較遠(yuǎn)的位置的器件的柵極充電環(huán)較長，寄生電感較大，因此產(chǎn)生柵極振蕩的可能性更高，但通過內(nèi)置電阻元件，能夠有效地抑制柵極振蕩的產(chǎn)生。
此外，內(nèi)置的電阻元件的電阻值設(shè)定為位移電流所導(dǎo)致的柵極電位的上浮不高的值。
另外，也可以內(nèi)置于位于柵極控制電路18及19的附近的器件、例如IGBTl 6。
<變形例4> 在變形例2中，說明了通過將IGBT的閾值電壓設(shè)定得比MOSFET的閾值電壓低，從而抑制開關(guān)時(shí)流動(dòng)至MOSFET的電流的結(jié)構(gòu)，但通過采用以下使用圖9及圖10所說明的結(jié)構(gòu)，也能夠抑制開關(guān)時(shí)流動(dòng)至MOSFET的電流。
圖9是示出對于IGBT4及M0SFET10應(yīng)用本變形例的結(jié)構(gòu)的電路圖。如圖9所示，成為對于IGBT4經(jīng)由電阻元件R2輸入來自柵極控制電路19的柵極控制信號(hào)，對于M0SFET10經(jīng)由電阻元件Rl輸入來自柵極控制電路19的柵極控制信號(hào)的結(jié)構(gòu)。另外，反向并聯(lián)二極管Dl與電阻元件Rl連接。此外，反向并聯(lián)二極管D2與MOSFET10連接，但這是內(nèi)部寄生二極管。
通過采用這樣的結(jié)構(gòu)，并將電阻元件Rl的電阻值設(shè)定得比電阻元件R2的電阻值大，從而在接通時(shí)接通IGBT4后再接通M0SFET10，另外，在斷開時(shí)經(jīng)由二極管Dl而MOSFETIO的電位快速下降，因此斷開M0SFET10后再斷開IGBT4。因此，在開關(guān)時(shí)，能抑制流動(dòng)至MOSFET的電流，MOSFET不需要具有與最大電流通電對應(yīng)的額定值，因此能夠?qū)OSFET小型化，能夠?qū)⒛K整體小型化。
此外，在以MOSFET的柵極容量為Cl，以IGBT的柵極容量為C2的情況下，電阻元件Rl及電阻元件R2的電阻值設(shè)定為ClRl > C2R2，設(shè)定為在接通時(shí)接通IGBT4后再接通MOSFETIO 的值。
圖10是示出裸芯片焊盤P2、其上所配置的IGBT4以及M0SFET10及其周邊的區(qū)域的布局圖。
如圖10所示，在搭載有柵極控制電路19的裸芯片焊盤P12的附近，設(shè)置有裸芯片焊盤P31、P32及P33。裸芯片焊盤P31 P33包含于引線框LFl (圖2)，這些的終端成為引線LT1，但這些引線LTl以浮動(dòng)狀態(tài)使用。
在相對柵極控制電路19更接近裸芯片焊盤P2的位置，隔開間隔并聯(lián)排列裸芯片焊盤P31 P33，裸芯片焊盤P32位于中央。
柵極控制電路19與裸芯片焊盤P32通過引線接合進(jìn)行連接，裸芯片焊盤P32與裸芯片焊盤P31之間通過電阻元件Rl及二極管Dl進(jìn)行連接。另外，裸芯片焊盤P32與裸芯片焊盤P33之間通過電阻元件R2進(jìn)行連接。而且，裸芯片焊盤P31與M0SFET11的柵極焊盤Gll通過引線接合進(jìn)行連接。另外，裸芯片焊盤P33與IGBT4的柵極焊盤Gl通過引線接合進(jìn)行連接。
在該情況下，在IGBT4中不僅僅設(shè)置一個(gè)柵極焊盤，MOSFETIO的柵極焊盤Gll與裸芯片焊盤P31連接，但是通過采用圖9及圖10所示的結(jié)構(gòu)，能夠?qū)OSFET小型化，能夠?qū)⒛K整體小型化。
〈變形例5> 在以上所說明的實(shí)施方式及其變形例I 4中，示出了從柵極控制電路對于IGBT及MOSFET供給共同的柵極控制信號(hào)的結(jié)構(gòu)，但通過以下使用圖11及圖12說明的結(jié)構(gòu)，也能夠從柵極控制電路對于IGBT及MOSFET分別個(gè)別地供給柵極控制信號(hào)。
圖11是示出對IGBT4及M0SFET10應(yīng)用本變形例的結(jié)構(gòu)的電路圖。如圖11所示，成為分別從柵極控制電路19對于IGBT4及M0SFET10個(gè)別地供給柵極控制信號(hào)的結(jié)構(gòu)。
S卩，成為從柵極控制電路19經(jīng)由布線Wl對IGBT4的柵極供給柵極控制信號(hào)，并且經(jīng)由布線W2、W3及W4對M0SFET10的柵極供給柵極控制信號(hào)的結(jié)構(gòu)。
在該情況下，布線W3是設(shè)置于IGBT4的中繼圖案，布線W3與柵極控制電路19之間通過布線W2進(jìn)行連接，布線W3與M0SFET10的柵極之間通過布線W4進(jìn)行連接。
圖12是示出裸芯片焊盤P2、在其上配置的IGBT4以及M0SFET10及其周邊的區(qū)域的布局圖。
柵極控制電路19與IGBT4的柵極焊盤Gl通過引線接合進(jìn)行連接，該布線相當(dāng)于布線W1。另外，在IGBT4的發(fā)射極E側(cè)的表面上，設(shè)置有中繼圖案W3，其相當(dāng)于布線W3。
柵極控制電路19與中繼圖案W3通過引線接合進(jìn)行連接，該布線相當(dāng)于布線W2。而且，中繼圖案W3與M0SFET11的柵極焊盤Gl I通過引線接合進(jìn)行連接，該布線相當(dāng)于布線W40
中繼圖案W3與M0SFET11的發(fā)射極E電絕緣。此外，發(fā)射極E與中繼圖案W3的電位差、和發(fā)射極E與柵極焊盤Gl的電位差是同一程度，用于絕緣的結(jié)構(gòu)也經(jīng)由絕緣材配置于發(fā)射極E上等簡單的構(gòu)成即可。
通過經(jīng)由該中繼圖案W3連接布線W2與W4，將來自柵極控制電路19的柵極控制信號(hào)供給至M0SFET10的柵極。
此外，在以上所述中，示出了將IGBTl 6配置于柵極控制電路18及19的附近，并將中繼圖案W3設(shè)置于IGBTl 6的結(jié)構(gòu)，但是也可以將M0SFET7 12配置于柵極控制電路18及19的附近，并將中繼圖案W3設(shè)置于M0SFET7 12。
這樣，由于在位于柵極控制電路18及19的附近的器件設(shè)置中繼圖案W3，并經(jīng)由中繼圖案W3對位于距離柵極控制電路18及19較遠(yuǎn)的位置的器件從柵極控制電路18及19供給柵極控制信號(hào)，所以向位于距離柵極控制電路較遠(yuǎn)的位置的器件的布線操作變得容易。
另外，通過對于IGBT及MOSFET從柵極控制電路分別個(gè)別地供給柵極控制信號(hào)，并個(gè)別地調(diào)整IGBT及MOSFET的接通、斷開的定時(shí)，能夠?qū)崿F(xiàn)在開關(guān)時(shí)的過渡狀態(tài)下總電流流動(dòng)至IGBT側(cè)的結(jié)構(gòu)。
圖13是示出IGBT4及M0SFET10的接通時(shí)的電流、電壓特性的圖，圖14是示出IGBT4及M0SFET10的斷開時(shí)的電流、電壓特性的圖。
在圖13中，在接通時(shí)，以IGBT4—方先接通的方式從柵極控制電路19供給柵極控制信號(hào)。對IGBT4供給柵極電壓VGE，達(dá)到閾值電壓時(shí)IGBT4接通，IGBT電流Ic開始流動(dòng)。
在比IGBT4遲既定時(shí)間后，從柵極控制電路19向M0SFET10供給柵極控制信號(hào)。向MOSFETIO供給柵極電壓VGS，在達(dá)到閾值電壓時(shí)M0SFET10接通，MOSFET電流Id開始流動(dòng)。當(dāng)M0SFET10接通時(shí)，由于IGBT4已接通并經(jīng)過了既定時(shí)間，IGBT4變?yōu)榉€(wěn)定狀態(tài)，所以電流大部分流動(dòng)至IGBT4，幾乎未流動(dòng)至M0SFET10。
IGBT4完全接通，IGBT4的集電極一發(fā)射極間電壓VCE大致為0，進(jìn)一步接通MOSFETIO時(shí)，總電流I大致固定。
這樣，在接通時(shí)，以IGBT —方先接通的方式供給柵極控制信號(hào)，從而能夠抑制在接通時(shí)流動(dòng)至MOSFET的電流。
另外，在圖14中，在斷開時(shí)，以M0SFET10 —方先斷開的方式控制柵極控制信號(hào)。供給至M0SFET10的柵極電壓VGS下降，當(dāng)降低到比閾值電壓低時(shí)M0SFET10斷開，MOSFET電流Id開始下降。
在M0SFET10斷開的定時(shí)，供給至IGBT4的柵極控制信號(hào)開始下降，當(dāng)比閾值電壓低時(shí)IGBT4斷開。由于IGBT4斷開，IGBT電流Ic不流動(dòng)。
IGBT4完全斷開，IGBT4的集電極一發(fā)射極間電壓VCE上升時(shí)，總電流I為O。
這樣，在斷開時(shí)，以MOSFET先斷開的方式供給柵極控制信號(hào)，由此總電流流動(dòng)至在此時(shí)點(diǎn)處于導(dǎo)通狀態(tài)的IGBT，電流不流動(dòng)至M0SFET。
如以上那樣，通過個(gè)別地調(diào)整IGBT及MOSFET的接通、斷開的定時(shí)，從而在開關(guān)時(shí)的過渡狀態(tài)下，抑制流動(dòng)至MOSFET的電流，MOSFET不需要具有與最大電流通電對應(yīng)的額定值，因此能夠?qū)OSFET小型化，能夠?qū)⒛K整體小型化。
此外，關(guān)于個(gè)別地調(diào)整IGBT及MOSFET的接通、斷開的定時(shí)，在柵極控制電路18及19中，構(gòu)成為以供給至IGBT的柵極控制信號(hào)和供給至MOSFET的柵極控制信號(hào)之間產(chǎn)生時(shí)間差的方式，經(jīng)由例如延遲電路輸出柵極控制信號(hào)。
<變形例6> 在以上說明的實(shí)施方式及其變形例I 4中，示出了從柵極控制電路對于IGBT及MOSFET供給共同的柵極控制信號(hào)的結(jié)構(gòu)，而以下通過采用使用圖15及圖16說明的結(jié)構(gòu)，也能夠?qū)τ贗GBT及MOSFET從柵極控制電路分別個(gè)別地供給柵極控制信號(hào)。
在圖15中示出了應(yīng)用本變形例的三相反相器模塊100A的電路結(jié)構(gòu)。此外，對與圖1所示的三相反相器模塊100相同的結(jié)構(gòu)添加同一標(biāo)號(hào)，省略重復(fù)的說明。
如圖15所示，在三相反相器模塊100A中，M0SFET7及IGBTl的柵極分別個(gè)別地與柵極控制電路18連接，M0SFET8及IGBT2的柵極，分別個(gè)別地與柵極控制電路18連接，M0SFET9及IGBT3的柵極，分別個(gè)別地與柵極控制電路18連接。
在此，將連接IGBTl 3的各自的柵極與柵極控制電路18的連接線稱為線13，將連接M0SFET7 9的各自的柵極與柵極控制電路18的連接線稱為線13A。
另外，M0SFET10及IGBT4的柵極分別個(gè)別地與柵極控制電路19連接，M0SFET11及IGBT5的柵極，分別個(gè)別地與柵極控制電路19，MOSFET12的柵極及IGBT6的柵極分別個(gè)別地與柵極控制電路19連接。
圖16是示出三相反相器模塊100A的內(nèi)部結(jié)構(gòu)的圖。此外，對于與圖2所示的三相反相器模塊100相同的結(jié)構(gòu)添加同一標(biāo)號(hào)，省略重復(fù)的說明。
如圖16所示，在三相反相器模塊100A中，在IGBTl 6，柵極焊盤僅設(shè)置柵極焊盤Gl, IGBTl 3的各自的柵極焊盤Gl與柵極控制電路18引線接合，IGBT4 6的各自的柵極焊盤Gl與柵極控制電路19引線接合。另外，M0SFET7 9的各自的柵極焊盤Gll與柵極控制電路18引線接合，MOSFETIO 12的各自的柵極焊盤Gll與柵極控制電路19引線接合。
如圖16所示，配置于柵極控制電路18及19的附近的IGBTl 6的各自的柵極焊盤Gl與柵極控制電路18及19之間通過引線接合進(jìn)行連接，配置于距離柵極控制電路18及19較遠(yuǎn)的位置的M0SFET7 12的各自的柵極焊盤Gll與柵極控制電路18及19之間也通過引線接合進(jìn)行連接，從而對于IGBT及MOSFET從柵極控制電路分別個(gè)別地供給柵極控制信號(hào)，個(gè)別地調(diào)整IGBT及MOSFET的接通、斷開的定時(shí)。此外，對IGBT及MOSFET的接通、斷開的定時(shí)，能應(yīng)用使用圖14及圖15所說明的定時(shí)。
由此，在開關(guān)時(shí)的過渡狀態(tài)下，抑制流動(dòng)至MOSFET的電流，MOSFET不需要具有與最大電流通電對應(yīng)的額定值，所以能夠?qū)OSFET小型化，能夠?qū)⒛K整體小型化。
<變形例7 > 在以上的說明中，雖然對MOSFET的種類沒有特別的限定，但可以構(gòu)成為在硅(Si)襯底上形成的硅半導(dǎo)體裝置，也可以作為在碳化硅(SiC)襯底上形成的碳化硅半導(dǎo)體裝置、在由氮化鎵(GaN)類材料構(gòu)成的襯底上形成的氮化鎵半導(dǎo)體裝置。
SiC, GaN是寬帶隙半導(dǎo)體，關(guān)于通過寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體裝置，耐電壓性高，許容電流密度也高，所以與硅半導(dǎo)體裝置相比能小型化，通過將M0SFET7 12進(jìn)一步小型化，從而能夠進(jìn)一步將三相反相器模塊100及100A小型化。
另外，當(dāng)然，也可以是IGBTl 4作為寬帶隙半導(dǎo)體裝置，也可以是IGBTl 4及M0SFET7 12雙方作為寬帶隙半導(dǎo)體裝置。
此外，本發(fā)明在其發(fā)明的范圍內(nèi)能對實(shí)施方式進(jìn)行改變、變形、省略。
權(quán)利要求
1.一種功率半導(dǎo)體裝置，具備由串聯(lián)地插入于供給第一電壓的第一電源線與供給第二電壓的第二電源線之間并互補(bǔ)地動(dòng)作的第一及第二開關(guān)部構(gòu)成的反相器；以及控制所述第一及第二開關(guān)部的各自的開關(guān)動(dòng)作的第一及第二控制電路，將這些模塊化，其中， 所述第一開關(guān)部具有第一 IGBT及第一 MOSFET，各自的一個(gè)主電極與所述第一電源線連接，各自的另一個(gè)主電極與所述反相器的輸出節(jié)點(diǎn)連接， 所述第二開關(guān)部具有第二 IGBT及第二 MOSFET，各自的一個(gè)主電極與所述第二電源線連接，各自的另一個(gè)主電極與所述反相器的所述輸出節(jié)點(diǎn)連接， 在所述功率半導(dǎo)體裝置的平面布局中， 所述第一控制電路配置于與所述第一開關(guān)部對置的位置，所述第一 IGBT及所述第一MOSFET中的一個(gè)配置于所述第一控制電路的附近，另一個(gè)配置于相比之下距離所述第一控制電路較遠(yuǎn)的位置， 所述第二控制電路配置于與所述第二開關(guān)部對置的位置，所述第二 IGBT及所述第二MOSFET中的一個(gè)配置于所述第二控制電路的附近，另一個(gè)配置于相比之下距離所述第二控制電路較遠(yuǎn)的位置， 在所述第一 IGBT及所述第一MOSFET之中，配置于所述第一控制電路的附近的晶體管，將從所述第一控制電路供給的柵極控制信號(hào)經(jīng)由其柵極供給至配置于距離所述第一控制電路較遠(yuǎn)的位置的晶體管的柵極， 在所述第二 IGBT及所述第二MOSFET之中，配置于所述第二控制電路的附近的晶體管，將從所述第二控制電路供給的柵極控制信號(hào)經(jīng)由其柵極供給至配置于距離所述第二控制電路較遠(yuǎn)的位置的晶體管。
2.如權(quán)利要求1所述的功率半導(dǎo)體裝置，其中， 所述第一 IGBT及所述第一 MOSFET是主電流在相對于半導(dǎo)體襯底主面垂直的方向上流動(dòng)的縱型構(gòu)造的晶體管， 關(guān)于配置于所述第一開關(guān)部內(nèi)的所述第一控制電路的附近的晶體管，與其柵極連接的第一柵極焊盤在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于所述第一控制電路一側(cè)，第二柵極焊盤在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于與所述第一控制電路相反的一側(cè)， 來自所述第一控制電路的所述柵極控制信號(hào)供給至所述第一柵極焊盤，所述柵極控制信號(hào)從所述第二柵極焊盤輸出，并供給至配置于距離所述第一控制電路較遠(yuǎn)位置的晶體管的柵極焊盤， 所述第二 IGBT及所述第二 MOSFET是主電流在相對于半導(dǎo)體襯底主面垂直的方向上流動(dòng)的縱型構(gòu)造的晶體管， 關(guān)于配置于所述第二開關(guān)部內(nèi)的所述第二控制電路的附近的晶體管，與其柵極連接的第一柵極焊盤在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于所述第二控制電路一側(cè)，第二柵極焊盤在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于與所述第二控制電路相反的一側(cè)， 來自所述第二控制電路的所述柵極控制信號(hào)供給至所述第一柵極焊盤，所述柵極控制信號(hào)從所述第二柵極焊盤輸出，并供給至配置于距離所述第二控制電路較遠(yuǎn)的位置的晶體管的柵極焊盤。
3.如權(quán)利要求2所述的功率半導(dǎo)體裝置，其中， 在所述第一開關(guān)部中，所述第一 IGBT配置于所述第一控制電路的附近，在所述第二開關(guān)部中，所述第二 IGBT配置于所述第二控制電路的附近。
4.如權(quán)利要求2所述的功率半導(dǎo)體裝置，其中， 在所述第一開關(guān)部中，所述第一 MOSFET配置于所述第一控制電路的附近， 在所述第二開關(guān)部中，所述第二 MOSFET配置于所述第二控制電路的附近。
5.如權(quán)利要求1所述的功率半導(dǎo)體裝置，其中， 所述第一 IGBT的閾值電壓設(shè)定得比所述第一 MOSFET的閾值電壓低， 所述第二 IGBT的閾值電壓設(shè)定得比所述第二 MOSFET的閾值電壓低。
6.如權(quán)利要求1所述的功率半導(dǎo)體裝置，其中， 所述第一開關(guān)部內(nèi)的配置于距離所述第一控制電路較遠(yuǎn)的位置的晶體管在其柵極焊盤與柵極之間具有電阻元件， 所述第二開關(guān)部內(nèi)的配置于距離所述第二控制電路較遠(yuǎn)的位置的晶體管在其柵極焊盤與柵極之間具有電阻元件。
7.—種功率半導(dǎo)體裝置，具備由串聯(lián)地插入于供給第一電壓的第一電源線與供給第二電壓的第二電源線之間并互補(bǔ)地動(dòng)作的第一及第二開關(guān)部構(gòu)成的反相器；以及控制所述第一及第二開關(guān)部的各自的開關(guān)動(dòng)作的第一及第二控制電路，將這些模塊化，其中， 所述第一開關(guān)部具有第一 IGBT及第一 M0SFET，各自的一個(gè)主電極與所述第一電源線連接，各自的另一個(gè)主電極與所述反相器的輸出節(jié)點(diǎn)連接， 所述第二開關(guān)部具有第二 IGBT及第二 M0SFET，各自的一個(gè)主電極與所述第二電源線連接，各自的另一個(gè)主電極與所述反相器的所述輸出節(jié)點(diǎn)連接， 來自所述第一控制電路的柵極控制信號(hào)經(jīng)由第一電阻元件供給至所述第一 IGBT的柵極， 來自所述第一控制電路的所述柵極控制信號(hào)經(jīng)由第二電阻元件供給至所述第一MOSFET, 所述第二電阻元件的電阻值比所述第一電阻元件高，二極管與所述第二電阻元件反向并聯(lián)連接， 來自所述第二控制電路的柵極控制信號(hào)經(jīng)由第一電阻元件供給至所述第二 IGBT的柵極， 來自所述第二控制電路的所述柵極控制信號(hào)經(jīng)由第二電阻元件供給至所述第二MOSFET, 所述第二電阻元件的電阻值比所述第一電阻元件高，二極管與所述第二電阻元件反向并聯(lián)連接。
8.—種功率半導(dǎo)體裝置，具備由串聯(lián)地插入于供給第一電壓的第一電源線與供給第二電壓的第二電源線之間并互補(bǔ)地動(dòng)作的第一及第二開關(guān)部構(gòu)成的反相器；以及控制所述第一及第二開關(guān)部的各自的開關(guān)動(dòng)作的第一及第二控制電路，將這些模塊化，其中， 所述第一開關(guān)部具有第一 IGBT及第一 M0SFET，各自的一個(gè)主電極與所述第一電源線連接，各自的另一個(gè)主電極與所述反相器的輸出節(jié)點(diǎn)連接， 所述第二開關(guān)部具有第二 IGBT及第二 M0SFET，各自的一個(gè)主電極與所述第二電源線連接，各自的另一個(gè)主電極與所述反相器的所述輸出節(jié)點(diǎn)連接， 在所述功率半導(dǎo)體裝置的平面布局中，所述第一控制電路配置于與所述第一開關(guān)部對置的位置，所述第一 IGBT及所述第一MOSFET中的一個(gè)配置于所述第一控制電路的附近，另一個(gè)配置于相比之下距離所述第一控制電路較遠(yuǎn)的位置， 所述第二控制電路配置于與所述第二開關(guān)部對置的位置，所述第二 IGBT及所述第二MOSFET中的一個(gè)配置于所述第二控制電路的附近，另一個(gè)配置于相比之下距離所述第二控制電路較遠(yuǎn)的位置， 所述第一 IGBT及所述第一 MOSFET是主電流在相對于半導(dǎo)體襯底主面垂直的方向上流動(dòng)的縱型構(gòu)造的晶體管， 關(guān)于所述第一開關(guān)部內(nèi)的配置于所述第一控制電路的附近的晶體管，與其柵極連接的柵極焊盤在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于所述第一控制電路一側(cè)，中繼圖案在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于與所述第一控制電路相反的一側(cè)， 來自所述第一控制電 路的第一柵極控制信號(hào)供給至所述柵極焊盤，并且來自所述第一控制電路的第二柵極控制信號(hào)供給至所述中繼圖案，所述第二柵極控制信號(hào)經(jīng)由所述中繼圖案供給至配置于距離所述第一控制電路較遠(yuǎn)的位置的晶體管的柵極焊盤， 所述第二 IGBT及所述第二 MOSFET是主電流在相對于半導(dǎo)體襯底主面垂直的方向上流動(dòng)的縱型構(gòu)造的晶體管， 關(guān)于所述第二開關(guān)部內(nèi)的配置于所述第二控制電路的附近的晶體管，與其柵極連接的柵極焊盤在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于所述第二控制電路一側(cè)，中繼圖案在所述另一個(gè)主電極側(cè)的平面內(nèi)設(shè)置于與所述第二控制電路相反的一側(cè)， 來自所述第二控制電路的第一柵極控制信號(hào)供給至所述柵極焊盤，并且來自所述第二控制電路的第二柵極控制信號(hào)供給至所述中繼圖案，所述第二柵極控制信號(hào)經(jīng)由所述中繼圖案供給至配置于距離所述第二控制電路較遠(yuǎn)的位置的晶體管的柵極焊盤。
9.如權(quán)利要求8所述的功率半導(dǎo)體裝置，其中， 所述第一控制電路以在接通時(shí)所述第一 IGBT —方先接通、在斷開時(shí)所述第一 MOSFET一方先斷開的方式供給所述第一及第二柵極控制信號(hào)， 所述第二控制電路以在接通時(shí)所述第二 IGBT—方先接通、在斷開時(shí)所述第二 MOSFET一方先斷開的方式供給所述第一及第二柵極控制信號(hào)。
10.一種功率半導(dǎo)體裝置，具備由串聯(lián)地插入于供給第一電壓的第一電源線與供給第二電壓的第二電源線之間并互補(bǔ)地動(dòng)作的第一及第二開關(guān)部構(gòu)成的反相器；以及控制所述第一及第二開關(guān)部的各自的開關(guān)動(dòng)作的第一及第二控制電路，將這些模塊化，其中， 所述第一開關(guān)部具有第一 IGBT及第一 M0SFET，各自的一個(gè)主電極與所述第一電源線連接，各自的另一個(gè)主電極與所述反相器的輸出節(jié)點(diǎn)連接， 所述第二開關(guān)部具有第二 IGBT及第二 M0SFET，各自的一個(gè)主電極與所述第二電源線連接，各自的另一個(gè)主電極與所述反相器的所述輸出節(jié)點(diǎn)連接， 所述第一控制電路以在接通時(shí)所述第一 IGBT —方先接通、在斷開時(shí)所述第一 MOSFET一方先斷開的方式個(gè)別地控制所述第一 IGBT及所述第一 MOSFET的開關(guān)動(dòng)作， 所述第二控制電路以在接通時(shí)所述第二 IGBT—方先接通、在斷開時(shí)所述第二 MOSFET一方先斷開的方式個(gè)別地控制所述第二 IGBT及所述第二 MOSFET的開關(guān)動(dòng)作。
11.如權(quán)利要求1、7、8及10的任一項(xiàng)所述的功率半導(dǎo)體裝置，其中，所述第一及第二 MOSFET是在碳化硅襯底上形成的碳化硅MOSFET及在由氮化鎵類材料構(gòu)成的襯底上形成 的氮化鎵MOSFET中的任一個(gè)。
全文摘要
本發(fā)明涉及功率半導(dǎo)體裝置。在IGBT(1～3)及MOSFET(7～9)之中，配置于柵極控制電路(18)的附近的晶體管，將從柵極控制電路(18)供給的柵極控制信號(hào)經(jīng)由其柵極供給至配置于距離柵極控制電路(18)較遠(yuǎn)的位置的晶體管的柵極，在IGBT(4～6)及MOSFET(10～12)之中，配置于柵極控制電路(19)的附近的晶體管，將從柵極控制電路(19)供給的柵極控制信號(hào)經(jīng)由其柵極供給至配置于距離柵極控制電路(19)較遠(yuǎn)的位置的晶體管。從而在作為開關(guān)器件使IGBT和MOSFET并行動(dòng)作而使用的功率半導(dǎo)體裝置中，將裝置整體小型化。
文檔編號(hào)H03K17/567GK103166615SQ20121054228
公開日2013年6月19日 申請日期2012年12月14日 優(yōu)先權(quán)日2011年12月14日
發(fā)明者田中智典, 巖上徹 申請人:三菱電機(jī)株式會(huì)社