專利名稱：高速輸入輸出接口及其接收電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高速接口領(lǐng)域，尤其涉及一種帶前向時(shí)鐘的高速輸入輸出接口(I/O)的接收電路。
背景技術(shù)：
由于時(shí)鐘抖動、偏斜、隊(duì)列間同步以及串?dāng)_噪聲等各種非理想因素的影響，并行傳輸速率的進(jìn)一步提高面臨巨大的挑戰(zhàn)。串行傳輸方式逐漸成為深亞微米下高速數(shù)據(jù)傳輸系統(tǒng)的主要選擇。圖I示出了現(xiàn)有的一種帶前向時(shí)鐘的高速輸入輸出接口結(jié)構(gòu)。如圖I所示，所述輸入輸出接口包括發(fā)送端(或稱發(fā)送電路)和接收端(或稱接收電路)。所述發(fā)送端包括發(fā)送D觸發(fā)器、數(shù)據(jù)發(fā)送緩存、鎖相環(huán)(PLL)和時(shí)鐘發(fā)送緩存。所述接收端包括數(shù)據(jù)接收緩存、接收D觸發(fā)器、時(shí)鐘接收緩存、延遲鎖相環(huán)(DLL)和相位積分器(PI)。

延遲鎖相環(huán)可以根據(jù)輸入時(shí)鐘信號恢復(fù)得到恢復(fù)時(shí)鐘信號，但是恢復(fù)時(shí)鐘信號與輸入時(shí)鐘信號有一個(gè)固定的相位差。然而，由于延遲鎖相環(huán)的輸出信號與輸入信號直接相關(guān)，輸入信號的抖動和頻率漂移會直接反映到恢復(fù)時(shí)鐘信號，從而影響到了接收端的性能。因此，希望提出一種改進(jìn)的技術(shù)方案來克服上述問題。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出一種高速輸入輸出接口的接收電路，其可以減小了輸入抖動及頻偏的影響，增強(qiáng)了接收電路的性能。針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出一種高速輸入輸出接口，其可以減小了輸入抖動及頻偏的影響，增強(qiáng)了接收電路的性能。根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提出一種高速輸入輸出接口的接收電路，其包括接收并緩存來自發(fā)送電路的數(shù)據(jù)信號的數(shù)據(jù)接收緩存；根據(jù)數(shù)據(jù)采樣時(shí)鐘信號對來自所述數(shù)據(jù)接收緩存的數(shù)據(jù)信號進(jìn)行采樣得到輸出數(shù)據(jù)的接收數(shù)據(jù)采樣電路；接收并緩存來自發(fā)送電路的時(shí)鐘信號的時(shí)鐘接收緩存；根據(jù)來自所述時(shí)鐘接收緩存的時(shí)鐘信號恢復(fù)得到恢復(fù)時(shí)鐘信號的時(shí)鐘恢復(fù)電路，根據(jù)所述恢復(fù)時(shí)鐘信號得到所述數(shù)據(jù)采樣時(shí)鐘信號的第一相位積分器。其中所述時(shí)鐘恢復(fù)電路包括鎖相環(huán)、第二相位積分器和時(shí)鐘采樣電路，所述鎖相環(huán)產(chǎn)生本地參考時(shí)鐘信號，所述第二相位積分器根據(jù)本地參考時(shí)鐘信號和來自所述時(shí)鐘接收緩存的時(shí)鐘信號得到時(shí)鐘采樣時(shí)鐘信號，所述時(shí)鐘采樣電路基于所述時(shí)鐘采樣時(shí)鐘信號對來自所述輸入時(shí)鐘緩存的時(shí)鐘信號進(jìn)行采樣得到所述恢復(fù)時(shí)鐘信號。根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提出一種高速輸入輸出接口，其包括發(fā)送電路以及如上所述的接收電路。與現(xiàn)有技術(shù)相比，本發(fā)明采鎖相環(huán)和相位積分器組成的時(shí)鐘恢復(fù)電路對時(shí)鐘進(jìn)行恢復(fù)，使得恢復(fù)時(shí)鐘信號與輸入時(shí)鐘信號不直接相關(guān)，減小了輸入時(shí)鐘信號的抖動和頻偏的影響，提聞了穩(wěn)定性。


圖I為現(xiàn)有技術(shù)的高速輸入輸出接口的結(jié)構(gòu)示例圖；圖2為本發(fā)明中的高速輸入輸出接口在一個(gè)實(shí)施例中的結(jié)構(gòu)示例圖；圖3為圖2中的時(shí)鐘恢復(fù)電路中的鎖相環(huán)在一個(gè)實(shí)施例中的結(jié)構(gòu)框圖；圖4為圖2中的時(shí)鐘恢復(fù)電路中的第二相位積分器在一個(gè)實(shí)施例中的結(jié)構(gòu)框
圖5為圖4中的相位積分器的各個(gè)信號的時(shí)序示意圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明做詳細(xì)說明。圖2為本發(fā)明中的高速輸入輸出接口在一個(gè)實(shí)施例中的結(jié)構(gòu)示例圖。如圖2所示，所述高速輸入輸出(I/o)接口包括發(fā)送電路(或稱發(fā)送端)100和通過通訊通道300與所述發(fā)送電路100進(jìn)行通訊的接收電路(或稱接收端)200。所述發(fā)送電路100包括多個(gè)數(shù)據(jù)發(fā)送通道和一個(gè)時(shí)鐘發(fā)送通道，在數(shù)據(jù)發(fā)送通道上包括發(fā)送數(shù)據(jù)采樣電路110和數(shù)據(jù)發(fā)送緩存120，在時(shí)鐘發(fā)送通道上包括鎖相環(huán)130和時(shí)鐘發(fā)送緩存140。所述鎖相環(huán)130基于發(fā)送電路100的本地參考時(shí)鐘信號得到采樣時(shí)鐘信號，并將所述采樣時(shí)鐘信號經(jīng)由時(shí)鐘發(fā)送緩存140和通訊通道300發(fā)送至接收電路200。所述數(shù)據(jù)采樣電路110根據(jù)鎖相環(huán)130輸出的采樣時(shí)鐘信號對輸入數(shù)據(jù)Data in進(jìn)行采樣，并將采樣數(shù)據(jù)經(jīng)由數(shù)據(jù)發(fā)送緩存120和通訊通道300發(fā)送至接收電路200。在一個(gè)實(shí)施例中，所述發(fā)送數(shù)據(jù)采樣電路110為D觸發(fā)器。所述接收電路200包括多個(gè)對應(yīng)的數(shù)據(jù)接收通道和一個(gè)時(shí)鐘接收通道，在數(shù)據(jù)接收通道上包括數(shù)據(jù)接收緩存210和接收數(shù)據(jù)采樣電路220。所述數(shù)據(jù)接收緩存210接收并緩存來自發(fā)送電路100的數(shù)據(jù)信號。所述接收數(shù)據(jù)采樣電路220根據(jù)來自第一相位積分器230的數(shù)據(jù)采樣時(shí)鐘信號對來自所述數(shù)據(jù)接收緩存210的數(shù)據(jù)信號進(jìn)行采樣得到輸出數(shù)據(jù)Data out。在時(shí)鐘接收通道上包括時(shí)鐘接收緩存240和時(shí)鐘恢復(fù)電路250。所述時(shí)鐘接收緩存240接收并緩存來自發(fā)送電路的時(shí)鐘信號CLKin。所述時(shí)鐘恢復(fù)電路250根據(jù)來自所述時(shí)鐘接收緩存240的時(shí)鐘信號CLKilZK復(fù)得到恢復(fù)時(shí)鐘信號CLK,e。。所述第一相位積分器230根據(jù)所述恢復(fù)時(shí)鐘信號CLK_得到所述數(shù)據(jù)采樣時(shí)鐘信號。其中所述時(shí)鐘恢復(fù)電路包括鎖相環(huán)251、第二相位積分器252和時(shí)鐘采樣電路253。所述鎖相環(huán)251產(chǎn)生本地參考時(shí)鐘信號CLKltj。，所述第二相位積分器252根據(jù)本地參考時(shí)鐘信號CLKltje和來自所述時(shí)鐘接收緩存240的時(shí)鐘信號CLKin得到時(shí)鐘采樣時(shí)鐘信號CLKs。，所述時(shí)鐘采樣電路253基于所述時(shí)鐘采樣時(shí)鐘信號CLKse對來自所述輸入時(shí)鐘緩存240的時(shí)鐘信號CLKin進(jìn)行采樣得到所述恢復(fù)時(shí)鐘信號αΚ_。在一個(gè)實(shí)施例中，所述接收數(shù)據(jù)采樣電路220為D觸發(fā)器，所述時(shí)鐘采樣電路253也為D觸發(fā)器。圖3為圖2中的時(shí)鐘恢復(fù)電路250中的鎖相環(huán)251在一個(gè)實(shí)施例中的結(jié)構(gòu)框圖。如圖3所示，所述鎖相環(huán)包括鑒頻鑒相器310、電荷泵320、低通濾波器330、壓控振蕩器340及分頻器350。所述鑒頻鑒相器310鑒別本地原始時(shí)鐘信號CLKtffig和所述分頻器350得到的分頻時(shí)鐘信號之間的頻率和相位差。所述電荷泵320將所述頻率和相位差轉(zhuǎn)化成一電壓信號。所述低通濾波器330抑制所述電荷泵320輸出的高頻分量，將低頻分量輸送給壓控振蕩器340。所述壓控振蕩器340根據(jù)輸入的電壓信號產(chǎn)生所述本地參考時(shí)鐘信號CLK1()。，所述分頻器350對所述本地參考時(shí)鐘信號CLKltje進(jìn)行分頻后產(chǎn)生分頻時(shí)鐘信號。如果本地參考時(shí)鐘信號CLKltje偏高，則控制所述壓控振蕩器減小頻率，如果本地參考時(shí)鐘信號CLKltje偏低，則控制所述壓控振蕩器增加頻率，最終使得本地參考時(shí)鐘信號CLK1tc鎖定在發(fā)送電路的時(shí)鐘信號CLKin的同頻范圍內(nèi)。在此例中，所述本地參考時(shí)鐘信號CLKltje為正交的兩個(gè)時(shí)鐘信號。圖4為圖2中的時(shí)鐘恢復(fù)電路中的第二相位積分器在一個(gè)實(shí)施例中的結(jié)構(gòu)框圖。第二相位積分器251包括鑒頻鑒相器410、邏輯電路420、數(shù)模轉(zhuǎn)換器430和相位合成模塊440。所述鑒頻鑒相器410鑒別來自所述時(shí)鐘接收緩存的時(shí)鐘信號CLKin與本地參考時(shí)鐘信號CLK1tc之間的頻率和相位差。所述邏輯電路420根據(jù)所述頻率和相位差計(jì)算出誤差量。所述數(shù)模轉(zhuǎn)換器430將所述誤差量轉(zhuǎn)換成模擬電流信號。所述相位合成模塊440在所述模擬電流信號的控制下產(chǎn)生所述時(shí)鐘采樣時(shí)鐘信號CLKs。，所述時(shí)鐘采樣時(shí)鐘信號CLKse與所述本地參考時(shí)鐘信號CLKin具有一定相位差Λ A (該相位差與CLKin和CLKltje之間的頻 率和相位差有關(guān))，以使得所述時(shí)鐘采樣時(shí)鐘信號CLKS。與所述來自所述時(shí)鐘接收緩存的時(shí)鐘信號CLKin2間具有預(yù)定相位的相位差，比如90度，這樣時(shí)鐘采樣電路253可以一直在最佳采樣點(diǎn)對輸入時(shí)鐘信號CLKin進(jìn)行采樣，最終得到恢復(fù)時(shí)鐘信號CLK_。該恢復(fù)時(shí)鐘信號CLKrec與輸入時(shí)鐘信號CLKin同頻且具有固定相位差，同時(shí)與輸入時(shí)鐘信號CLKin非直接相關(guān)，有效的減小了抖動和頻率漂移的影響。本發(fā)明采用鎖相環(huán)產(chǎn)生與發(fā)送電路的時(shí)鐘信號同頻的本地參考時(shí)鐘信號，所述相位積分器基于本地參考時(shí)鐘信號和發(fā)送電路的時(shí)鐘信號產(chǎn)生與發(fā)送電路的時(shí)鐘信號不直接相關(guān)的時(shí)鐘采樣時(shí)鐘信號，所述時(shí)鐘采樣電路基于所述時(shí)鐘采樣時(shí)鐘信號對所述發(fā)送電路的時(shí)鐘信號進(jìn)行采樣得到與發(fā)送電路的時(shí)鐘信號不直接相關(guān)的時(shí)鐘恢復(fù)信號，減小了恢復(fù)時(shí)鐘信號與輸入時(shí)鐘信號的直接相關(guān)性，減小了輸入時(shí)鐘信號的抖動和頻偏的影響，提高了穩(wěn)定性。雖然通過實(shí)施例描述了本發(fā)明，本領(lǐng)域普通技術(shù)人員知道，本發(fā)明有許多變形和變化而不脫離本發(fā)明的精神，希望所附的權(quán)利要求包括這些變形和變化而不脫離本發(fā)明的精神。
權(quán)利要求
1.一種高速輸入輸出接口的接收電路，其特征在于，其包括 接收并緩存來自發(fā)送電路的數(shù)據(jù)信號的數(shù)據(jù)接收緩存； 根據(jù)數(shù)據(jù)采樣時(shí)鐘信號對來自所述數(shù)據(jù)接收緩存的數(shù)據(jù)信號進(jìn)行采樣得到輸出數(shù)據(jù)的接收數(shù)據(jù)采樣電路； 接收并緩存來自發(fā)送電路的時(shí)鐘信號的時(shí)鐘接收緩存； 根據(jù)來自所述時(shí)鐘接收緩存的時(shí)鐘信號恢復(fù)得到恢復(fù)時(shí)鐘信號的時(shí)鐘恢復(fù)電路， 根據(jù)所述恢復(fù)時(shí)鐘信號得到所述數(shù)據(jù)采樣時(shí)鐘信號的第一相位積分器， 其中所述時(shí)鐘恢復(fù)電路包括鎖相環(huán)、第二相位積分器和時(shí)鐘采樣電路，所述鎖相環(huán)產(chǎn)生本地參考時(shí)鐘信號，所述第二相位積分器根據(jù)本地參考時(shí)鐘信號和來自所述時(shí)鐘接收緩存的時(shí)鐘信號得到時(shí)鐘采樣時(shí)鐘信號，所述時(shí)鐘采樣電路基于所述時(shí)鐘采樣時(shí)鐘信號對來自所述輸入時(shí)鐘緩存的時(shí)鐘信號進(jìn)行采樣得到所述恢復(fù)時(shí)鐘信號。
2.根據(jù)權(quán)利要求I所述的接收電路，其特征在于，所述數(shù)據(jù)采樣單元為D觸發(fā)器，所述時(shí)鐘采樣電路為D觸發(fā)器， 所述本地參考時(shí)鐘信號與發(fā)送電路的時(shí)鐘信號同頻， 所述時(shí)鐘采樣時(shí)鐘與所述本地參考時(shí)鐘信號具有一定的相位差，該相位差與所述本地參考時(shí)鐘信號和來自所述時(shí)鐘接收緩存的時(shí)鐘信號的相位差有關(guān)。
3.根據(jù)權(quán)利要求2所述的接收電路，其特征在于，所述鎖相環(huán)包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器及分頻器， 所述鑒頻鑒相器鑒別本地原始時(shí)鐘信號和所述分頻器得到的分頻時(shí)鐘信號之間的頻率和相位差， 所述電荷泵將所述頻率和相位差轉(zhuǎn)化成一電壓信號， 所述低通濾波器抑制所述電荷泵輸出的高頻分量，將低頻分量輸送給壓控振蕩器， 所述壓控振蕩器根據(jù)輸入的電壓信號產(chǎn)生所述本地參考時(shí)鐘信號， 所述分頻器對所述本地參考時(shí)鐘信號進(jìn)行分頻后產(chǎn)生分頻時(shí)鐘信號。
4.根據(jù)權(quán)利要求2所述的接收電路，其特征在于，第二相位積分器包括鑒頻鑒相器、邏輯電路、數(shù)模轉(zhuǎn)換器和相位合成模塊， 所述鑒頻鑒相器鑒別來自所述時(shí)鐘接收緩存的時(shí)鐘信號與本地參考時(shí)鐘信號之間的頻率和相位差， 所述邏輯電路根據(jù)所述頻率和相位差計(jì)算出誤差量； 所述數(shù)模轉(zhuǎn)換器將所述誤差量轉(zhuǎn)換成模擬電流信號； 所述相位合成模塊在所述模擬電流信號的控制下產(chǎn)生所述時(shí)鐘采樣時(shí)鐘信號。
5.根據(jù)權(quán)利要求4所述的接收電路，其特征在于，所述時(shí)鐘采樣時(shí)鐘信號與所述本地參考時(shí)鐘信號具有一定相位差，以使得所述時(shí)鐘采樣時(shí)鐘信號與所述來自所述時(shí)鐘接收緩存的時(shí)鐘信號之間具有預(yù)定相位的相位差。
6.一種高速輸入輸出接口，其包括發(fā)送電路和接收電路，其特征在于，所述接收電路為權(quán)利要求1-5任一所述的接收電路。
全文摘要
本發(fā)明公開了一種高速輸入輸出接口的接收電路，其包括數(shù)據(jù)接收緩存、接收數(shù)據(jù)采樣電路、時(shí)鐘接收緩存、時(shí)鐘恢復(fù)電路、第一相位積分器。所述時(shí)鐘恢復(fù)電路包括鎖相環(huán)、第二相位積分器和時(shí)鐘采樣電路，所述鎖相環(huán)產(chǎn)生本地參考時(shí)鐘信號，所述第二相位積分器根據(jù)本地參考時(shí)鐘信號和來自所述時(shí)鐘接收緩存的時(shí)鐘信號得到時(shí)鐘采樣時(shí)鐘信號，所述時(shí)鐘采樣電路基于所述時(shí)鐘采樣時(shí)鐘信號對來自所述輸入時(shí)鐘緩存的時(shí)鐘信號進(jìn)行采樣得到所述恢復(fù)時(shí)鐘信號。這樣，采用時(shí)鐘恢復(fù)電路對時(shí)鐘進(jìn)行恢復(fù)，使得恢復(fù)時(shí)鐘信號與輸入時(shí)鐘信號不直接相關(guān)，減小了輸入時(shí)鐘信號的抖動和頻偏的影響，提高了穩(wěn)定性。
文檔編號H03K19/0175GK102769455SQ201210258239
公開日2012年11月7日 申請日期2012年7月25日 優(yōu)先權(quán)日2012年7月25日
發(fā)明者向濤, 王漢祥, 陸競虞 申請人:蘇州亮智科技有限公司