專利名稱:抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及時鐘數(shù)據(jù)恢復(fù)電路,具體涉及抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路。
背景技術(shù):
近幾年來時鐘數(shù)據(jù)恢復(fù)電路廣泛的應(yīng)用于電信、光收發(fā)器、數(shù)據(jù)存儲局域網(wǎng)以及無線產(chǎn)品中。目前人們對時鐘數(shù)據(jù)恢復(fù)電路已經(jīng)做了大量的研究工作,并提出了多種時鐘數(shù)據(jù)恢復(fù)電路的實現(xiàn)形式。在這些實現(xiàn)形式中,基于門振蕩器的時鐘數(shù)據(jù)恢復(fù)電路雖然具有鎖定時間快的特點,但其不具備處理長連“0”或連“I”的能力;基于高Q值窄帶濾波的時鐘數(shù)據(jù)恢復(fù)電路由于需要大的高質(zhì)量的電感不便于單片集成;而基于相位插值器和注入鎖定結(jié)構(gòu)的時鐘數(shù)據(jù)恢復(fù)電路存在量化精度的限制,另一方面基于采樣技術(shù)的實現(xiàn)方法需要多相時鐘這同樣存在量化精度的問題,此外基于延遲鎖相環(huán)技術(shù)的實現(xiàn)方法盡管設(shè)計簡單便于實現(xiàn),卻存在捕獲范圍小的缺點。然而基于雙環(huán)路鎖相環(huán)技術(shù)的時鐘數(shù)據(jù)恢復(fù)電路很好的解決了上述缺點。 圖10顯示了一種基于雙環(huán)路鎖相環(huán)結(jié)構(gòu)的全速率時鐘數(shù)據(jù)恢復(fù)電路,由重定時觸發(fā)電路、輸入數(shù)據(jù)緩沖電路、鑒相器(如圖12所示)、鑒相器(如圖11所示)電路所在電壓電流轉(zhuǎn)換器、緩沖電路、壓控振蕩器、鑒頻器、鑒頻器電路所在電壓電流轉(zhuǎn)換器、電阻R1、電阻R2、電容Cl和電容c2。與普通的基于雙環(huán)路鎖相環(huán)的時鐘數(shù)據(jù)恢復(fù)電路相比,該電路具有一下優(yōu)點I)它有Iv自動頻率檢測環(huán)路,因此它能在完成特定的頻率追S示后,自動地關(guān)斷該環(huán)路;并且在頻率檢測環(huán)路失鎖時自動開啟該環(huán)路。2)該結(jié)構(gòu)不像傳統(tǒng)的雙環(huán)結(jié)構(gòu)需要參考時鐘和用于控制兩個環(huán)路工作順序的檢測電路,這就減小了硬件開銷進而降低了功耗。3)由于其鎖相環(huán)路的工作特點,該電路同時具有低抖動輸出的特點。然而,圖10所示電路依然存在一個沒有解決的問題。如果輸入數(shù)據(jù)的速率比較低,且此時所設(shè)計的壓控振蕩器的調(diào)諧范圍涵蓋二倍數(shù)據(jù)速率,則在某些特定的情況下該電路恢復(fù)的時鐘頻率會鎖定到二倍數(shù)據(jù)速率(二倍數(shù)據(jù)速率鎖定)上,這顯然與該電路的設(shè)計初衷(鎖定到數(shù)據(jù)速率上)相違背。這種誤鎖將導(dǎo)致所恢復(fù)的時鐘和數(shù)據(jù)完全錯誤。這種恢復(fù)的時鐘頻率鎖定在二倍數(shù)據(jù)速率的問題,稱為二倍頻鎖定問題。
發(fā)明內(nèi)容
本發(fā)明是為了解決現(xiàn)有的時鐘數(shù)據(jù)恢復(fù)電路在相對較低的數(shù)據(jù)速率下工作時存在倍頻鎖定問題,提出了抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路??苟额l鎖定時鐘數(shù)據(jù)恢復(fù)電路,它包括輸入數(shù)據(jù)緩沖電路、鑒相器、重定時觸發(fā)電路、第一電壓電流轉(zhuǎn)換器、緩沖電路、壓控振蕩器、鑒頻器、第二電壓電流轉(zhuǎn)換器、第一與門、第二與門、第三電壓電流轉(zhuǎn)換器、電阻R1、電阻R2、電容Cl和電容c2,其中,第一與門、第二與門和第一電壓電流轉(zhuǎn)換器組成監(jiān)測電路;
電阻R1、電阻R2、電容Cl和電容c2組成低通濾波器;鑒相器、緩沖電路、壓控振蕩器、低通濾波器和第一電壓電流轉(zhuǎn)換器組成相位追蹤環(huán)路;緩沖電路、壓控振蕩器、鑒頻器、低通濾波器和第二電壓電流轉(zhuǎn)換器組成相頻追蹤環(huán)路;輸入端口 Data_in+和輸入端口 Data_in_分別輸出信號給輸入數(shù)據(jù)緩沖電路的一對差分電壓信號輸入端;輸入數(shù)據(jù)緩沖電路的一對差分電壓信號Qa和Qan輸出端與鑒相器的第一對差分 電壓信號Qa和Qan輸入端連接;鑒相器共有五對差分電壓信號輸出和兩對差分電壓信號輸入,鑒頻器共有四對差分電壓信號輸出和四對差分電壓信號輸入,重定時觸發(fā)電路共有兩對差分電壓信號輸入,第一電壓電流轉(zhuǎn)換器共有兩對差分電壓信號輸入,第二電壓電流轉(zhuǎn)換器共有兩對差分電壓信號輸入,第一與門共有兩對差分電壓信號輸入,第二與門共有兩對差分電壓信號輸入,其中,鑒相器的第一對差分電壓信號Qb和Qbn的輸出端與鑒頻器的第一對差分電壓信號Qb和Qbn的輸入端連接;鑒相器的第二對差分電壓信號Qd和Qdn的輸出端與鑒頻器的第二對差分電壓信號Qd和Qdn的輸入端連接;鑒相器的第三對差分電壓信號Qf和Qfn的輸出端與鑒頻器的第三對差分電壓信號Qf和Qfn的輸入端連接;鑒相器的第四對差分電壓信號Qc和Qcn的輸出端與重定時觸發(fā)電路的第一對差分電壓信號Qc和Qcn的輸入端連接;重定時觸發(fā)電路的一對差分信號輸出端同時與一對端口 out和outn連接;鑒相器的第五對差分電壓信號Y和Yn的輸出端與第一電壓電流轉(zhuǎn)換器的第一對差分電壓信號Y和Yn的輸入端連接;鑒頻器的第一對差分電壓信號ml和mln輸出端與第一與門的第一對差分電壓信號ml和mln輸入端連接;鑒頻器的第二對差分電壓信號m2和m2n輸出端同時與第二電壓電流轉(zhuǎn)換器的第一對差分電壓信號m2和m2n輸入端和第二與門的第一對差分電壓信號m2和m2n輸入端連接;鑒頻器的第三對差分電壓信號m3和m3n輸出端與第二電壓電流轉(zhuǎn)換器的第二對差分電壓信號m3和m3n輸入端連接;鑒頻器的第四對差分電壓信號m4和m4n輸出端與第一與門的第二對差分電壓信號m4和m4n輸入端連接;第一與門的一對差分電壓信號b和bn輸出端與第二與門的第二對差分電壓信號b和bn輸入端連接;第一與門(9)的輸入信號與輸出信號的邏輯關(guān)系為
m\n = niV/rAii = m4\m\ m4 = b'jvl = b ,第二與門(10)的一對差分電壓信Q和Qn輸出端與第三電壓電流轉(zhuǎn)換器(11)的一對差分電壓信Q和Qn輸入端連接;第二與門(10)的輸入信號與輸出信號的邏輯關(guān)系為m2fi = m2bn = b;b m2 = Q;Q〃 = Q ,第三電壓電流轉(zhuǎn)換器的電流信號輸出端、第二電壓電流轉(zhuǎn)換器的電流信號輸出端和電阻R2的一端同時與電阻Rl的一端連接;電阻Rl的另一端同時與壓控振蕩器的信號輸入端、第一電壓電流轉(zhuǎn)換器的電流信號輸出端和電容C2的一端連接;電容C2的另一端接電源地;電阻R2的另一端與電容Cl的一端連接;電容Cl的的另一端接電源地;壓控振蕩器的一對差分電壓信號輸出端與緩沖電路的一對差分電壓信號輸入端連接;緩沖電路的一對差分時鐘電壓信號ck和ckn輸出端同時與鑒相器的第二對差分時鐘電壓信號ck和ckn輸入端、重定時觸發(fā)電路的第二對差分時鐘電壓信號ck和ckn輸 入端、鑒頻器的第四對差分時鐘電壓信號ck和ckn輸入端、第一電壓電流轉(zhuǎn)換器的第二對差分時鐘電壓信號ck和ckn輸入端和一對端口 ck和ckn連接。本發(fā)明電路的頻率環(huán)路鎖定后,監(jiān)測電路對時鐘數(shù)據(jù)恢復(fù)電路進行監(jiān)測,根據(jù)監(jiān)測結(jié)果的極性(信號的高低)判斷出時鐘數(shù)據(jù)恢復(fù)電路鎖定的正確與否,進而進行相應(yīng)的操作。本發(fā)明能夠有效阻止時鐘數(shù)據(jù)恢復(fù)電路的二倍頻鎖定問題,從而正確的恢復(fù)出時鐘和數(shù)據(jù)。本發(fā)明還能夠縮短時鐘數(shù)據(jù)恢復(fù)電路的鎖定時間。監(jiān)測電路可以輔助頻率追蹤環(huán)路,完成頻率追蹤,進而縮短鎖定時間。
圖I是本發(fā)明的時鐘數(shù)據(jù)恢復(fù)電路的連接示意圖;圖2是本發(fā)明的鑒頻器電路連接示意圖;圖3是本發(fā)明的鑒相器電路連接示意圖;圖4是鑒相器的工作時序關(guān)系圖,圖中Qa為經(jīng)過輸入緩沖得到的輸出信號,Qb、Qc、Qd、Qe、Qf為Qa經(jīng)五個延遲鏈分別得到的信號,ckl表示與數(shù)據(jù)速率相等的時鐘信號,ck2表示與二倍數(shù)據(jù)速率相等的時鐘信號;圖5表示數(shù)據(jù)速率大于時鐘頻率時鑒頻器工作時序關(guān)系圖;圖6表示數(shù)據(jù)速率小于時鐘頻率時鑒頻器工作時序關(guān)系圖;圖7表示頻率追蹤環(huán)路鎖定后鑒頻器工作時序關(guān)系圖,其中ckl代表與數(shù)據(jù)速率相等的時鐘信號,ck2代表與二倍數(shù)據(jù)速率相等的時鐘信號;圖8是監(jiān)測電路臨界開啟狀態(tài)與臨界關(guān)閉狀態(tài)示意圖,其中ckl代表與數(shù)據(jù)速率相等的時鐘信號,ck2代表與二倍數(shù)據(jù)速率相等的時鐘信號圖9是監(jiān)測電路開啟頻次分析圖,其中ck3代表略大于數(shù)據(jù)速率的時鐘信號,ck4代表略小二倍數(shù)據(jù)速率的時鐘信號;圖10為現(xiàn)有時鐘數(shù)據(jù)恢復(fù)電路的結(jié)構(gòu)圖;圖11為現(xiàn)有原鑒頻器的電路連接示意圖;圖12為現(xiàn)有原鑒相器的電路連接示意圖。
具體實施例方式具體實施方式
一、結(jié)合圖I具體說明本實施方式,本實施方式所述的抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路,它包括輸入數(shù)據(jù)緩沖電路I、鑒相器2、重定時觸發(fā)電路3、第一電壓電流轉(zhuǎn)換器4、緩沖電路5、壓控振蕩器6、鑒頻器7、第二電壓電流轉(zhuǎn)換器8、第一與門9、第二與門10、第三電壓電流轉(zhuǎn)換器11、電阻R1、電阻R2、電容Cl和電容c2,
其中,第一與門9、第二與門10和第一電壓電流轉(zhuǎn)換器4組成監(jiān)測電路;電阻R1、電阻R2、電容cl和電容c2組成低通濾波器;鑒相器2、緩沖電路5、壓控振蕩器6、低通濾波器和第一電壓電流轉(zhuǎn)換器4組成相位追蹤環(huán)路;緩沖電路5、壓控振蕩器6、鑒頻器7、低通濾波器和第二電壓電流轉(zhuǎn)換器8組成相頻追蹤環(huán)路;輸入端口 Data_in+和輸入端口 Data_in_分別輸出信號給輸入數(shù)據(jù)緩沖電路I的一對差分電壓信號輸入端;輸入數(shù)據(jù)緩沖電路I的一對差分電壓信號Qa和Qan輸出端與鑒相器2的第一對差分電壓信號Qa和Qan輸入端連接;鑒相器2共有五對差分電壓信號輸出和兩對差分電壓信號輸入,鑒頻器7共有四對差分電壓信號輸出和四對差分電壓信號輸入,重定時觸發(fā)電路3共有兩對差分電壓信號輸入,第一電壓電流轉(zhuǎn)換器4共有兩對差分電壓信號輸入,第二電壓電流轉(zhuǎn)換器8共有兩對差分電壓信號輸入,第一與門9共有兩對差分電壓信號輸入,第二與門10共有兩對差分電壓信號輸入,其中,鑒相器2的第一對差分電壓信號Qb和Qbn的輸出端與鑒頻器7的第一對差分電壓信號Qb和Qbn的輸入端連接;鑒相器2的第二對差分電壓信號Qd和Qdn的輸出端與鑒頻器7的第二對差分電壓信號Qd和Qdn的輸入端連接;鑒相器2的第三對差分電壓信號Qf和Qfn的輸出端與鑒頻器7的第三對差分電壓信號Qf和Qfn的輸入端連接;鑒相器2的第四對差分電壓信號Qc和Qcn的輸出端與重定時觸發(fā)電路3的第一對差分電壓信號Qc和Qcn的輸入端連接;重定時觸發(fā)電路3的一對差分信號輸出端同時與一對端口 out和outn連接;鑒相器2的第五對差分電壓信號Y和Yn的輸出端與第一電壓電流轉(zhuǎn)換器4的第一對差分電壓信號Y和Yn的輸入端連接;鑒頻器7的第一對差分電壓信號ml和mln輸出端與第一與門9的第一對差分電壓信號ml和mln輸入端連接;鑒頻器7的第二對差分電壓信號m2和m2n輸出端同時與第二電壓電流轉(zhuǎn)換器8的第一對差分電壓信號m2和m2n輸入端和第二與門10的第一對差分電壓信號m2和m2n輸入端連接;鑒頻器7的第三對差分電壓信號m3和m3n輸出端與第二電壓電流轉(zhuǎn)換器8的第二對差分電壓信號m3和m3n輸入端連接;鑒頻器7的第四對差分電壓信號m4和m4n輸出端與第一與門9的第二對差分電壓信號m4和m4n輸入端連接;第一與門9的一對差分電壓信號b和bn輸出端與第二與門10的第二對差分電壓信號b和bn輸入端連接; 第一與門(9)的輸入信號與輸出信號的邏輯關(guān)系為mI〃 == m4:m \ m4 = IrJvi = b ,第二與門(10)的一對差分電壓信Q和Qn輸出端與第三電壓電流轉(zhuǎn)換器(11)的一對差分電壓信Q和Qn輸入端連接;第二與門(10)的輸入信號與輸出信號的邏輯關(guān)系為mln = m2;bn =辦;b m2 = Q ;Qw = Q ,第三電壓電流轉(zhuǎn)換器11的電流信號輸出端、第二電壓電流轉(zhuǎn)換器8的電流信號輸出端和電阻R2的一端同時與電阻Rl的一端連接;電阻Rl的另一端同時與壓控振蕩器6的信號輸入端、第一電壓電流轉(zhuǎn)換器4的電流信號輸出端和電容C2的一端連接;電容C2的另一端接電源地;電阻R2的另一端與電容Cl的一端連接;電容Cl的的另一端接電源地;壓控振蕩器6的一對差分電壓信號輸出端與緩沖電路5的一對差分電壓信號輸入端連接;緩沖電路5的一對差分時鐘電壓信號ck和ckn輸出端同時與鑒相器2的第二對差分時鐘電壓信號ck和ckn輸入端、重定時觸發(fā)電路3的第二對差分時鐘電壓信號ck和ckn輸入端、鑒頻器7的第四對差分時鐘電壓信號ck和ckn輸入端、第一電壓電流轉(zhuǎn)換器4的第二對差分時鐘電壓信號ck和ckn輸入端和一對端口 ck和ckn連接。本發(fā)明用于解決圖4所示時鐘數(shù)據(jù)恢復(fù)電路的二倍頻鎖定問題。
具體實施方式
二、結(jié)合圖2具體說明本實施方式,本實施方式與具體實施方式
一所述的抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路的區(qū)別在于,鑒頻器7包括第一雙沿觸發(fā)器7-1、第二雙沿觸發(fā)器7-2、第三雙沿觸發(fā)器7-3和上升沿觸發(fā)器7-4,第一雙沿觸發(fā)器7-1、第二雙沿觸發(fā)器7-2、第三雙沿觸發(fā)器7-3和上升沿觸發(fā)器7-4均有兩對差分電壓信號輸入,緩沖電路5的一對差分時鐘電壓信號ck和ckn輸出端同時與第一雙沿觸發(fā)器7_1的第一對差分時鐘電壓信號輸入端、第二雙沿觸發(fā)器7-2的第一對差分時鐘電壓信號輸入端和第三雙沿觸發(fā)器7-3的第一對差分時鐘電壓信號輸入端連接;
鑒相器2的第一對差分電壓信號Qb和Qbn的輸出端與第一雙沿觸發(fā)器7-1的第二對差分電壓信號Qb和Qbn的輸入端連接;第一雙沿觸發(fā)器7-1的一對差分電壓信號ml和mln同時與第一與門9的第一對差分電壓信號ml和mln輸入端和上升沿觸發(fā)器7_4的第一對差分電壓信號ml和mln輸入端連接;上升沿觸發(fā)器7-4的一對差分電壓信號m3和m3n輸出端與第二電壓電流轉(zhuǎn)換器8的第一對差分電壓信號m3和m3n輸入端連接;第二雙沿觸發(fā)器7-2的一對差分電壓信號m2和m2n輸出端同時與上升沿觸發(fā)器7-4的第二對差分電壓信號m2和m2n輸入端、第二電壓電流轉(zhuǎn)換器8的第一對差分電壓信號m2和m2n輸入端和第二與門10的第一對差分電壓信號m2和m2n輸入端連接;鑒相器2的第二對差分電壓信號Qd和Qdn的輸出端與第二雙沿觸發(fā)器7-2的第二對差分電壓信號Qd和Qdn的輸入端連接; 第三雙沿觸發(fā)器7-3的一對差分電壓信號m4和m4n輸出端與第一與門9的第二對差分電壓信號m4和m4n輸入端連接;鑒相器2的第三對差分電壓信號Qf和Qfn的輸出端與第三雙沿觸發(fā)器7-3的第二對差分電壓信號Qf和Qfn的輸入端連接。
具體實施方式
三、結(jié)合圖3具體說明本實施方式,本實施方式與具體實施方式
二所述的抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路的區(qū)別在于,鑒相器2包括第一延遲鏈2-1、第二延遲鏈2-2、第三延遲鏈2-3、第四延遲鏈2-4、第五延遲鏈2-5、第一異或門2_6和第二異或門2-7,第一異或門(2-6)的輸入信號與輸出信號的邏輯關(guān)系為<3aw = Qa;Qe = Qe;Qa Qe = A;An 二 A ;第二異或門(2-7)的輸入信號與輸出信號的邏輯關(guān)系為A// = A; ckn = ck;ck A = YYn = Y ,第一異或門2-6和第二異或門2-7均有兩對差分電壓信號輸入,輸入數(shù)據(jù)緩沖電路I的一對差分電壓信號Qa和Qan輸出端同時與第一延遲鏈2_1的一對差分電壓信號Qa和Qan輸入端和第一異或門2_6的第一對差分電壓信號Qa和Qan輸入端連接;第一延遲鏈2-1的一對差分電壓信號Qb和Qbn的輸出端同時與與第一雙沿觸發(fā)器7-1的第二對差分電壓信號Qb和Qbn的輸入端和第二延遲鏈2_2的一對差分電壓信號Qb和Qbn的輸入端連接;第二延遲鏈2-2的一對差分電壓信號Qc和Qcn的輸出端同時與重定時觸發(fā)電路3的第一對差分電壓信號Qc和Qcn的輸入端和第三延遲鏈2-3的一對差分電壓信號Qc和Qcn的輸入端連接;第三延遲鏈2-3的一對差分電壓信號Qd和Qdn的輸出端同時與第二雙沿觸發(fā)器7-2的第二對差分電壓信號Qd和Qdn的輸入端和第四延遲鏈2_4的一對差分電壓信號Qd和Qdn的輸入端連接;第四延遲鏈2-4的一對差分電壓信號Qe和Qen的輸出端同時與第五延遲鏈2_5的一對差分電壓信號Qe和Qen的輸入端和第一異或門2_6的第二對差分電壓信號Qe和Qen的輸入端連接;第五延遲鏈2-5的一對差分電壓信號Qf和Qfn的輸出端與第三雙沿觸發(fā)器7-3的第二對差分電壓信號Qf和Qfn的輸入端連接;第一異或門2-6的一對差分電壓信號A和An的輸出端與第二異或門2_7的第一對差分電壓信號A和An的輸入端連接;緩沖電路5的一對差分時鐘電壓信號ck和ckn輸出端與第二異或門2_7的第二對差分時鐘電壓信號ck和ckn輸入端連接;第二異或門2-7的一對差分電壓信號Y和Yn的輸出端與第一電壓電流轉(zhuǎn)換器4的第一對差分電壓信號Y和Yn的輸入端連接。
本發(fā)明的工作原理為(以下差分信號對(不妨設(shè)為DQ和DQn)可理解為數(shù)字電路中Q與G的關(guān)系,即差分信號DQ為高電平,則默認此時DQn為低電平)時鐘數(shù)據(jù)恢復(fù)電路開始工作后,首先頻率追蹤環(huán)路和相位追蹤環(huán)路同時工作,當時鐘信號頻率在數(shù)據(jù)速率附近或者時鐘信號頻率在二倍數(shù)據(jù)速率附近時頻率追蹤環(huán)路停止工作。此時監(jiān)測電路開始判決時鐘頻率是在數(shù)據(jù)速率附近(正常鎖定),還是在二倍數(shù)據(jù)速率附近(二倍頻鎖定),如為前者情況則監(jiān)測電路不工作,若為后者情況則監(jiān)測電路接入時鐘與數(shù)據(jù)恢復(fù)電路中開始工作,監(jiān)測電路開始工作后隨即向低通濾波器注入或抽取大的電流(視壓控振蕩器的調(diào)諧曲線斜率而定,若斜率為正則抽取電流,若斜率為負則注入電流),其目的是使壓控振蕩器的頻率(即時鐘信號頻率)迅速降低到數(shù)據(jù)速率以下,當壓控振蕩器的頻率(即時鐘信號頻率)降到數(shù)據(jù)速率以下后監(jiān)測電路停止工作,此時已不滿足時鐘信號頻率在數(shù)據(jù)速率附近或者時鐘信號頻率在二倍數(shù)據(jù)速率附近的條件,因此頻率追蹤環(huán)路再次開始頻率追蹤工作。由于再次追蹤時時鐘頻率遠離二倍數(shù)據(jù)速率(此時小于數(shù)據(jù)速率),因此頻率追蹤環(huán)路完成追蹤后時鐘頻率幾乎肯定在數(shù)據(jù)速率附近,追蹤完成后監(jiān)測電路重新檢測時鐘頻率,這一檢測過程反復(fù)進行直至頻率追蹤環(huán)路完成追蹤后時鐘頻率在數(shù)據(jù)速率附近為止,此時監(jiān)測電路和頻率追蹤環(huán)路均停止工作。相位追蹤環(huán)路在整個頻率追蹤環(huán)路和監(jiān)測電路工作的過程中一直進行著相位的調(diào)整,在頻率追蹤環(huán)路和監(jiān)測電路停止工作后,相位追蹤環(huán)路對工作在數(shù)據(jù)速率附近的時鐘信號進行相位和頻率的微調(diào),最終使時鐘信號頻率等于數(shù)據(jù)速率,并且時鐘信號的上升(或下降沿)與數(shù)據(jù)信號的最佳采樣點對齊,用時鐘信號對數(shù)據(jù)信號采樣便得到恢復(fù)后的數(shù)據(jù)信號。至此完成了時鐘和數(shù)據(jù)的恢復(fù)。(此處時鐘信號、壓控振蕩器的頻率、恢復(fù)的時鐘三者等價)。下面詳細介紹各部分的工作過程。—對輸入信號分別通過輸入端口 Data_in+和輸入端口 Data_in_輸入至輸入數(shù)據(jù)緩沖電路I的一對差分電壓信號輸入端,通過輸入數(shù)據(jù)緩沖電路I對輸入信號進行整形產(chǎn)生一對差分電壓信號Qa和Qan ;其中相位追蹤環(huán)路工作時鑒相器2對經(jīng)過輸入數(shù)據(jù)緩沖電路I的輸入差分電壓信號,首先通過五對延遲鏈產(chǎn)生彼此之間相差1/8輸入數(shù)據(jù)比特率的一對差分電壓信號Qb和Qbn、一對差分電壓信號Qc和Qcn、一對差分電壓信號Qd和Qdn、一對號差分電壓信號Qe和Qen和一對差分電壓信號Qf和Qfn,并將輸入數(shù)據(jù)緩沖電路I進行整形產(chǎn)生一對差分電壓信號Qa和Qan與一對差分電壓信號Qe和Qen執(zhí)行異或操作產(chǎn)生差分電壓信號A和An,再將緩沖電路5輸出的一對差分時鐘電壓信號ck和ckn與一對差分電壓信號A和An進行異或操作產(chǎn)生一對差分電壓信號Y和Yn ;第一電壓電流轉(zhuǎn)換器4根據(jù)鑒相器2輸出的一對差分電壓信號Y和Yn和緩沖電路5輸出的一對差分時鐘電壓信號ck和ckn的相位關(guān)系產(chǎn)生相應(yīng)的電流信號;電流信號流入由電阻R1、電阻R2、電容Cl和電容C2組成的低通濾波器產(chǎn)生電壓信號,壓控振蕩器6根據(jù)低通濾波器產(chǎn)生電壓信號調(diào)整其輸出信號的相位,這一鑒相調(diào)節(jié)過程在相位追蹤環(huán)路中反復(fù)進行,直至第一電壓電流轉(zhuǎn)換器4根據(jù)鑒相器2輸出的一對差分電壓信號Y和Yn和緩沖電路5輸出的一對差分時鐘電壓信號ck和ckn的相位關(guān)系不再產(chǎn)生相應(yīng)的電流信號,在此之后鑒相器2的輸出差分電壓信號Y和Yn和緩沖電路5輸出的一對差分時鐘電壓信號ck和ckn的相位將保持特定的相位關(guān)系,即時鐘信號c k的上升沿與差分信號Qc的上升沿對齊,相位環(huán)路完成鎖定。頻率追蹤環(huán)路它由緩沖電路5、壓控振蕩器6、鑒頻器7、低通濾波器和第二電壓電流轉(zhuǎn)換器8組成如圖I所示,其中鑒頻器包括第一雙沿觸發(fā)器7-1、第二號雙沿觸發(fā)器7-2、第三號雙沿觸發(fā)器7-3和上升沿觸發(fā)器7-4如圖2所示,工作時鑒頻器7利用鑒相器2產(chǎn)生的一對差分電壓信號Qb和Qbn、一對差分電壓信號Qd和Qdn和一對差分電壓信號Qf和Qfn,分別對緩沖電路5輸出的一對差分時鐘電壓信號ck和ckn進行雙沿采樣,并對應(yīng)產(chǎn)生一對差分電壓信號ml和mln、一對差分電壓信號m2和m2n和一對差分電壓信號m4和m4n,利用一對差分電壓信號m2和m2n的上升沿米樣一對差分電壓信號ml和mln產(chǎn)生一對差分電壓信號m3和m3n ;第二電壓電流轉(zhuǎn)換器8根據(jù)一對差分電壓信號m2和m2n的極性開啟或關(guān)閉第二電壓電流轉(zhuǎn)換器8進而關(guān)閉頻率追蹤環(huán)路;第二電壓電流轉(zhuǎn)換器8根據(jù)差分電壓信號m3和m3n的極性產(chǎn)生相應(yīng)的電流信號;該電流信號隨即流入由電阻R1、電阻R2、電容Cl和電容C2組成的低通濾波器產(chǎn)生電壓信號,壓控振蕩器6根據(jù)低通濾波器產(chǎn)生電壓信號調(diào)整其輸出信號的振蕩頻率,這一鑒頻調(diào)節(jié)過程在頻率追蹤環(huán)路中反復(fù)進行,直至第二電壓電流轉(zhuǎn)換器8根據(jù)鑒頻器3輸出的一對差分電壓信號m2和m2n使第二電壓電流轉(zhuǎn)換器8關(guān)閉,在此之后緩沖電路5輸出的一對差分時鐘電壓信號ck和ckn的頻率等于一對差分電壓信號Qb和Qbn、一對差分電壓信號Qc和Qcn、一對差分電壓信號Qd和Qdn、一對差分電壓信號Qe和Qen和一對差分電壓信號Qf和Qfn的頻率,且由于一對差分電壓信號Qb和Qbn和一對差分電壓信號Qd和Qdn的夾逼作用使得緩沖電路5輸出的一對差分時鐘電壓信號ck和ckn的上升沿落在一對差分電壓信號Qb和Qbn和一對差分電壓信號Qd和Qdn的上升沿之間如圖7所示,此時頻率追蹤環(huán)路完成鎖定,且差分電壓信號ml和差分電壓信號m2分別為低電平和高電平。不妨把差分電壓信號ml和差分電壓信號m2分別同時為低電平和聞電平的狀態(tài)條件稱為頻率追蹤環(huán)路I的關(guān)閉條件。此部分的主要"[目號時序關(guān)系如圖5、圖6和圖7所示。監(jiān)測電路的第一與門9根據(jù)鑒頻器的輸出一對差分電壓信號ml和mln和一對九號差分電壓信號m4和m4n產(chǎn)生一對十號差分電壓信號b和bn,具體為當六號差分電壓信號ml和差分電壓信號m4均為低電平時,第一與門9產(chǎn)生的差分電壓信號b為高電平,而當六號差分電壓信號ml和差分電壓信號m4不全為低電平時,第一與門9產(chǎn)生的差分電壓信號b為低電平;第二與門10根據(jù)鑒頻器的輸出一對七號差分電壓信號m2和m2n以及第一與門9的輸出信號一對差分電壓信號b和bn產(chǎn)生一對差分電壓信號Q和Qn,具體為當差分電壓信號b和差分電壓信號m2均為高電平時第二與門10產(chǎn)生的差分電壓信號Q為高電平,當差分電壓信號b和差分電壓信號m2不全為高電平時,第二與門10產(chǎn)生的差分電壓信號Q為低電平;第三電壓電流轉(zhuǎn)換器11根據(jù)第二與門10的輸出一對差分電壓信號Q和Qn決定是否產(chǎn)生輸出電流信號,具體為若差分電壓信號Q為低電平則注入或抽取由電阻R1、電阻R2、電容Cl和電容C2組成的低通濾波器中的電流,若差分電壓信號Q為高電平,則切斷與系統(tǒng)其他兩個模塊的聯(lián)系。壓控振蕩器6根據(jù)低通濾波器被注入或抽取電流的程度改變輸出電壓信號,進而調(diào)整其輸出信號的振蕩頻率,使其頻率降低到數(shù)據(jù)速率以下并監(jiān)測電路關(guān)閉。由上述分析可知六號差分電壓信號ml和差分電壓信號m4為低電平同時差分電壓信號m2信號為高電平監(jiān)測電路開啟,此即為監(jiān)測電路的開啟條件,而只要不滿足這一特定開啟條件監(jiān)測電路就關(guān)閉,這樣做的目的是使監(jiān)測電路盡可能少的影響頻追蹤回路和相位追蹤環(huán)路的正常追蹤,即不影響電路在正確完成追蹤鎖定過程的前提下,監(jiān)測并糾正錯誤鎖定時的工作狀態(tài)。監(jiān)測電路可以縮短鎖定時間的原理為 假設(shè)首先頻率追蹤環(huán)路鎖定,即時鐘信號Ck的上升沿已落在差分電壓信號Qb和Qd的上升沿之間,則當時鐘信號頻率的等于數(shù)據(jù)速率,且與差分電壓信號Qb和Qd呈現(xiàn)出如圖8所示的相位關(guān)系時,達到監(jiān)測電路開啟條件的極限,也就是說只要時鐘頻率小于數(shù)據(jù)速率,則由于時鐘的上升沿在差分電壓信號Qb和Qd的上升沿之間,差分電壓信號Qb、Qd和Qf采樣時鐘信號ck得到的差分電壓信號ml、m2和m4便不能滿足監(jiān)測電路的開啟條件,因此監(jiān)測電路必定關(guān)閉;而在時鐘頻率等于數(shù)據(jù)速率的二倍,且與差分電壓信號Qb和Qd呈如圖8所示的相位關(guān)系時,達到監(jiān)測電路關(guān)閉的極限,也就是說只要時鐘頻率大于數(shù)據(jù)速率,則由于時鐘的上升沿在差分電壓信號Qb和Qd的上升沿之間,信號Qb、Qd和Qf采樣時鐘得到的差分電壓信號ml、m2和m4便一定滿足監(jiān)測電路的開啟條件,因此監(jiān)測電路必定開啟;而當時鐘頻率在數(shù)據(jù)速率和二倍數(shù)據(jù)速率之間時,且由于時鐘的上升沿在差分電壓信號Qb和Qd的上升沿之間,首先不妨假設(shè)時鐘頻率某時非常接近數(shù)據(jù)速率對照圖9,則只有在時鐘信號的上升沿幾乎和差分電壓信號Qb的上升沿對齊時,差分電壓信號Qf的沿采樣時鐘信號得到的信號m4才能是低電平,即監(jiān)測電路才可以開啟,否則監(jiān)測電路關(guān)閉;再不妨假設(shè)時鐘頻率某時非常接近二倍數(shù)據(jù)速率對照圖9,則只有在時鐘信號的上升沿幾乎和差分電壓信號Qd的上升沿對齊時,差分電壓信號Qf的沿采樣時鐘信號得到的差分電壓信號m4才能是高電平,即監(jiān)測電路才可以關(guān)閉,否則便開啟。基于上述分析可知時鐘信號愈接近數(shù)據(jù)速率,監(jiān)測電路越不容易開啟,越接近二倍數(shù)據(jù)速率監(jiān)測電路越不容易關(guān)閉,即在時鐘速率大于數(shù)據(jù)速率越多時,監(jiān)測電路開啟的概率越大當時鐘速率超過二倍頻時其開啟的概率為1,而當時鐘速率小于數(shù)據(jù)速率時,監(jiān)測電路開啟的概率為O。因此監(jiān)測電路可以輔助頻率追蹤環(huán)路,完成頻率追蹤,進而縮短鎖定時間。而當頻率追蹤環(huán)路鎖定未鎖定,即此時差分電壓信號ml和m2不滿足同時分別為低電平和高電平的關(guān)閉條件,因此也不滿足監(jiān)測電路的開啟條件,即監(jiān)測電路關(guān)閉。
權(quán)利要求
1.抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路,其特征在于它包括輸入數(shù)據(jù)緩沖電路(I)、鑒相器(2)、重定時觸發(fā)電路(3)、第一電壓電流轉(zhuǎn)換器(4)、緩沖電路(5)、壓控振蕩器(6)、鑒頻器(7)、第二電壓電流轉(zhuǎn)換器(8)、第一與門(9)、第二與門(10)、第三電壓電流轉(zhuǎn)換器(11)、電阻R1、電阻R2、電容Cl和電容c2, 其中,第一與門(9)、第二與門(10)和第一電壓電流轉(zhuǎn)換器⑷組成監(jiān)測電路; 電阻R1、電阻R2、電容Cl和電容c2組成低通濾波器; 鑒相器(2)、緩沖電路(5)、壓控振蕩器(6)、低通濾波器和第一電壓電流轉(zhuǎn)換器(4)組成相位追蹤環(huán)路; 緩沖電路(5)、壓控振蕩器(6)、鑒頻器(7)、低通濾波器和第二電壓電流轉(zhuǎn)換器(8)組成相頻追蹤環(huán)路; 輸入端口 Data_in+和輸入端口 Datajn-分別輸出信號給輸入數(shù)據(jù)緩沖電路⑴的一對差分電壓信號輸入端; 輸入數(shù)據(jù)緩沖電路(I)的一對差分電壓信號Qa和Qan輸出端與鑒相器(2)的第一對差分電壓信號Qa和Qan輸入端連接; 鑒相器(2)共有五對差分電壓信號輸出和兩對差分電壓信號輸入, 鑒頻器(7)共有四對差分電壓信號輸出和四對差分電壓信號輸入, 重定時觸發(fā)電路(3)共有兩對差分電壓信號輸入, 第一電壓電流轉(zhuǎn)換器(4)共有兩對差分電壓信號輸入, 第二電壓電流轉(zhuǎn)換器(8)共有兩對差分電壓信號輸入, 第一與門(9)共有兩對差分電壓信號輸入, 第二與門(10)共有兩對差分電壓信號輸入, 其中,鑒相器(2)的第一對差分電壓信號Qb和Qbn的輸出端與鑒頻器(7)的第一對差分電壓信號Qb和Qbn的輸入端連接; 鑒相器(2)的第二對差分電壓信號Qd和Qdn的輸出端與鑒頻器(7)的第二對差分電壓信號Qd和Qdn的輸入端連接; 鑒相器(2)的第三對差分電壓信號Qf和Qfn的輸出端與鑒頻器(7)的第三對差分電壓信號Qf和Qfn的輸入端連接; 鑒相器(2)的第四對差分電壓信號Qc和Qcn的輸出端與重定時觸發(fā)電路(3)的第一對差分電壓信號Qc和Qcn的輸入端連接; 重定時觸發(fā)電路(3)的一對差分信號輸出端同時與一對端口 out和outn連接;鑒相器(2)的第五對差分電壓信號Y和Yn的輸出端與第一電壓電流轉(zhuǎn)換器(4)的第一對差分電壓信號Y和Yn的輸入端連接; 鑒頻器(X)的第一對差分電壓信號ml和mln輸出端與第一與門(9)的第一對差分電壓信號ml和mln輸入端連接; 鑒頻器(7)的第二對差分電壓信號m2和m2n輸出端同時與第二電壓電流轉(zhuǎn)換器(8)的第一對差分電壓信號m2和m2n輸入端和第二與門(10)的第一對差分電壓信號m2和m2n輸入端連接; 鑒頻器(7)的第三對差分電壓信號m3和m3n輸出端與第二電壓電流轉(zhuǎn)換器⑶的第二對差分電壓信號m3和m3n輸入端連接;鑒頻器(7)的第四對差分電壓信號m4和m4n輸出端與第一與門(9)的第二對差分電壓信號m4和m4n輸入端連接; 第一與門(9)的一對差分電壓信號b和bn輸出端與第二與門(10)的第二對差分電壓信號b和bn輸入端連接; 第一與門(9)的輸入信號與輸出信號的邏輯關(guān)系為
2.根據(jù)權(quán)利要求I所述的抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路,其特征在于鑒頻器(7)包括第一雙沿觸發(fā)器(7-1)、第二雙沿觸發(fā)器(7-2)、第三雙沿觸發(fā)器(7-3)和上升沿觸發(fā)器(7-4), 第一雙沿觸發(fā)器(7-1)、第二雙沿觸發(fā)器(7-2)、第三雙沿觸發(fā)器(7-3)和上升沿觸發(fā)器(7-4)均有兩對差分電壓信號輸入, 緩沖電路(5)的一對差分時鐘電壓信號ck和ckn輸出端同時與第一雙沿觸發(fā)器(7_1)的第一對差分時鐘電壓信號輸入端、第二雙沿觸發(fā)器(7-2)的第一對差分時鐘電壓信號輸入端和第三雙沿觸發(fā)器(7-3)的第一對差分時鐘電壓信號輸入端連接; 鑒相器(2)的第一對差分電壓信號Qb和Qbn的輸出端與第一雙沿觸發(fā)器(7_1)的第二對差分電壓信號Qb和Qbn的輸入端連接; 第一雙沿觸發(fā)器(7-1)的一對差分電壓信號ml和mln同時與第一與門(9)的第一對差分電壓信號ml和mln輸入端和上升沿觸發(fā)器(7_4)的第一對差分電壓信號ml和mln輸入端連接; 上升沿觸發(fā)器(7-4)的一對差分電壓信號m3和m3n輸出端與第二電壓電流轉(zhuǎn)換器(8)的第一對差分電壓信號m3和m3n輸入端連接;第二雙沿觸發(fā)器(7-2)的一對差分電壓信號m2和m2n輸出端同時與上升沿觸發(fā)器(7-4)的第二對差分電壓信號m2和m2n輸入端、第二電壓電流轉(zhuǎn)換器(8)的第一對差分電壓信號m2和m2n輸入端和第二與門(10)的第一對差分電壓信號m2和m2n輸入端連接;鑒相器(2)的第二對差分電壓信號Qd和Qdn的輸出端與第二雙沿觸發(fā)器(7-2)的第二對差分電壓信號Qd和Qdn的輸入端連接; 第三雙沿觸發(fā)器(7-3)的一對差分電壓信號m4和m4n輸出端與第一與門(9)的第二對差分電壓信號m4和m4n輸入端連接; 鑒相器(2)的第三對差分電壓信號Qf和Qfn的輸出端與第三雙沿觸發(fā)器(7-3)的第二對差分電壓信號Qf和Qfn的輸入端連接。
3.根據(jù)權(quán)利要求2所述的抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路,其特征在于鑒相器(2)包括第一延遲鏈(2-1)、第二延遲鏈(2-2)、第三延遲鏈(2-3)、第四延遲鏈(2-4)、第五延遲鏈(2-5)、第一異或門(2-6)和第二異或門(2-7), 第一異或門(2-6)的輸入信號與輸出信號的邏輯關(guān)系為Qa/K = Qa; Qen = Qe:Qa 0 Qe = A;An = A ; 第二異或門(2-7)的輸入信號與輸出信號的邏輯關(guān)系為A//=A;ckn = ck;ck A = Y;Yn = Y 第一異或門(2-6)和第二異或門(2-7)均有兩對差分電壓信號輸入, 輸入數(shù)據(jù)緩沖電路(I)的一對差分電壓信號Qa和Qan輸出端同時與第一延遲鏈(2_1)的一對差分電壓信號Qa和Qan輸入端和第一異或門(2_6)的第一對差分電壓信號Qa和Qan輸入端連接; 第一延遲鏈(2-1)的一對差分電壓信號Qb和Qbn的輸出端同時與與第一雙沿觸發(fā)器(7-1)的第二對差分電壓信號Qb和Qbn的輸入端和第二延遲鏈(2_2)的一對差分電壓信號Qb和Qbn的輸入端連接; 第二延遲鏈(2-2)的一對差分電壓信號Qc和Qcn的輸出端同時與重定時觸發(fā)電路(3)的第一對差分電壓信號Qc和Qcn的輸入端和第三延遲鏈(2-3)的一對差分電壓信號Qc和Qcn的輸入端連接; 第三延遲鏈(2-3)的一對差分電壓信號Qd和Qdn的輸出端同時與第二雙沿觸發(fā)器(7-2)的第二對差分電壓信號Qd和Qdn的輸入端和第四延遲鏈(2_4)的一對差分電壓信號Qd和Qdn的輸入端連接; 第四延遲鏈(2-4)的一對差分電壓信號Qe和Qen的輸出端同時與第五延遲鏈(2_5)的一對差分電壓信號Qe和Qen的輸入端和第一異或門(2_6)的第二對差分電壓信號Qe和Qen的輸入端連接; 第五延遲鏈(2-5)的一對差分電壓信號Qf和Qfn的輸出端與第三雙沿觸發(fā)器(7-3)的第二對差分電壓信號Qf和Qfn的輸入端連接; 第一異或門(2-6)的一對差分電壓信號A和An的輸出端與第二異或門(2-7)的第一對差分電壓信號A和An的輸入端連接; 緩沖電路(5)的一對差分時鐘電壓信號ck和ckn輸出端與第二異或門(2_7)的第二對差分時鐘電壓信號ck和ckn輸入端連接; 第二異或門(2-7)的一對差分電壓信號Y和Yn的輸出端與第一電壓電流轉(zhuǎn)換器(4)的第一對差分電壓信號 Y和Yn的輸入端連接。
全文摘要
抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路,本發(fā)明具體涉及抗二倍頻鎖定時鐘數(shù)據(jù)恢復(fù)電路。它為了解決現(xiàn)有的時鐘數(shù)據(jù)恢復(fù)電路在相對較低的數(shù)據(jù)速率下工作時存在倍頻鎖定問題。本發(fā)明電路的頻率環(huán)路鎖定后,監(jiān)測電路對時鐘數(shù)據(jù)恢復(fù)電路進行監(jiān)測,根據(jù)監(jiān)測結(jié)果的極性即信號的高低判斷出時鐘數(shù)據(jù)恢復(fù)電路鎖定的正確與否,進而進行相應(yīng)的操作。本發(fā)明能夠有效阻止時鐘數(shù)據(jù)恢復(fù)電路的二倍頻鎖定問題,從而正確的恢復(fù)出時鐘和數(shù)據(jù)。本發(fā)明還能夠縮短時鐘數(shù)據(jù)恢復(fù)電路的鎖定時間。監(jiān)測電路可以輔助頻率追蹤環(huán)路,完成頻率追蹤,進而縮短鎖定時間。本發(fā)明適用于電信、光收發(fā)器、數(shù)據(jù)存儲局域網(wǎng)以及無線網(wǎng)絡(luò)領(lǐng)域。
文檔編號H03L7/107GK102710255SQ201210196480
公開日2012年10月3日 申請日期2012年6月14日 優(yōu)先權(quán)日2012年6月14日
發(fā)明者來逢昌, 王永生, 齊春華 申請人:哈爾濱工業(yè)大學(xué)