專利名稱：模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)涉及例如用于產(chǎn)生表示搜尋的電流值的數(shù)字測(cè)量值的電流測(cè)量應(yīng)用中的模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
許多不同類型的模數(shù)轉(zhuǎn)換器(ADC)是已知的，諸如直接轉(zhuǎn)換ADC、逐次逼近ADC、躍升比較ADC (例如，單斜率ADC)、積分ADC (例如，雙斜率ADC)，在此僅舉幾個(gè)例子。然而，所有的常見(jiàn)ADC被設(shè)計(jì)成將模擬電壓值轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字值。當(dāng)電流值待被數(shù)字化時(shí)，將其值被搜尋的電流供應(yīng)給具有明確定義電阻的電阻器，導(dǎo)致電阻器兩端的相應(yīng)電壓降等于所搜尋的電流和電阻的積。然后，由ADC將電壓降數(shù)字化。上述電流測(cè)量方法的ー個(gè)結(jié)果是，電阻器的電阻值被引入到測(cè)量結(jié)果中。因此，當(dāng)實(shí)際電阻偏離其期望的標(biāo)稱值(情況總是如此，因?yàn)殡娮柚凳懿豢杀苊獾闹圃旃畹挠绊?時(shí)，系統(tǒng)性誤差被引入到測(cè)量結(jié)果中。 因此，存在對(duì)于被設(shè)計(jì)成轉(zhuǎn)換電流值并且提供數(shù)字測(cè)量值的改進(jìn)的模數(shù)轉(zhuǎn)換器的一般需求。

發(fā)明內(nèi)容
公開(kāi)了ー種電流輸入模數(shù)轉(zhuǎn)換器和對(duì)應(yīng)的電流測(cè)量電路。根據(jù)本發(fā)明的ー個(gè)示例，模數(shù)轉(zhuǎn)換電路包括用于存儲(chǔ)數(shù)字寄存器值的寄存器以及被配置成在電路節(jié)點(diǎn)處提供根據(jù)數(shù)字寄存器值設(shè)置的參考電流的數(shù)模轉(zhuǎn)換器。輸入節(jié)點(diǎn)的電位響應(yīng)(responsive to)所設(shè)置的參考電流。比較器電路被配置成將電路節(jié)點(diǎn)的電位與至少ー個(gè)閾值進(jìn)行比較，從而評(píng)估該電路節(jié)點(diǎn)的電位是否至少近似為期望值?？刂齐娐讽憫?yīng)比較器電路，并且被配置成調(diào)整在寄存器中存儲(chǔ)的數(shù)字寄存器值并且調(diào)整參考電流，直到比較器指示電路節(jié)點(diǎn)的電位不偏離期望值。此外，公開(kāi)了ー種半導(dǎo)體芯片。該芯片被集成在第一芯片封裝中，并且包括至少ー個(gè)外部引腳用于接收由感測(cè)晶體管提供的電流域中的電流測(cè)量信號(hào)。感測(cè)晶體管被耦合至對(duì)應(yīng)的負(fù)載晶體管，并且兩個(gè)晶體管被集成在単獨(dú)的第二芯片封裝中，第二芯片封裝經(jīng)由第二芯片封裝的外部引腳而提供電流域中的測(cè)量信號(hào)。半導(dǎo)體芯片包括被配置成接收電流測(cè)量信號(hào)并且提供其數(shù)字表示的電路。


參考下文的附圖和描述，能夠更好地理解本發(fā)明。在附圖中的組件不一定是按比例繪制的，相反，重點(diǎn)在于說(shuō)明本發(fā)明的原理。而且，在附圖中，相同的附圖標(biāo)記指代對(duì)應(yīng)的部分。在附圖中
圖I是示出了根據(jù)本發(fā)明第一示例的ADC電路的框 圖2是示出了根據(jù)本發(fā)明第二示例的ADC電路的框 圖3是示出了根據(jù)本發(fā)明一個(gè)示例的電流測(cè)量電路的框圖；以及圖4是示出了根據(jù)本發(fā)明另ー示例的電流測(cè)量電路的框圖。
具體實(shí)施例方式圖I是能夠?qū)⒋郎y(cè)量的輸入電流(還被表示為測(cè)量電流iM)轉(zhuǎn)換成表示實(shí)際測(cè)量電流值的數(shù)字值X·(即，η位ニ進(jìn)制字)的模數(shù)轉(zhuǎn)換電路的框圖。在圖I的示例中，理想的電源Q象征提供測(cè)量電流iM的(真實(shí))源。該電路包括電流輸出數(shù)模轉(zhuǎn)換器DAC，其提供(或匯集(sink))電路節(jié)點(diǎn)IN，作為數(shù)字寄存器值Xmm的模擬表示的參考電流iDAC。在電路節(jié)點(diǎn)IN存在的電位正在浮動(dòng)并且可以初始化成適當(dāng)?shù)?例如，靜態(tài))值(在圖I中未示出初始化)。當(dāng)電流輸出數(shù)模轉(zhuǎn)換器DAC被激活并且當(dāng)其輸出電流iDA。精確等于測(cè)量電流iM吋，隨后數(shù)模轉(zhuǎn)換器DAC的激活無(wú)任何作用，并且電路節(jié)點(diǎn)IN的電位保持(近似)為其初始值。然而，當(dāng)數(shù)模轉(zhuǎn)換器DAC的輸出電流iDAC被設(shè)置得過(guò)低，于是電路節(jié)點(diǎn)IN的電位將升至上飽和電平。反之，當(dāng)數(shù)模轉(zhuǎn)換器DAC的輸出電流iDAC被設(shè)置得過(guò)高，于是電路節(jié)點(diǎn)IN的電位將降至下飽和電平。S卩，監(jiān)控電路 節(jié)點(diǎn)IN的電位考慮到評(píng)估數(shù)模轉(zhuǎn)換器DAC的輸出電流iDAC是否被“正確地”設(shè)置。比較器電路被配置成將電路節(jié)點(diǎn)IN的輸入電位與一個(gè)或多個(gè)預(yù)定義閾值電平相比較并且用信號(hào)通知數(shù)模轉(zhuǎn)換器DAC的輸出電流iDAC是否被正確地設(shè)置。此外，比較器可以指示數(shù)模轉(zhuǎn)換器DAC的輸出電流iDA。是被設(shè)置得太高還是太低。為了該目的，比較器電路可以包括具有輸入的比較器K1，該輸入經(jīng)由(可選的)耦合電容器Cw被電容性地耦合到輸入電路節(jié)點(diǎn)IN。如上文所提及的，節(jié)點(diǎn)IN處的電位以及直接在比較器的輸入處的電位可以被初始化為適當(dāng)值(例如，為比較器K1輸入級(jí)的靜點(diǎn))。使用適當(dāng)?shù)嘏渲玫陌雽?dǎo)體開(kāi)關(guān)(未示出)可以進(jìn)行該初始化。比較器K1可以表現(xiàn)出(窄)滯后，以便避免來(lái)回切換(toggling)。應(yīng)該注意的是，供應(yīng)給電路節(jié)點(diǎn)IN的測(cè)量電流iM和數(shù)模轉(zhuǎn)換器DAC漏極所排放的電流iDA?？偸窍嗤瑥亩皻堄嚯娏鳌?iD=i -iDAc總是為零(或者至少接近零)，這是因?yàn)楸容^器K1具有高電阻輸入。耦合電容器允許將比較器K1從電路節(jié)點(diǎn)IN DC去耦。如果比較器K1未被觸發(fā)，那么電流iM (通過(guò)數(shù)模轉(zhuǎn)換器DAC使之等于iDAC)處于其正確電平，并且數(shù)字寄存器值ΧαΜΤ(其代表參考電流iDAC)，可以被認(rèn)為是數(shù)字測(cè)量結(jié)果。因此，當(dāng)數(shù)模轉(zhuǎn)換器DAC正確地設(shè)置電流iM時(shí)，數(shù)字輸出字xOTT被設(shè)置成寄存器值X畫(huà)的電流值。圖I的模數(shù)轉(zhuǎn)換電路還包括用于存儲(chǔ)數(shù)字寄存器值Χ_τ的寄存器R和響應(yīng)比較電路的輸出的控制電路CTRL。在圖I的示例中，將控制電路CTRL和寄存器R共同地描述為逐次逼近寄存器SAR。然而，也可以使用其他類型的寄存器。逐次逼近寄存器SAR被配置成，只要比較器電路指示(例如，經(jīng)由比較器輸出信號(hào)CMP)DAC輸出電流iDAC的不正確設(shè)置，就改變寄存器的內(nèi)容(即，數(shù)字寄存器值ΧαΜΤ)，從而改變參考電流iDAC。此外，逐次逼近寄存器SAR被配置成，當(dāng)比較器電路指示匹配，即DAC輸出電流iDAC的正確設(shè)置吋，將數(shù)字寄存器值作為數(shù)字輸出字xOTT提供。寄存器值Xa■的上述變化在本發(fā)明的不同示例中可以不同。例如，在電容器Ccmp的初始化(例如放電或充電至預(yù)定義電平)之后可以將寄存器值Xotint初始化為零。隨后，值Xomt可以以I為步長(zhǎng)増加，只要比較器電路指示非匹配。當(dāng)比較器指示匹配時(shí)，寄存器值Xomt被轉(zhuǎn)發(fā)到SAR輸出，在那里其被作為輸出字Xott提供以用于進(jìn)ー步數(shù)字?jǐn)?shù)據(jù)處理。然后，通過(guò)將寄存器值Xotint和耦合電容Cqip重新初始化，下一模數(shù)轉(zhuǎn)換循環(huán)可以重新開(kāi)始。為了簡(jiǎn)潔明了，未示出用于初始化電容器Cqip所需要的開(kāi)關(guān)。圖2示出了與圖I的示例非常相似的模數(shù)轉(zhuǎn)換電路。圖2的示例與圖I的示例不同僅在于測(cè)量電流iM經(jīng)由共源共柵晶體管的負(fù)載路徑被提供到輸入電路節(jié)點(diǎn)IN，例如，經(jīng)由場(chǎng)效應(yīng)晶體管T。的漏源路徑。當(dāng)由相對(duì)于模數(shù)轉(zhuǎn)換電路中存在的電位以高電壓操作的電路提供測(cè)量電流iM時(shí)，這一點(diǎn)尤其有用。經(jīng)由共源共柵晶體管T。將測(cè)量電流iM供應(yīng)給輸入電路節(jié)點(diǎn)IN允許使用除了接管高電壓降的共源共柵晶體管T。之外的模數(shù)轉(zhuǎn)換電路中的低電壓設(shè)備。可以以恒定偏置電壓V。來(lái)將共源共柵晶體管的控制電極(例如，基板)偏置。圖3示出了其中有益地采用根據(jù)圖2的示例的模數(shù)轉(zhuǎn)換電路的電流測(cè)量電路。該電流測(cè)量電路利用所謂的感測(cè)晶體管裝置，感測(cè)晶體管裝置通常用于測(cè)量流過(guò)功率晶體管的高電流(參見(jiàn)，例如公開(kāi)美國(guó)專利號(hào)5，023，693)。感測(cè)晶體管裝置能夠用于測(cè)量功率晶體管Tp的負(fù)載電流ん功率晶體管Tp通常 (但不是必要地)是高邊(high side)開(kāi)關(guān)，該高邊開(kāi)關(guān)使得其漏極端子(或者在雙極晶體管的情況下的集電極端子)耦合到上電源電位Vdd (例如汽車應(yīng)用中的電池電壓)而其源極端子(或者雙極晶體管的情況下的發(fā)射極端子)耦合到負(fù)載(在本示例中通過(guò)負(fù)載電阻器も表示)。感測(cè)晶體管Ts與功率晶體管Tp類型相同，并且這兩個(gè)晶體管TP、Ts基本上并聯(lián)連接，即這兩個(gè)晶體管TP、TS基本上供應(yīng)有相同柵極電位和相同漏極電位。因此，當(dāng)它們?cè)礃O電位基本相同時(shí)，這兩個(gè)晶體管在相同靜點(diǎn)操作。后者能夠通過(guò)各種措施來(lái)確保。感測(cè)晶體管具有較小有源區(qū)(active area)，從而感測(cè)晶體管Ts的負(fù)載電流(為測(cè)量電流iM)是功率晶體管Tp的負(fù)載電流的一小部分(例如，千分之一)。實(shí)踐中，功率晶體管Tp由并聯(lián)耦合的多個(gè)晶體管単元形成，其中ー個(gè)或多個(gè)被用于形成具有単獨(dú)源極(或發(fā)射極)端子的感測(cè)晶體管。如上所述，當(dāng)兩個(gè)晶體管τΡ、ιγ的源極端子具有相同電位時(shí)，測(cè)量電流iM與負(fù)載電流れ成比例。在圖3的示例中，共源共柵晶體管連接在數(shù)模轉(zhuǎn)換器DAC的電流輸出和電路節(jié)點(diǎn)IN之間，電路節(jié)點(diǎn)IN經(jīng)由電容器Cw和(除了圖2的示例)經(jīng)由開(kāi)關(guān)SW2耦合到比較器。此夕卜，經(jīng)由另ー開(kāi)關(guān)SW1和電容器Ccmp,能夠?qū)⒐β示w管Tp的負(fù)載和源極端子之間的電路節(jié)點(diǎn)(表示為電路節(jié)點(diǎn)IN’ )電容性地耦合到比較器K1，以使得功率晶體管Tp的源極端子(閉合開(kāi)關(guān)SW1)或者感測(cè)晶體管的源極端子(閉合開(kāi)關(guān)SW2)被連接到比較器電路。開(kāi)關(guān)SW3允許將比較器輸入的電位初始化為定義值。在本示例中，通過(guò)閉合開(kāi)關(guān)SW1和SW3來(lái)初始化電容器。開(kāi)關(guān)SW3將比較器K1短路，這使得比較器的輸入處的電位為比較器的輸入級(jí)的靜點(diǎn)。然而，其他初始化方法可以是可應(yīng)用的。為了采樣測(cè)量電流iM的電流值，比較器K1首先(經(jīng)由電容器Ccmp)連接到電路節(jié)點(diǎn)IN’，即開(kāi)關(guān)SW1和SW3被閉合而開(kāi)關(guān)SW2被打開(kāi)。因此，電容器充電直至由功率晶體管Tp的源極電壓所確定的電容器電壓。在電容器Cqip已經(jīng)達(dá)到穩(wěn)定狀態(tài)之后，(經(jīng)由電容器Cqip)將比較器K1連接到輸入電路節(jié)點(diǎn)IN (開(kāi)關(guān)SW1和SW3打開(kāi)，開(kāi)關(guān)SW2閉合)。在兩個(gè)晶體管Ts和Tp的源極電位相同的情況下，當(dāng)將開(kāi)關(guān)SW2接通并且將開(kāi)關(guān)SW1和SW3斷開(kāi)時(shí)，電容器Cqip的電荷將不變，這指示測(cè)量電流iM恰好與負(fù)載電流れ成比例。在這種情況下，DAC的輸出電流被正確地設(shè)置。在兩個(gè)源極電位之間不匹配的情況下，當(dāng)開(kāi)關(guān)SW2接通并且開(kāi)關(guān)SW2和Sff3斷開(kāi)時(shí)，比較器輸入處的電壓將變化。將由將觸發(fā)逐次寄存器SAR以改變數(shù)字寄存器值Xcorai的比較器K1來(lái)檢測(cè)這種變化，以便適配數(shù)模轉(zhuǎn)換器DAC的輸出電流，從而電流iM以關(guān)于圖I已描述的方式通過(guò)感測(cè)晶體管Ts。隨后，該循環(huán)重新開(kāi)始于閉合開(kāi)關(guān)SW1和SW3并且打開(kāi)開(kāi)關(guān)SW2、將電容器Ccmp充電、打開(kāi)開(kāi)關(guān)SW1和SW3并且閉合開(kāi)關(guān)SW2、以及檢測(cè)比較器的輸入電壓是否變化。將此進(jìn)行直至發(fā)現(xiàn)電流iM，以使得晶體管Tp和Ts的源極電位相等。在該匹配狀態(tài)下，數(shù)字寄存器值表示與負(fù)載電流れ成比例的測(cè)量電流iM。在圖4中示出了與圖3中示出的相似示例。圖4的示例提供了能夠?qū)⒇?fù)載晶體管 Υ和感測(cè)晶體管Ts以及共源共柵晶體管T。(如果存在)集成在単獨(dú)芯片中的優(yōu)點(diǎn)。結(jié)果，在任意稱謂的“智能開(kāi)關(guān)”處，能夠執(zhí)行被認(rèn)為是表示負(fù)載電流れ的感測(cè)電流iM的測(cè)量，“智能開(kāi)關(guān)”是在外部芯片端子處提供感測(cè)電流iM的単獨(dú)芯片封裝中的単獨(dú)設(shè)備。在圖4中未示出負(fù)載も。如圖3的示例中的那樣，使用在本示例中實(shí)施為多輸出電流鏡的電流輸出DAC來(lái)排放測(cè)量電流iM。 由將參考電流iKEF提供到電流鏡的輸入晶體管Ttl的參考電流源Qkef形成電流鏡，輸入晶體管Ttl被耦合到輸出晶體管！\、T2, T3> T4等。在該電流中，針對(duì)4位離散輸出電流示出了僅四個(gè)輸出晶體管。針對(duì)更高的分辨率需要更多的電流鏡輸出晶體管。輸出晶體管Tn (n=l, 2，3，4，...)被設(shè)計(jì)為使得它們提供參考電流iKEF的2n_i倍。即，晶體管T1理想地提供漏極電流iKEF、晶體管T2提供漏極電流2iKEF、晶體管T3提供漏極電流4iKEF、晶體管T4提供漏極電流8iKEF、諸如此類。可控開(kāi)關(guān)SWn (η = I, 2，3，4，...)用于將各個(gè)輸出晶體管Tn (η = I, 2，3，4，...)切換到其中晶體管電流重疊的DAC輸出電路節(jié)點(diǎn)IN。這些開(kāi)關(guān)可以是半導(dǎo)體開(kāi)關(guān)，所述半導(dǎo)體開(kāi)關(guān)根據(jù)寄存器SAR所提供的η位字Xmm的位表示的ニ進(jìn)制信號(hào)被接通或斷開(kāi)，如圖3的示例中的那樣。例如，如果ΧαΜΤ等于1001，則輸出晶體管T4和T1的負(fù)載電流為總DAC輸出電流作貢獻(xiàn)，從而DAC的輸出電流是9 · _。應(yīng)該注意的是，將DAC電流視為輸出電流(因?yàn)樗蒁AC所設(shè)置)，雖然該電流實(shí)際上由DAC排放。與圖3的示例相反，比較器K1比較負(fù)載晶體管IY和感測(cè)晶體管Ts的源極節(jié)點(diǎn)的電位(以查明電位是否匹配)，因?yàn)楦袦y(cè)晶體管的源極節(jié)點(diǎn)不能從智能開(kāi)關(guān)芯片封裝(智能開(kāi)關(guān)設(shè)備10)的外部接近。改為使用比較器K1比較電流鏡輸入晶體管Ttl的漏極電位和有效的(接通的)電流鏡輸出晶體管！\、T2...的漏極電位。依據(jù)該比較，寄存器值χ_τ被改變(例如，使用逐次逼近)，直到漏極電位匹配。當(dāng)電流鏡輸入晶體管Ttl的漏極電位處于其靜點(diǎn)(操作點(diǎn))時(shí)，有效電流鏡輸出晶體管的漏極電位(其是在DAC電流輸出節(jié)點(diǎn)處的電位)將僅取當(dāng)DAC被設(shè)置為“正確”輸出電流時(shí)的相同電位。即，僅當(dāng)由DAC排放的電流iM與感測(cè)電流在傳統(tǒng)感測(cè)FET應(yīng)用中執(zhí)行的通過(guò)電阻器被排放時(shí)的ー樣時(shí)，這些晶體管的靜點(diǎn)才將匹配。DAC輸出電路節(jié)點(diǎn)也是智能開(kāi)關(guān)10的感測(cè)輸出節(jié)點(diǎn)，被表示為電路節(jié)點(diǎn)IN。在電流鏡輸入晶體管Ttl的漏極處的參考電路節(jié)點(diǎn)被表示為電路節(jié)點(diǎn)IN’。使用比較器K1比較節(jié)點(diǎn)IN和IN’的電位，從而該比較器分別經(jīng)由圖4中所示的電容器Cwi和Cqip2被耦合至這些節(jié)點(diǎn)。假定已經(jīng)通過(guò)將開(kāi)關(guān)SWX、SWY和SWz閉合達(dá)預(yù)定義時(shí)間間隔，而把將節(jié)點(diǎn)IN和IN’與比較器K1的各個(gè)輸入耦合的電容器Ccmpi和Cw2初始化為定義狀態(tài)，則電容器Cqipi被充電至取決于節(jié)點(diǎn)IN’處的電位(S卩，電流鏡輸入晶體管Ttl的漏極電位)的參考電壓。當(dāng)閉合開(kāi)關(guān)SWa (其連接在電容器Cqip2和電路節(jié)點(diǎn)IN之間)吋，電容器Cqip2被充電至取決于節(jié)點(diǎn)IN的電位(即，有效的電流鏡輸出晶體管V T2, T3等的公共漏極電位)的電壓。結(jié)果，電容器Ccmpi和Ccmp2的電容器電壓分別表不電流鏡輸入晶體管Ttl和電流鏡輸出晶體管T1的漏極電壓。比較器K1被配置成比較電容器電壓(從而比較節(jié)點(diǎn)IN和IN’處的電位)，以檢查電壓是否相等。如果是，電路節(jié)點(diǎn)IN和IN’的電位是相等的，電流鏡正確地操作，并且測(cè)量電流iM與負(fù)載電流れ成比例。結(jié)果，數(shù)字字Χ_τ (其確定實(shí)際DAC輸出電流)也表示負(fù)載電流(大致成比例)，從而也被作為數(shù)字輸出值X■提供。如果電壓不相等(這一點(diǎn)由比較器輸出用信號(hào)通知給寄存器SAR)，則寄存器值ΧαΜΤ被改變，并且測(cè)量循環(huán)(始于電容器的初始化)重新開(kāi)始。這被重復(fù)，直到電容器的電壓匹配。如果無(wú)法實(shí)現(xiàn)匹配，則可以用信號(hào)通知錯(cuò)誤。為了提供上述功能，寄存器SAR可以是逐次逼近寄存器，其從比較器K1接收輸入信號(hào)，該輸入信號(hào)指示由比較器比較的電壓是否匹配，或者如果否，電容器Cqipi的電壓是高于還是低于另ー電壓。 連接至智能開(kāi)關(guān)10的圖4的電路能夠與數(shù)字信號(hào)處理器或微控制器一起集成在一個(gè)芯片中。這種信號(hào)處理器或微控制器芯片將僅需要ー個(gè)外部引腳，以被連接至包括智能開(kāi)關(guān)的芯片的感測(cè)電流輸出引腳，以便提供數(shù)字電流測(cè)量，而不需要外部分流電阻器等。一般而言，在指定的半導(dǎo)體芯片中，可以執(zhí)行在電流域中由感測(cè)晶體管提供的電流信號(hào)的評(píng)估。這種芯片被集成在第一芯片封裝中，并且包括至少ー個(gè)外部引腳以用于接收由感測(cè)晶體管提供的電流域中的電流測(cè)量信號(hào)。感測(cè)晶體管被耦合至對(duì)應(yīng)的負(fù)載晶體管，并且這兩個(gè)晶體管被集成在単獨(dú)的第二芯片封裝中，第二芯片封裝經(jīng)由第二芯片封裝的外部引腳提供電流域中的測(cè)量信號(hào)。半導(dǎo)體芯片包括被配置成接收電流測(cè)量信號(hào)并且提供其數(shù)字表示的電路。為了提供電流測(cè)量信號(hào)的數(shù)字表示，第二芯片封裝可以包括如在圖4的示例中所示的電路。然而，用于將電流域中的電流測(cè)量信號(hào)轉(zhuǎn)換成數(shù)字寄存器值的任何其他裝置可以是適用的。例如，測(cè)量電流可以經(jīng)由電阻器被排放，并且在電阻器兩端所得到的電壓降可以被數(shù)字化。然而，在電流域中在兩個(gè)芯片之間交換電流信息。雖然已經(jīng)公開(kāi)了本發(fā)明的各種示例性實(shí)施例，但對(duì)于本領(lǐng)域的技術(shù)人員將顯而易見(jiàn)的是，在不脫離本發(fā)明精神和范圍的條件下，可以做出各種變更和修改，其將實(shí)現(xiàn)本發(fā)明的某些優(yōu)勢(shì)。對(duì)于本領(lǐng)域的合理技術(shù)人員將顯而易見(jiàn)的是，執(zhí)行相同功能的其他組件可以被適當(dāng)?shù)靥鎿Q。應(yīng)提及的是，參考特定附圖解釋的特征可以與其他附圖的特征結(jié)合，即使在那些未明確提及的附圖中。而且，通過(guò)使用適當(dāng)處理器指令的所有軟件實(shí)施方式，或者通過(guò)使用硬件邏輯和軟件邏輯的組合以實(shí)現(xiàn)相同結(jié)果的混合實(shí)施方式，可以實(shí)現(xiàn)本發(fā)明的方法。對(duì)于發(fā)明概念的這些修改g在由隨附的權(quán)利要求涵蓋。
權(quán)利要求
1.一種模數(shù)轉(zhuǎn)換電路,包括 寄存器，用于存儲(chǔ)數(shù)字寄存器值； 數(shù)模轉(zhuǎn)換器，被配置成在第一電路節(jié)點(diǎn)處提供根據(jù)所述數(shù)字寄存器值設(shè)置的參考電流，輸入節(jié)點(diǎn)的電位響應(yīng)所設(shè)置的參考電流； 比較器電路，被配置成將所述第一電路節(jié)點(diǎn)的電位與至少一個(gè)閾值進(jìn)行比較，從而評(píng)估所述第一電路節(jié)點(diǎn)的電位是否至少近似為期望值；以及 控制電路，響應(yīng)所述比較器電路并且被配置成調(diào)整在所述寄存器中存儲(chǔ)的所述數(shù)字寄存器值，從而調(diào)整所述參考電流，直到所述比較器電路指示所述第一電路節(jié)點(diǎn)的電位不偏離所述期望值。
2.根據(jù)權(quán)利要求I所述的模數(shù)轉(zhuǎn)換電路，其中，所述比較器電路包括 比較器，具有比較器輸入和比較器輸出；以及 電容器，被耦合在所述輸入節(jié)點(diǎn)和所述比較器輸入之間。
3.根據(jù)權(quán)利要求I所述的模數(shù)轉(zhuǎn)換電路，進(jìn)一步包括共源共柵晶體管，具有將所述第一電路節(jié)點(diǎn)與所述數(shù)模轉(zhuǎn)換器的輸出耦合的負(fù)載路徑。
4.根據(jù)權(quán)利要求I所述的模數(shù)轉(zhuǎn)換電路，進(jìn)一步包括耦合至負(fù)載晶體管的感測(cè)晶體管，所述感測(cè)晶體管向所述第一電路節(jié)點(diǎn)提供測(cè)量電流，所述負(fù)載晶體管向第二電路節(jié)點(diǎn)提供負(fù)載電流。
5.根據(jù)權(quán)利要求4所述的模數(shù)轉(zhuǎn)換電路， 其中，所述期望值取決于所述第二電路節(jié)點(diǎn)的電位；以及 其中，所述控制電路被配置成調(diào)整在所述寄存器中存儲(chǔ)的所述數(shù)字寄存器值，從而調(diào)整所述參考電流，以使得所述第一電路節(jié)點(diǎn)的電位與所述第二電路節(jié)點(diǎn)的電位匹配。
6.根據(jù)權(quán)利要求4所述的模數(shù)轉(zhuǎn)換電路，其中，所述比較器電路包括 比較器，具有比較器輸入和比較器輸出；以及 電容器，被耦合在所述輸入節(jié)點(diǎn)和所述比較器輸入之間。
7.根據(jù)權(quán)利要求6所述的模數(shù)轉(zhuǎn)換電路，進(jìn)一步包括 第一開(kāi)關(guān)，將所述第二電路節(jié)點(diǎn)與所述電容器的第一端耦合；以及 第二開(kāi)關(guān)，將所述第一電路節(jié)點(diǎn)與所述電容器的第一端耦合； 其中，所述電容器的第二端與所述比較器輸入連接。
8.根據(jù)權(quán)利要求6所述的模數(shù)轉(zhuǎn)換電路，進(jìn)一步包括第三開(kāi)關(guān)，該開(kāi)關(guān)是可切換的以將在電容器中存儲(chǔ)的電荷初始化為取決于所述第二電路節(jié)點(diǎn)的電位的值。
9.一種電流測(cè)量電路,包括 具有感測(cè)晶體管和負(fù)載晶體管的感測(cè)晶體管裝置，所述感測(cè)晶體管向第一電路節(jié)點(diǎn)提供測(cè)量電流，所述負(fù)載晶體管向第二電路節(jié)點(diǎn)提供負(fù)載電流； 寄存器，用于存儲(chǔ)數(shù)字寄存器值； 數(shù)模轉(zhuǎn)換器，被配置成根據(jù)所述數(shù)字寄存器值將所述第一電路節(jié)點(diǎn)處的電流設(shè)置為參考電流，并且輸入節(jié)點(diǎn)的電位響應(yīng)所設(shè)置的參考電流； 比較器電路，被配置成將所述第一電路節(jié)點(diǎn)的電位與至少一個(gè)閾值進(jìn)行比較，從而評(píng)估所述第一電路節(jié)點(diǎn)的電位是否至少近似等于由所述第二電路節(jié)點(diǎn)的電位給出的期望值；以及控制電路，響應(yīng)所述比較器電路并且被配置成調(diào)整在所述寄存器中存儲(chǔ)的所述數(shù)字寄存器值，從而調(diào)整所述參考電流，直到所述比較器電路指示所述第一電路節(jié)點(diǎn)的電位不偏離所述期望值。
10.根據(jù)權(quán)利要求9所述的電流測(cè)量電路，進(jìn)一步包括 共源共柵晶體管，具有將所述第一電路節(jié)點(diǎn)與所述數(shù)模轉(zhuǎn)換器的輸出耦合的負(fù)載路徑。
11.根據(jù)權(quán)利要求9所述的電流測(cè)量電路，其中，所述比較器電路進(jìn)一步包括 比較器，具有比較器輸入和比較器輸出，以及 電容器，被耦合在所述輸入節(jié)點(diǎn)和所述比較器輸入之間。
12.根據(jù)權(quán)利要求9所述的電流測(cè)量電路，其中， 所述數(shù)模轉(zhuǎn)換器包括多個(gè)電流鏡輸出晶體管，所述多個(gè)電流鏡輸出晶體管被耦合以使得所述晶體管的各個(gè)輸出電流在所述第一電路節(jié)點(diǎn)處重疊；以及 所述閾值由電流鏡輸入晶體管的漏極或源極電壓表示，所述電流鏡輸入晶體管接收預(yù)定義固定參考電流，所述預(yù)定義固定參考電流確定所述電流鏡輸出晶體管的輸出電流。
13.根據(jù)權(quán)利要求12所述的電流測(cè)量電路，其中，每個(gè)電流鏡輸出晶體管的輸出電流能根據(jù)所述數(shù)字寄存器值而接通或斷開(kāi)。
14.一種半導(dǎo)體芯片，被集成在第一芯片封裝中并且包括至少一個(gè)外部引腳以用于接收由感測(cè)晶體管提供的電流域中的電流測(cè)量信號(hào)，其中，所述感測(cè)晶體管被耦合至對(duì)應(yīng)的負(fù)載晶體管，兩個(gè)晶體管被集成在單獨(dú)的第二芯片封裝中，所述第二芯片封裝經(jīng)由所述第二芯片封裝的外部引腳提供所述電流域中的所述電流測(cè)量信號(hào)， 其中，所述半導(dǎo)體芯片包括被配置成接收所述電流測(cè)量信號(hào)并且提供其數(shù)字表示的電路。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體芯片，其中，所述電路包括提供所述電流測(cè)量信號(hào)的數(shù)字表示的模數(shù)轉(zhuǎn)換器。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體芯片，其中，所述電路包括將電壓提供至所述模數(shù)轉(zhuǎn)換器的電流電壓轉(zhuǎn)換器，所述電壓表示所述電流域中的所述電流測(cè)量信號(hào)。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體芯片，其中，所述電流電壓轉(zhuǎn)換器是電阻器。
18.根據(jù)權(quán)利要求15所述的半導(dǎo)體芯片，其中，所述模數(shù)轉(zhuǎn)換器包括電流輸出數(shù)模轉(zhuǎn)換器，其被配置成在其輸出處排放所述電流測(cè)量信號(hào)。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體芯片，其中，所述電流輸出數(shù)模轉(zhuǎn)換器接收數(shù)字輸入值，其中根據(jù)所述數(shù)字輸入值來(lái)設(shè)置所述電流測(cè)量信號(hào)。
全文摘要
本發(fā)明涉及模數(shù)轉(zhuǎn)換器。公開(kāi)了一種電流輸入模數(shù)轉(zhuǎn)換器和對(duì)應(yīng)的電流測(cè)量電路。根據(jù)本發(fā)明的一個(gè)示例，模數(shù)轉(zhuǎn)換電路包括用于存儲(chǔ)數(shù)字寄存器值的寄存器以及被配置成在電路節(jié)點(diǎn)處提供根據(jù)數(shù)字寄存器值設(shè)置的參考電流的數(shù)模轉(zhuǎn)換器。輸入節(jié)點(diǎn)的電位響應(yīng)所設(shè)置的參考電流。比較器電路被配置成將電路節(jié)點(diǎn)的電位與至少一個(gè)閾值進(jìn)行比較，從而評(píng)估該電路節(jié)點(diǎn)的電位是否至少近似為期望值?？刂齐娐讽憫?yīng)比較器電路，并且被配置成調(diào)整在寄存器中存儲(chǔ)的數(shù)字寄存器值并且調(diào)整參考電流，直到比較器指示電路節(jié)點(diǎn)的電位不偏離期望值。
文檔編號(hào)H03M1/12GK102832937SQ20121019597
公開(kāi)日2012年12月19日 申請(qǐng)日期2012年6月14日 優(yōu)先權(quán)日2011年6月14日
發(fā)明者P.博格納, F.庫(kù)特納 申請(qǐng)人:英飛凌科技股份有限公司