專利名稱：一種帶有頻率自掃描功能的鎖相環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微動(dòng)傳感器領(lǐng)域，具體指涉及一種應(yīng)用在傳感器接口電路領(lǐng)域的鎖相環(huán)，特別是涉及一種帶有頻率自掃描功能的鎖相環(huán)。
背景技術(shù)：
基于MEMS工藝的微懸臂梁傳感器在生化檢測(cè)領(lǐng)域的應(yīng)用逐漸成為研究熱點(diǎn)，相比于其他類型傳感器，微懸臂梁傳感器具有靈敏度高、體積小、敏感響應(yīng)快、易于實(shí)現(xiàn)陣列式集成等優(yōu)點(diǎn)，因而具有廣闊的發(fā)展前景。諧振式微懸臂梁通過特異性反應(yīng)吸附待測(cè)生化物質(zhì)，其等效質(zhì)量增加、諧振頻率降低，通過檢測(cè)懸臂梁諧振頻率的變化，可以實(shí)現(xiàn)可靠的痕量分析。一方面，由于被測(cè)物質(zhì)濃度極低，使懸臂梁等效質(zhì)量增加很小，引起的諧振頻率的變化通常只有幾赫茲。為了保證頻率變化信號(hào)能從噪聲中提取出來，系統(tǒng)的頻率穩(wěn)定性要求很高，必須設(shè)計(jì)高精度、低噪聲的接口電路。另一方面，針對(duì)不同的生化物質(zhì)檢測(cè)，需要設(shè)計(jì)不同的傳感器，各傳感器之間的諧振頻率等參數(shù)可能會(huì)差距很大，因而，迫切需要一種智能化的接口電路，其對(duì)于參數(shù)不同的傳感器均能處于良好的工作狀態(tài)，從而避免更換傳感器時(shí)重新設(shè)計(jì)接口電路的繁瑣， 其中，所述接口電路中鎖相環(huán)的設(shè)計(jì)又尤為重要。鎖相環(huán)是一個(gè)使輸出信號(hào)與輸入信號(hào)在頻率和相位上同步的電路。在同步(通常稱為鎖定)狀態(tài)，輸出信號(hào)和輸入信號(hào)之間的相位差為零，或者保持常數(shù)。早在1932 年,法國(guó)工程師de Bellescize就實(shí)現(xiàn)了第一個(gè)鎖相環(huán),將其稱為“相關(guān)通信”(coherent communication)。直到實(shí)現(xiàn)可應(yīng)用的鎖相環(huán)集成電路,鎖相環(huán)才廣泛應(yīng)用到工業(yè)界。第一個(gè)鎖相環(huán)集成芯片大約出現(xiàn)在1965年，是一個(gè)純粹的模擬器件。在接下來的幾年里，鎖相環(huán)逐漸轉(zhuǎn)移數(shù)字領(lǐng)域。大約在1970年，出現(xiàn)了第一個(gè)數(shù)字鎖相環(huán)，實(shí)際上，它是一個(gè)混合器件，僅僅鑒相器采用數(shù)字電路實(shí)現(xiàn)，剩下的模塊仍然是模擬電路。又過了幾年之后，發(fā)明了全數(shù)字鎖相環(huán)。全數(shù)字鎖相環(huán)毫無意外的全部由數(shù)字功能模塊組成，因此不包含任何無源器件，如電阻、電容等。類似濾波器，鎖相環(huán)也可以用軟件實(shí)現(xiàn)，其功能由計(jì)算機(jī)程序完成， 稱之為軟件鎖相環(huán)。在傳感器接口電路領(lǐng)域，要實(shí)現(xiàn)傳感器諧振頻率的實(shí)時(shí)檢測(cè)和跟蹤，簡(jiǎn)化測(cè)量操作，提高測(cè)量精度，必須采用閉環(huán)工作，將傳感器和接口電路組成一個(gè)閉環(huán)振蕩系統(tǒng)。其中接口電路的核心部分即為鎖相環(huán)。對(duì)于模擬鎖相環(huán)或混合鎖相環(huán)，其鎖定范圍受限，一般會(huì)比較小。而且關(guān)鍵參數(shù)會(huì)因?yàn)樵碾x散而改變，易受溫漂和器件老化的影響。全數(shù)字鎖相環(huán)可以解決模擬電路的缺點(diǎn)，它 是完全的數(shù)字系統(tǒng)，具有精度高且不受溫度和電壓影響， 環(huán)路帶寬和中心頻率編程可調(diào)，易于構(gòu)建高階鎖相環(huán)等優(yōu)點(diǎn)。然而，所述的全數(shù)字鎖相環(huán)一般應(yīng)用于純數(shù)字領(lǐng)域，不太適合應(yīng)用于傳感器接口電路領(lǐng)域，因?yàn)樗敵龅氖欠讲ㄐ盘?hào)。如果要去驅(qū)動(dòng)傳感器，還需要將方波轉(zhuǎn)換為正弦波， 這之間的轉(zhuǎn)換電路會(huì)比較麻煩，且效果不會(huì)很好。按照以往的方式，在傳感器接口電路中的鎖相環(huán)一般采用單片IC的方式實(shí)現(xiàn)，比如MAX038。此鎖相環(huán)為混合鎖相環(huán)，因而它不可避免的會(huì)有如前所述混合鎖相環(huán)的各種缺點(diǎn)，而且采用單片IC的方式實(shí)現(xiàn)鎖相環(huán)，會(huì)對(duì)后續(xù)接口電路功能的改進(jìn)與提高造成諸多不便，不利于整個(gè)接口電路智能化的發(fā)展
發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種帶有頻率自掃描功能的鎖相環(huán)，用于解決現(xiàn)有技術(shù)中應(yīng)用在傳感器接口電路領(lǐng)域的混合鎖相環(huán)，其鎖定范圍比較受限，關(guān)鍵參數(shù)會(huì)因元件的離散而改變，易受溫度漂移和器件老化的影響，且不利于接口電路系統(tǒng)各功能的集成的問題。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種帶有頻率自掃描功能的鎖相環(huán)，應(yīng)用在傳感器及其接口電路中，所述鎖相環(huán)至少包括鑒相器，連接所述傳感器接口電路，用以接收到一參考信號(hào)以及來自所述傳感器接口電路的輸入信號(hào)時(shí)進(jìn)行鑒相，并輸出一頻率兩倍于該輸入信號(hào)或參考信號(hào)且占空比為50%的方波信號(hào)；超前滯后計(jì)數(shù)器，連接所述鑒相器，用以對(duì)所述鑒相器輸出的方波信號(hào)的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間進(jìn)行計(jì)數(shù)，并將得到的高電平計(jì)數(shù)值及低電平計(jì)數(shù)值予以輸出；中央處理器，連接所述超前滯后計(jì)數(shù)器，預(yù)設(shè)有相位鎖定模式及頻率自掃描模式，用以在相位鎖定模式下，比較接收到的高電平計(jì)數(shù)值及低電平計(jì)數(shù)值，并依據(jù)比較結(jié)果進(jìn)行相位調(diào)節(jié)并輸出頻率控制字；以及用以在頻率自掃描模式下，依據(jù)預(yù)設(shè)的頻率控制字的初始值及終止值進(jìn)行頻率自掃描作業(yè)；數(shù)字頻率合成器，連接所述中央處理器，用以接收到所述頻率控制字后進(jìn)行相位累加，并依據(jù)預(yù)設(shè)的正弦函數(shù)表進(jìn)行數(shù)模轉(zhuǎn)換后輸出正弦波信號(hào)，再經(jīng)濾波處理后給所述傳感器；以及整形器，連接所述數(shù)字頻率合成器及所述鑒相器，用以將所述數(shù)字頻率合成器輸出的正弦波信號(hào)轉(zhuǎn)換為方波信號(hào)以作為所述參考信號(hào)輸出至所述鑒相器進(jìn)行鑒相。在本發(fā)明的鎖相環(huán)中，所述鑒相器接收的參考信號(hào)及輸入信號(hào)為同頻率且相位差為n/2的信號(hào)。具體地，所述鑒相器為異或門鑒相器。在本發(fā)明的鎖相環(huán)中，所述超前滯后計(jì)數(shù)器包括一計(jì)數(shù)器及兩個(gè)寄存器，其中，所述計(jì)數(shù)器用以對(duì)所述鑒相器輸出的方波信號(hào)的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間進(jìn)行計(jì)數(shù)；兩個(gè)所述寄存器用以分別寄存所述高電平計(jì)數(shù)值及低電平計(jì)數(shù)值。具體地，所述計(jì)數(shù)器為50MHz的高頻時(shí)鐘計(jì)數(shù)器。在本發(fā)明的鎖相環(huán)中，所述中央處理器還連接第一選通開關(guān)及第二選通開關(guān)，所述第一選通開關(guān)輸入高電平時(shí)，該中央處理器進(jìn)入相位鎖定模式；所述第一選通開關(guān)輸入低電平時(shí)，該中央處理器進(jìn)入頻率自掃描模式。所述中央處理器在相位鎖定模式下，當(dāng)高電平計(jì)數(shù)值等于低電平計(jì)數(shù)值時(shí)，輸出保持頻率不變的頻率控制字；當(dāng)高電平計(jì)數(shù)值大于低電平計(jì)數(shù)值時(shí)，輸出減小頻率的頻率控制字；當(dāng)高電平計(jì)數(shù)值小于低電平計(jì)數(shù)值時(shí)，輸出加大頻率的頻率控制字。所述中央處理器中預(yù)存有一與所述第二選通開關(guān)輸入值相關(guān)聯(lián)的真值表，并依據(jù)該真值表預(yù)設(shè)有四種掃頻模式，即全速掃頻模式、慢速掃頻模式、小范圍掃頻模式、以及鎖定頻率模式，所述中央處理器依據(jù)偵測(cè)的所述第二選通開關(guān)的輸入值以及真值表進(jìn)行掃頻模式的切換。在本發(fā)明的鎖相環(huán)中，所述數(shù)字頻率合成器包括相位累加器，連接所述中央處理器，用以接收到所述頻率控制字后對(duì)相位增量進(jìn)行累加，并將產(chǎn)生的累加值輸出；正弦函數(shù)表存儲(chǔ)器，連接所述相位累加器，預(yù)置有依據(jù)正弦波中各取樣點(diǎn)的取樣值構(gòu)建的正弦函數(shù)表，接收到所述累加值后作為地址碼存入到該正弦波函數(shù)表中以作為正弦波數(shù)據(jù)；數(shù)模轉(zhuǎn)換器，連接所述正弦函數(shù)表存儲(chǔ)器，讀取所述正弦波函數(shù)表中的正弦波數(shù)據(jù)并進(jìn)行數(shù)模轉(zhuǎn)換后輸出正弦波信號(hào)；以及濾波器，連接所述數(shù)模轉(zhuǎn)換器，用以將所述正弦波信號(hào)經(jīng)濾波處理后給所述傳感器。在本發(fā)明的鎖相環(huán)中，所述整形器采用過零比較的方式將正弦波信號(hào)轉(zhuǎn)換為方波信號(hào)以作為所述參考信號(hào)輸出至所述鑒相器進(jìn)行鑒相。如上所述，本發(fā)明帶有頻率自掃描功能的鎖相環(huán)，具有以下有益效果以往在傳感器接口電路領(lǐng)域應(yīng)用的鎖相環(huán)，一般采用單片IC方式實(shí)現(xiàn)，譬如 MAX038。該種鎖相環(huán)為混合鎖相環(huán)，其鎖定范圍比較受限，關(guān)鍵參數(shù)會(huì)因元件的 離散而改變，易受溫漂和器件老化的影響，且不利于接口電路系統(tǒng)各功能的集成。本發(fā)明所實(shí)現(xiàn)的鎖相環(huán)能夠克服這些缺點(diǎn)。因?yàn)樗乃嘘P(guān)鍵器件，包括鑒相器、超前滯后計(jì)數(shù)器、CPU、直接數(shù)字頻率合成器除去數(shù)模轉(zhuǎn)換與濾波部分，均在FPGA內(nèi)部實(shí)現(xiàn)，很好的利用了數(shù)字電路對(duì)外界環(huán)境不敏感的優(yōu)勢(shì)。而且直接數(shù)字頻率合成器可以直接輸出正弦波信號(hào)驅(qū)動(dòng)傳感器， 不需要額外的波形轉(zhuǎn)換電路。FPGA為現(xiàn)場(chǎng)可編輯邏輯門陣列，在其內(nèi)部實(shí)現(xiàn)的電路都是可編程的，因而鎖相環(huán)的精度等參數(shù)都可以通過編程調(diào)節(jié)，不需要重新更改外部硬件電路設(shè)計(jì)。如果接口電路還需要后續(xù)功能的改進(jìn)的話，只需要相應(yīng)的修改程序就可以了，為接口電路的智能化發(fā)展提供了保證。此外，本發(fā)明還帶有頻率自掃描功能，可以完成傳感器接口電路的開環(huán)測(cè)試。在接口電路鎖相之前，先進(jìn)行開環(huán)測(cè)試，可以預(yù)先了解傳感器的諧振點(diǎn)信息，且其掃頻精度、掃頻速率、掃頻范圍都是可調(diào)節(jié)的。


圖I顯示為本發(fā)明帶有頻率自掃描功能的鎖相環(huán)的應(yīng)用框圖。圖2顯示為本發(fā)明帶有頻率自掃描功能的鎖相環(huán)的原理框圖。圖3顯示為本發(fā)明鎖相環(huán)中鑒相器的輸入輸出波形示意圖。圖4顯示為本發(fā)明鎖相環(huán)中超前滯后計(jì)數(shù)器的原理框圖。圖5顯示為本發(fā)明鎖相環(huán)中中央處理器的作業(yè)流程圖。圖6顯示為本發(fā)明鎖相環(huán)中數(shù)字頻率合成器的原理框圖。元件符號(hào)說明I鎖相環(huán)11鑒相器12超前滯后計(jì)數(shù)器121計(jì)數(shù)器122、123寄存器13中央處理器14數(shù)字頻率合成器141相位累加器142正弦函數(shù)表存儲(chǔ)器143數(shù)模轉(zhuǎn)換器144濾波器
15整形器2傳感器3差分放大器4 帶增益的濾波器5移相器6波形整形器7頻率讀出電路
具體實(shí)施例方式以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式
加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。請(qǐng)參閱圖I至圖6。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。本發(fā)明提供一種帶有頻率自掃描功能的鎖相環(huán)，應(yīng)用在傳感器及其接口電路中， 請(qǐng)參閱圖1，顯示為本發(fā)明鎖相環(huán)的應(yīng)用框圖，如圖所示，本發(fā)明的鎖相環(huán)I應(yīng)用在傳感器 2及其接口電路中，接口電路通過對(duì)傳感器2輸出信號(hào)放大濾波，并產(chǎn)生一定的延遲以滿足閉環(huán)自激的幅度和相位條件，保證閉環(huán)振蕩系統(tǒng)上電后能自激工作。具體地，所述接口電路分為前級(jí)處理電路和鎖相環(huán)控制電路。該前級(jí)處理電路主要由差分放大器3、帶增益的濾波器4、移相器5、波形整形器6 和頻率讀出電路7組成。所述差分放大器3提取傳感器2輸出的有用信號(hào)(差分信號(hào))并加以放大，濾除系統(tǒng)噪聲。帶增益的濾波器4 一方面濾除直流和高頻噪聲，另一方面可調(diào)整幅值使系統(tǒng)滿足閉環(huán)自激所需的幅值條件，所述移相器5用來調(diào)節(jié)相位以滿足閉環(huán)自激所需的相位條件，所述波形整形器6將所述移相器5輸出的正弦波信號(hào)整形為數(shù)字電路(FPGA) 輸入端所需的方波信號(hào)。頻率讀出電路7采用等精度頻率計(jì)與LCD結(jié)合的方式，在此不做贅述。在本發(fā)明中，等精度頻率計(jì)與鎖相環(huán)的核心部分均在FPGA內(nèi)部完成，不需要額外的電路，同時(shí)結(jié)合FPGA強(qiáng)大的在線可編程的優(yōu)勢(shì)，很好的保證了接口電路向集成化和智能化方向的發(fā)展，于本實(shí)施例中，將以本發(fā)明的鎖相環(huán)7的實(shí)現(xiàn)方法將在下面做詳細(xì)論述。請(qǐng)參閱圖2，顯示為本發(fā)明鎖相環(huán)的原理框圖，如圖所示，所述帶有頻率自掃描功能的鎖相環(huán)至少包括鑒相器11，超前滯后計(jì)數(shù)器12，中央處理器13 (CPU)，數(shù)字頻率合成器14(DDS)， 以及整形器15。所述鑒相器11連接所述傳感器接口電路，用以接收到一參考信號(hào)以及來自所述傳感器接口電路的輸入信號(hào)時(shí)進(jìn)行鑒相，并輸出一頻率兩倍于該輸入信號(hào)或參考信號(hào)且占空比為50%的方波信號(hào)。請(qǐng)參閱3，顯示為鑒相器11的輸入輸出波形示意圖，如圖所示，于本實(shí)施例中，所述鑒相器11為異或門鑒相器，所述異或門鑒相器接收的參考信號(hào)f2及輸入信號(hào)fl為同頻率且相位差為n /2的信號(hào)。所述異或門鑒相器對(duì)輸入信號(hào)fl與參考信號(hào) f2,由異或門的輸入輸出關(guān)系可知，鑒相器11輸出一頻率兩倍于輸入信號(hào)f I與參考信號(hào)f2 的信號(hào)。當(dāng)處于鎖定狀態(tài)時(shí)，輸入信號(hào)fl與輸出信號(hào)f2相位差為n/2，所述鑒相器11輸出占空比為50%的方波信號(hào)。所述超前滯后計(jì)數(shù)器12連接所述鑒相器11，用以對(duì)所述鑒相器11輸出的方波信號(hào)的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間進(jìn)行計(jì)數(shù)，并將得到的高電平計(jì)數(shù)值及低電平計(jì)數(shù)值予以輸出；于本實(shí)施例中，請(qǐng)參閱4，顯示為超前滯后計(jì)數(shù)器的原理框圖，如圖所示，于本實(shí)施例中，所述超前滯后計(jì)數(shù)器12包括一計(jì)數(shù)器121及兩個(gè)寄存器122及123，其中，所述計(jì)數(shù)器121用以對(duì)所述鑒相器11輸出的方波信號(hào)的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間進(jìn)行計(jì)數(shù)；兩個(gè)所述寄存器122及123用以分別寄存所述高電平計(jì)數(shù)值及低電平計(jì)數(shù)值。具體地，所述計(jì)數(shù)器為50MHz的高頻時(shí)鐘計(jì)數(shù)器，其分別在所述鑒相器11輸出信號(hào)的高電平和低電平期間進(jìn)行計(jì)數(shù)，然后將計(jì)數(shù)值doutl與dout2送入兩個(gè)寄存器，所述寄存器122及 123的目的是為了保證送入CPU的數(shù)據(jù)同步。如表I所示，表明了計(jì)數(shù)器的實(shí)現(xiàn)方法，其中，elk為高頻時(shí)鐘(50MHz)，也即全局時(shí)鐘，xor_out為鑒相器11的輸出信號(hào)，cntl為xor_out高電平期間的計(jì)數(shù)，cnt2為xor_ out低電平期間的計(jì)數(shù)，doutl與dout2分別為與其對(duì)應(yīng)的計(jì)數(shù)器的兩路輸出。表I
權(quán)利要求
1.一種帶有頻率自掃描功能的鎖相環(huán)，應(yīng)用在傳感器及其接口電路中，其特征在于，所述鎖相環(huán)至少包括鑒相器，連接所述傳感器接口電路，用以接收到一參考信號(hào)以及來自所述傳感器接口電路的輸入信號(hào)時(shí)進(jìn)行鑒相，并輸出一頻率兩倍于該輸入信號(hào)或參考信號(hào)且占空比為50% 的方波信號(hào)；超前滯后計(jì)數(shù)器，連接所述鑒相器，用以對(duì)所述鑒相器輸出的方波信號(hào)的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間進(jìn)行計(jì)數(shù)，并將得到的高電平計(jì)數(shù)值及低電平計(jì)數(shù)值予以輸出；中央處理器，連接所述超前滯后計(jì)數(shù)器，預(yù)設(shè)有相位鎖定模式及頻率自掃描模式，用以在相位鎖定模式下，比較接收到的高電平計(jì)數(shù)值及低電平計(jì)數(shù)值，并依據(jù)比較結(jié)果進(jìn)行相位調(diào)節(jié)并輸出頻率控制字；以及用以在頻率自掃描模式下，依據(jù)預(yù)設(shè)的頻率控制字的初始值及終止值進(jìn)行頻率自掃描作業(yè)；數(shù)字頻率合成器，連接所述中央處理器，用以接收到所述頻率控制字后進(jìn)行相位累加， 并依據(jù)預(yù)設(shè)的正弦函數(shù)表進(jìn)行數(shù)模轉(zhuǎn)換后輸出正弦波信號(hào)，再經(jīng)濾波處理后給所述傳感器；整形器，連接所述數(shù)字頻率合成器及所述鑒相器，用以將所述數(shù)字頻率合成器輸出的正弦波信號(hào)轉(zhuǎn)換為方波信號(hào)以作為所述參考信號(hào)輸出至所述鑒相器進(jìn)行鑒相。
2.根據(jù)權(quán)利要求I所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述鑒相器接收的參考信號(hào)及輸入信號(hào)為同頻率且相位差為n/2的信號(hào)。
3.根據(jù)權(quán)利要求2所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述鑒相器為異或門鑒相器。
4.根據(jù)權(quán)利要求I所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述超前滯后計(jì)數(shù)器包括一計(jì)數(shù)器及兩個(gè)寄存器，其中，所述計(jì)數(shù)器用以對(duì)所述鑒相器輸出的方波信號(hào)的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間進(jìn)行計(jì)數(shù)；兩個(gè)所述寄存器用以分別寄存所述高電平計(jì)數(shù)值及低電平計(jì)數(shù)值。
5.根據(jù)權(quán)利要求4所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述計(jì)數(shù)器為 50MHz的高頻時(shí)鐘計(jì)數(shù)器。
6.根據(jù)權(quán)利要求I所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述中央處理器還連接第一選通開關(guān)及第二選通開關(guān)，所述第一選通開關(guān)輸入高電平時(shí)，該中央處理器進(jìn)入相位鎖定模式；所述第一選通開關(guān)輸入低電平時(shí)，該中央處理器進(jìn)入頻率自掃描模式。
7.根據(jù)權(quán)利要求6所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述中央處理器在相位鎖定模式下，當(dāng)高電平計(jì)數(shù)值等于低電平計(jì)數(shù)值時(shí)，輸出保持頻率不變的頻率控制字；當(dāng)高電平計(jì)數(shù)值大于低電平計(jì)數(shù)值時(shí)，輸出減小頻率的頻率控制字；當(dāng)高電平計(jì)數(shù)值小于低電平計(jì)數(shù)值時(shí)，輸出加大頻率的頻率控制字。
8.根據(jù)權(quán)利要求6所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述中央處理器中預(yù)存有一與所述第二選通開關(guān)輸入值相關(guān)聯(lián)的真值表，并依據(jù)該真值表預(yù)設(shè)有四種掃頻模式，即全速掃頻模式、慢速掃頻模式、小范圍掃頻模式、以及鎖定頻率模式，所述中央處理器依據(jù)偵測(cè)的所述第二選通開關(guān)的輸入值以及真值表進(jìn)行掃頻模式的切換。
9.根據(jù)權(quán)利要求I所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述數(shù)字頻率合成器包括相位累加器，連接所述中央處理器，用以接收到所述頻率控制字后對(duì)相位增量進(jìn)行累力口，并將產(chǎn)生的累加值輸出；正弦函數(shù)表存儲(chǔ)器，連接所述相位累加器，預(yù)置有依據(jù)正弦波中各取樣點(diǎn)的取樣值構(gòu)建的正弦函數(shù)表，接收到所述累加值后作為地址碼存入到該正弦波函數(shù)表中以作為正弦波數(shù)據(jù)；數(shù)模轉(zhuǎn)換器，連接所述正弦函數(shù)表存儲(chǔ)器，讀取所述正弦波函數(shù)表中的正弦波數(shù)據(jù)并進(jìn)行數(shù)模轉(zhuǎn)換后輸出正弦波信號(hào)；濾波器，連接所述數(shù)模轉(zhuǎn)換器，用以將所述正弦波信號(hào)經(jīng)濾波處理后給所述傳感器。
10.根據(jù)權(quán)利要求I所述的帶有頻率自掃描功能的鎖相環(huán)，其特征在于所述整形器采用過零比較的方式將正弦波信號(hào)轉(zhuǎn)換為方波信號(hào)以作為所述參考信號(hào)輸出至所述鑒相器進(jìn)行鑒相。
全文摘要
本發(fā)明提供一種帶有頻率自掃描功能的鎖相環(huán)，應(yīng)用在傳感器及其接口電路中，包括用以輸出一頻率兩倍于輸入信號(hào)或參考信號(hào)且占空比為50%的方波信號(hào)的鑒相器，對(duì)方波信號(hào)的高、低電平持續(xù)時(shí)間進(jìn)行計(jì)數(shù)的超前滯后計(jì)數(shù)器，預(yù)設(shè)有相位鎖定模式及頻率自掃描模式的中央處理器，用以接收到頻率控制字后進(jìn)行相位累加并依據(jù)預(yù)設(shè)的正弦函數(shù)表進(jìn)行數(shù)模轉(zhuǎn)換后輸出正弦波信號(hào)的數(shù)字頻率合成器，及將正弦波信號(hào)轉(zhuǎn)換為方波信號(hào)以作為參考信號(hào)輸出至鑒相器的整形器，本發(fā)明的鎖相環(huán)用于解決現(xiàn)有傳感器接口電路領(lǐng)域的混合鎖相環(huán)，其鎖定范圍比較受限，關(guān)鍵參數(shù)會(huì)因元件的離散而改變，易受溫度漂移和器件老化的影響，且不利于接口電路系統(tǒng)各功能的集成的問題。
文檔編號(hào)H03L7/08GK102624384SQ201210134270
公開日2012年8月1日 申請(qǐng)日期2012年4月28日 優(yōu)先權(quán)日2012年4月28日
發(fā)明者于海濤, 劉民, 李昕欣, 柴光飛 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所