一種dds上變頻后驅(qū)動鎖相環(huán)的頻率綜合器的制造方法
【專利摘要】本實(shí)用新型公開了一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，它包括DDS電路（5）和鎖相環(huán)電路（7），高穩(wěn)晶振（1）輸出端與第一3dB功分器（2）輸入端連接，第一3dB功分器（2）輸出端分別與第一直接倍頻電路（3）和第二直接倍頻電路（4）的輸入端連接，第一直接倍頻電路（3）和FPGA控制電路（8）的輸出端分別與DDS電路（5）輸入端連接，第二直接倍頻電路（4）和DDS電路（5）輸出端分別與混頻濾波電路（6）輸入端連接，混頻濾波電路（6）輸出端與鎖相環(huán)電路（7）輸入端連接；解決了現(xiàn)有技術(shù)采用DDS直接驅(qū)動鎖相環(huán)或?qū)DS上變頻再分頻后驅(qū)動鎖相環(huán)存在的高雜散、高相位噪聲、結(jié)構(gòu)尺寸和功耗高超標(biāo)等問題。
【專利說明】一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于頻率綜合器技術(shù)，尤其涉及一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器。

【背景技術(shù)】
[0002]DDS驅(qū)動鎖相環(huán)技術(shù)是實(shí)現(xiàn)小步進(jìn)頻率源的一種有效方式。然而由于DDS相位截?cái)嗾`差存在的固有雜散，該雜散在經(jīng)過鎖相環(huán)倍頻后會惡化，另外DDS輸出信號的相位噪聲一般比低相噪晶振的差。受到以上兩種因素的限制，直接將DDS驅(qū)動鎖相環(huán)或者將DDS上變頻再分頻后驅(qū)動鎖相環(huán)的方法一般難以同時(shí)獲得較高相位噪聲和良好的雜散抑制。要同時(shí)實(shí)現(xiàn)小步進(jìn)、低雜散、低相噪的水平，現(xiàn)有頻率綜合器的設(shè)計(jì)方法一般較為復(fù)雜，存在結(jié)構(gòu)尺寸大，功耗高等問題。


【發(fā)明內(nèi)容】

[0003]本實(shí)用新型要解決的技術(shù)問題:提供一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，以解決現(xiàn)有技術(shù)采用DDS直接驅(qū)動鎖相環(huán)或?qū)DS上變頻再分頻后驅(qū)動鎖相環(huán)存在的尚雜散、尚相位噪聲、結(jié)構(gòu)尺寸和功耗尚超標(biāo)等冋題。
[0004]本實(shí)用新型技術(shù)方案:
[0005]一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，它包括高穩(wěn)晶振、DDS電路和鎖相環(huán)電路，高穩(wěn)晶振輸出端與第一 3dB功分器輸入端連接，第一 3dB功分器輸出端分別與第一直接倍頻電路和第二直接倍頻電路的輸入端連接，第一直接倍頻電路和FPGA控制電路的輸出端分別與DDS電路輸入端連接，第二直接倍頻電路和DDS電路輸出端分別與混頻濾波電路輸入端連接，混頻濾波電路輸出端與鎖相環(huán)電路輸入端連接。
[0006]混頻濾波電路包括混頻器和濾波器，混頻器與濾波器導(dǎo)線連接。
[0007]鎖相環(huán)電路包括鑒相器，鑒相器輸出端與環(huán)路濾波器輸入端導(dǎo)線連接，環(huán)路濾波器輸出端與VCO輸入端導(dǎo)線連接，VCO輸出端與第二 3dB功分器輸入端導(dǎo)線連接，第二 3dB功分器的一個輸出端與分頻器輸入端導(dǎo)線連接，分頻器輸出端與鑒相器輸入端導(dǎo)線連接。
[0008]分頻器為8分頻。
[0009]高穩(wěn)晶振(1)為100MHz。
[0010]本實(shí)用新型的有益效果:
[0011]本實(shí)用新型改變以往將DDS直接驅(qū)動鎖相環(huán)電路的方案，而是將DDS上變頻到L波段后驅(qū)動鎖相環(huán)電路；由于DDS上變頻到L波段后，鑒相頻率變得較高，在充分利用高鑒相頻率帶來的低底噪的同時(shí)，大大降低了鎖相環(huán)的倍頻次數(shù)；使得輸出的信號相位噪聲極低，雜散指標(biāo)得到很大的改善；本實(shí)用新型相對現(xiàn)有技術(shù)，結(jié)構(gòu)更為簡潔；在結(jié)構(gòu)尺寸和功耗方面有著突出的優(yōu)勢；本實(shí)用新型將DDS上變頻后驅(qū)動鎖相環(huán)電路的方式來實(shí)現(xiàn)X波段頻率綜合器，其中DDS參考時(shí)鐘以及將DDS上變頻的本振信號均由直接倍頻電路產(chǎn)生，具有優(yōu)良的相位噪聲特性，將DDS上變頻到高頻鑒相時(shí)，不僅鑒相器底噪很低，而且大大降低了輸出X波段微波信號所需的倍頻次數(shù)，一方面可以改善頻率綜合器的相位噪聲，另一方面可以降低DDS近端雜散因倍頻引起的惡化，從而實(shí)現(xiàn)低相噪和低雜散的指標(biāo)；該頻率綜合器的頻率分辨率為DDS分辨率的8倍，由于DDS的頻率分辨率為0.23Hz，因此該頻率綜合器的分頻率高達(dá)1.84Hz ;該頻率綜合器利用簡潔的方案同時(shí)實(shí)現(xiàn)了小步進(jìn)、低雜散、低相噪指標(biāo)，并且可很大程度上降低產(chǎn)品的功耗和體積，解決了現(xiàn)有技術(shù)采用DDS直接驅(qū)動鎖相環(huán)或?qū)DS上變頻再分頻后驅(qū)動鎖相環(huán)存在的高雜散、高相位噪聲、結(jié)構(gòu)尺寸和功耗高超標(biāo)等問題。
[0012]【專利附圖】

【附圖說明】:
[0013]圖1為本實(shí)用新型的原理結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0014]一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，它包括(見圖1)高穩(wěn)晶振1、DDS電路5和鎖相環(huán)電路7，高穩(wěn)晶振1輸出端與第一 3dB功分器2輸入端連接，第一 3dB功分器2的二個輸出端分別與第一直接倍頻電路3和第二直接倍頻電路4的輸入端連接，第一直接倍頻電路3和FPGA控制電路8的輸出端分別與DDS電路5輸入端連接，第二直接倍頻電路4和DDS電路5輸出端分別與混頻濾波電路6輸入端連接，混頻濾波電路6輸出端與鎖相環(huán)電路7輸入端連接。
[0015]混頻濾波電路6包括混頻器16和濾波器，混頻器與濾波器導(dǎo)線連接。
[0016]鎖相環(huán)電路7包括鑒相器，鑒相器輸出端與環(huán)路濾波器輸入端導(dǎo)線連接，環(huán)路濾波器輸出端與VCO輸入端導(dǎo)線連接，VCO輸出端與第二 3dB功分器輸入端導(dǎo)線連接，第二3dB功分器的一個輸出端與分頻器輸入端導(dǎo)線連接，分頻器輸出端與鑒相器輸入端導(dǎo)線連接，由第二 3dB功分器的另一個輸出端18輸出信號。
[0017]分頻器為8分頻。
[0018]尚穩(wěn)晶振1為100MHz。
[0019]100MHz高穩(wěn)晶振1的輸出信號通過第一 3dB功分電路2分為兩路信號，一路信號輸入第一直接倍頻電路3，另一路信號輸入第二直接倍頻電路4，第一直接倍頻電路3的輸出信號作為DDS電路5的參考時(shí)鐘，DDS電路5的輸出信號與第二直接倍頻電路4的輸出信號分別輸入到混頻濾波器電路6的混頻器，其中DDS電路5的輸出信號輸入到混頻器中頻端，第二直接倍頻電路4的輸出信號輸入到混頻濾波器電路6的混頻器的本振端，混頻器輸出到混頻濾波電路的濾波器，經(jīng)過濾波器后，混頻濾波電路6輸出L波段高頻信號，高頻信號輸入到鎖相環(huán)電路的參考端口，作為鎖相環(huán)電路的參考，鎖相環(huán)的分頻器分頻比設(shè)置為8分頻，最終鎖相環(huán)的VC0輸出X波段微波信號。FPGA控制電路8將頻率控制指令轉(zhuǎn)換為DDS電路的頻率控制字，通過控制總線改變DDS電路的輸出頻率，從而改變VC0 (壓控振蕩器)的輸出信號以實(shí)現(xiàn)頻率切換。
[0020]由于采用8倍頻，本頻率綜合器的頻率分辨率為DDS分辨率的8倍，本方案中DDS的頻率分辨率為0.23Hz，因此該頻率綜合器的分頻率1.84Hz。
【權(quán)利要求】
1.一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，它包括高穩(wěn)晶振(1)、DDS電路(5)和鎖相環(huán)電路(7)，其特征在于:高穩(wěn)晶振(I)輸出端與第一 3dB功分器(2)輸入端連接，第一3dB功分器(2)輸出端分別與第一直接倍頻電路(3)和第二直接倍頻電路(4)的輸入端連接，第一直接倍頻電路(3 )和FPGA控制電路(8 )的輸出端分別與DDS電路(5 )輸入端連接，第二直接倍頻電路(4)和DDS電路(5)輸出端分別與混頻濾波電路(6)輸入端連接，混頻濾波電路(6 )輸出端與鎖相環(huán)電路(7 )輸入端連接。
2.根據(jù)權(quán)利要求1所述的一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，其特征在于:混頻濾波電路(6)包括混頻器(16)和濾波器，混頻器與濾波器導(dǎo)線連接。
3.根據(jù)權(quán)利要求1所述的一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，其特征在于:鎖相環(huán)電路(7)包括鑒相器，鑒相器輸出端與環(huán)路濾波器輸入端導(dǎo)線連接，環(huán)路濾波器輸出端與VCO輸入端導(dǎo)線連接，VCO輸出端與第二 3dB功分器輸入端導(dǎo)線連接，第二 3dB功分器的一個輸出端與分頻器輸入端導(dǎo)線連接，分頻器輸出端與鑒相器輸入端導(dǎo)線連接。
4.根據(jù)權(quán)利要求3所述的一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，其特征在于:分頻器為8分頻。
5.根據(jù)權(quán)利要求1所述的一種DDS上變頻后驅(qū)動鎖相環(huán)的頻率綜合器，其特征在于:1?穩(wěn)晶振(I)為10MHzο
【文檔編號】H03L7/18GK204206160SQ201420742426
【公開日】2015年3月11日 申請日期:2014年12月2日 優(yōu)先權(quán)日:2014年12月2日
【發(fā)明者】杜勇, 李光燦, 張貴榕, 賴寒昱, 劉國鵬, 劉興 申請人:貴州航天計(jì)量測試技術(shù)研究所