專利名稱：鎖相回路及其方法
技術領域：
本發(fā)明涉及一種鎖相回路的方法，特別涉及一種鎖相回路及其方法。
背景技術：
PLL為鎖相回路(Phase Loop Lock)的英文簡寫，請參考圖1，其由相位頻率檢測器50、回路濾波器60、低通濾波器70、壓控振蕩單元80與除頻器90所組成，主要應用在有線或無線的通信系統(tǒng)中。PLL是在回路中利用反饋信號將輸出端的輸出時鐘及相位，鎖定在與輸入端的參考時鐘及相位上。所以，PLL的主要目的為穩(wěn)定輸出時鐘與相位，以減少其偏移。鎖相回路發(fā)展至今已有幾十年的歷史了，大部分用在需要精確的時鐘或頻率的系統(tǒng)中。

舉凡電視、收音機等無線電波的頻率調諧或是CD、PC等數字產品的時鐘控制的場合，皆可使用PLL來設計精確的頻率，進而在通信衛(wèi)星及測量儀器的應用領域中使得產品得到更好的穩(wěn)定性與精確性。另外在通信中的發(fā)射機和接收機，應用鎖相回路的頻率合成器更是常用的高頻信號源，PLL的輸出頻率可提供本地振蕩頻率。一般本地振蕩頻率可將基頻信號升頻至射頻信號并從發(fā)射端發(fā)射出去，且在接收端的天線端接收到之后，將射頻信號加以進行信號解調而恢復原本的信號。而在有線的以太網絡中，一般Giga bit的以太網絡需要IG的頻率來傳送信號，必須要采用精準的頻率，也就是，PLL輸出需高達IG的頻率?，F今很多產品需要節(jié)能的概念，而高速以太網絡也不例外，針對以太網絡節(jié)能的概念，博通(Broadcom)推出 IEEE P802. 3az 節(jié)能以太網絡(Energy Efficient Ethernet,EEE)草案標準。以便在其整個有線以太網絡方案中能以最佳成本的低功耗技術來達到高效能的需求。所以為了達成EEE方案，必須要有效的節(jié)省網絡芯片的電源。因PLL在芯片中耗了大量的電能，一般PLL的耗能為5mA。為了使網絡的節(jié)能效果增加，當網絡信號不進行溝通時，若將PLL關閉將可節(jié)省不少能源。不過，PLL隨意關閉會產生相對應的問題一旦將PLL關閉后，當網絡信號又準備開始溝通時，則又會發(fā)生PLL起振時間過慢而造成網絡芯片發(fā)生錯誤的現象。

發(fā)明內容
本發(fā)明的目的為提供一種鎖相回路，鎖相回路包含相位頻率檢測器、電荷泵、切換開關、低通濾波器、壓控振蕩器、除頻器與控制器。相位頻率檢測器，用以接收參考時鐘與輸出時鐘，并依據參考時鐘與除頻時鐘的相位差而產生一控制信號。電荷泵耦接相位頻率檢測器，具有可調電流源，依據一控制信號控制可調電流源，并依據第一參數調整可調電流源輸出第一電流，且依據第二參數調整可調電流源輸出第二電流，第一電流大于第二電流。切換開關耦接電荷泵與預設電壓。低通濾波器，耦接切換開關，依據切換開關切換為導通電荷泵時進行高頻濾波而產生參考電壓，當切換開關切換為導通預設電壓時，維持預設電壓電平。壓控振蕩器，耦接低通濾波器，依據參考電壓產生輸出時鐘。除頻器，耦接壓控振蕩器與相位頻率檢測器，用以接收輸出時鐘并進行除頻而產生除頻時鐘?？刂破?，耦接電荷泵與切換開關，于省電模式時，控制切換開關導通預設電壓與低通濾波器，而使電荷泵的輸出為斷路，并依據喚醒信號而離開省電模式時控制切換開關以導通電荷泵與低通濾波器，且以第一參數調整電荷泵為輸出第一電流，于預設時間后，以第二參數調整電荷泵的為第二電流。本發(fā)明的再一目的為提供一種鎖相回路方法，包含以下步驟于一省電模式啟動時，關閉一鎖相回路的電源；當離開該省電模式時，調整一電荷泵的一可調電源流，以一第一電流快速對一等效阻抗充電而產生一參考電壓；依據該參考電壓起振該鎖相回路以產生一輸出時鐘；及當一預設時間到時，調整該電荷泵的該可調電源流，以一第二電流對這些效阻抗充電而產生預設的該輸出時鐘的預設頻率與相位，該第一電流大于該第二電流。以下在實施方式中詳細敘述本發(fā)明的詳細特征以及優(yōu)點，其內容足以使本領域的普通技術人員了解本發(fā)明的技術內容并據以實施，且根據本說明書所披露的內容、申請專利范圍及圖式，任何本領域的普通技術人員可輕易地理解本發(fā)明相關的目的及優(yōu)點。


圖I為現有技術的鎖相回路電路圖；圖2為本發(fā)明的鎖相回路的第一實施例；圖3為現有技術的電壓控制振湯頻率圖；圖4為本發(fā)明的鎖相回路的第一實施例的第一起振時間圖；圖5為本發(fā)明的鎖相回路的第一實施例的第二起振時間圖；圖6為本發(fā)明的鎖相回路的第二實施例；圖7為本發(fā)明的鎖相回路的第二實施例的起振時間圖；圖8為本發(fā)明的電荷泵反饋控制裝置的第一流程圖；及圖9為本發(fā)明的電荷泵反饋控制裝置的第二流程圖。主要元件符號說明10 鎖相回路50 相位頻率檢測器60 電荷泵62 切換開關63 電流源64 電流源70 低通濾波器80 壓控振蕩器90 除頻器100 控制器120 選擇器210 鎖相回路Cl 第一電容C2 第二電容C3 第三電容
Rl第一電阻Fref參考時鐘Fout輸出時鐘SI第一開關S2第二開關
具體實施例方式在一具體的應用中，本發(fā)明為了 EEE方案中，可有效地節(jié)省網絡芯片的電源，于網絡信號中斷時，將PLL加以關閉以節(jié)省電能。但于網絡信號開始溝通時，可讓PLL快速起振， 好讓整理系統(tǒng)快速啟動。以下，將列舉兩個的電荷泵反饋控制裝置的詳細實施例。請先參考圖2，其為本發(fā)明的鎖相回路210的第一實施例。其中，鎖相回路210，包含相位頻率檢測器50、電荷泵60、切換開關62、低通濾波器70、壓控振蕩器80、除頻器90與控制器100。其中，相位頻率檢測器50，用以接收參考時鐘與輸出時鐘，并依據參考時鐘與除頻時鐘的相位差而產生一控制信號。電荷泵60耦接相位頻率檢測器50，具有可調電流源，通過選擇器120依據控制信號控制可調電流源，并依據第一參數(增速參數)調整可調電流源輸出第一電流，且依據第二參數(最佳參數)調整可調電流源輸出第二電流，其中，第一電流大于第二電流。切換開關62，耦接電荷泵60與預設電壓。低通濾波器70耦接切換開關62，依據切換開關62切換為導通電荷泵60時進行高頻濾波而產生參考電壓Vc，當切換開關62切換為導通預設電壓時，維持預設電壓電平。壓控振蕩器80耦接低通濾波器70，依據參考電壓Vc產生輸出時鐘。除頻器90耦接壓控振蕩器80與相位頻率檢測器50，用以接收輸出時鐘Fout并進行除頻而產生除頻時鐘?？刂破?00耦接電荷泵60與切換開關62，于省電模式時，控制切換開關62使預設電壓SV與低通濾波器70導通，而使電荷泵60的輸出為斷路，并依據喚醒信號而離開省電模式時控制切換開關62使電荷泵60與低通濾波器70導通，且以第一參數(增速參數)調整電荷泵60為輸出第一電流，使壓控振蕩器80快速調整輸出時鐘Fout的起振時間。于預設時間后，以第二參數(最佳參數)調整電荷泵60為第二電流，壓控振蕩器80調整為預設的輸出時鐘Fout與相位。相位頻率檢測器50 (Phase Frequency Detector)的功能是比較其兩組Fref與Fdiv的參考信號的相位差異。Φ 是給定參考時鐘Fref的相位，Φο是Fdiv經過除頻器90的輸出信號的相位，兩者的相位差為Φθ= Φο-Φ 0其中，相位頻率檢測器50會依據相位差來產生一控制信號，該控制信號又分為第一控制信號與第二控制信號，并依據相位領先或者是落后時的情形來產生不同的結果。當相位領先或者是落后時，相位頻率檢測器50就會使第一控制信號與第二控制信號為高電位或是低電位。也就是說當Fref的相位領先Fdiv時，相位頻率檢測器50就會根據設計者的意思將第一控制信號Up設定為高電位，而當反過來Fref的相位落后Fdiv時，第二控制信號Dn將輸出為高電位。且當兩者的相位相等時，理論上此時第一控制信號Up和第二控制信號Dn將不會有任何的反應，也就是兩個輸出信號皆為低電位。電荷泵60的功能主要是轉換PFD (Phase Frequency Detector)的相位差經過低通濾波器70(Low Pass Filer，簡稱LPF)使其變成為壓控振蕩器(VCO) 80的壓控輸入電壓?？梢钥闯墒莾蓚€開關電流源63、64來控制此電路，當Up信號是高電位且Dn信號是低電位，開關SI導通且S2關閉，電流ip經開關SI使低通濾波器70做充電的動作。當信號Dn是高電位且信號Up是低電位，開關S2導通SI關閉，電流ip從低通濾波器70經開關S2做放電的動作，當Up和Dn信號都是低電位的時候，開關SI和S2將是不導通的狀態(tài)，也就是低通濾波器70是不會有任何的充放電動作，代表輸入參考時鐘(Fref)和振蕩輸出時鐘Fout經過除頻Fdiv的頻率是相同的，其代表Vc (壓控輸入電壓)是在鎖定的狀態(tài)。電荷泵60通過切換開關62與低通濾波器70相連接。運用低通濾波器70是因為壓控振蕩器80對于信號有相當大的敏感度，當參考電壓Vc有些微改變時，其相對應的輸出時鐘Fout將會變動的很大，所以才需要加入低通濾波器70濾掉所不需要的高頻成分，而保留所想要的直流電平。

接著，請參考圖2中的低通濾波器70，其為預設的二階被動式回路濾波器，它包含了一個電阻Rl以及兩個電容C2、C3。電荷泵60中電流源63、64流進低通濾波器70后，將會轉換成壓控振蕩器80的壓控輸入參考電壓Vc。并聯(lián)電容C2、C3的原因是可以有效濾掉信號的高頻成分，串聯(lián)電阻Rl則是為了使產生一個零點，進而改進整個回路的穩(wěn)定度，且實務上一般會選擇電容(Cl)大于10倍的電容(C2)。壓控振蕩器80是PLL電路中相當重要的一個子電路。壓控振蕩器80主要的功能是通過參考電壓Vc的改變來調整壓控振蕩器80中的延遲原件(delay cell)的延遲時間(delay time)，并進而改變輸出信號的頻率。接著，請參考圖3，為一個理想的壓控振蕩器80的輸出頻率與壓控的輸入電壓Vc呈線性的關系圖。由于目前在電路設計上所追求的是操作速度越來越快，換句話說，輸出時鐘Fout在高頻的時候，相位頻率檢測器50有可能無法檢測較高的頻率，所以，通常會在壓控振蕩器80的輸出端再接上一個除頻器90。例如當輸出頻率為IGHz時，通常會除40倍而為25Mhz。利用除頻器90改變PLL的輸出頻率是一個相當普遍的做法。其中，電流源63、64由多個PMOS和NMOS所組成，通過調整PMOS與NMOS的導通個數來代表電流源63、64的大小。當于第一參數(增速參數)時，則代表PMOS的導通多個，當于第二參數(最佳參數)時，則代表PMOS導通少數個。其中，當網絡芯片進入EEE的省電模式時，此時，Vc為預設電壓SV，SV通常為1/2VDD的電壓，例如VDD為I. 2V時，SV則為O. 6V。于省電模式時，將Vc的電壓預充至SV的好處為，可以增加Vc的電壓充電到V2的速度，以減少起振的時間。當控制器100依據網絡設備中的一喚醒信號而離開一省電模式并使得切換開關62為閉合的狀況，此時，同步調整電荷泵60的可調電流源為第一參數(增速參數)而使得電流源63、64增加對低通濾波器70的充電速度，此時，參考電壓Vc改變幅度增大，而壓控振蕩器80依據參考電壓Vc的大幅變化而以較短時間起振輸出時鐘Fout。接著，請參考圖4，其顯示了在未改變可調電流源的調整參數至第一參數時，Vc充電至V2的時間tol所需的時間為20 μ S。而圖5中，可調電流源的調整參數至第一參數時，其Vc充電至V2的時間to2所需的時間只要10 μ S。由此得知，以第一參數，確實可以讓可調電流源增加對低通濾波器70的充電速度，而使得Vc充電至V2的時間更為縮短，其代表的就是PLL所輸出的輸出時鐘Fout很快能夠達到穩(wěn)定。于一預設時間后，控制器100調整電荷泵60的可調電流源為第二參數，也即打開少數個PM0S，壓控振蕩器80依據變化緩慢的參考電壓Vc而使得輸出時鐘得到最佳的頻率與相位。接著，請參考圖6，本發(fā)明的鎖相回路的第二實施例，其中與圖2中的主要差異為增加控制器100可以調整低通濾波器70中可變電阻。其中，控制器100依據網絡設備中的一喚醒信號而離開一省電模式并使得切換開關62為閉合的狀況，此時，同步調整電荷泵60的可調電流源為第一參數(增速參數)與低通濾波器70的電阻調整參數為一第三參數。低通濾波器70中的可變電阻Rl依據第三參數調整，使得第一電容Cl、第二電容C2、可變電阻Rl與第三電容C3串并聯(lián)的結果為等效阻抗變小，將使得電荷泵60的電流源63、64對等效阻抗進行較高速度地充電，進而導致參考 電壓Vc變化幅度增大。此時，因參考電壓Vc變化幅度變大，壓控振蕩器80則會依據參考電壓Vc的大幅變化而以較短時間起振輸出時鐘Fout。接著，請參考圖7，其顯示了在未改變電荷泵60的電流源63、64的調整參數至為第一參數時，Vc充電至V2的時間tol所需的時間為20 μ S。而圖5為電流源63、64的調整參數至第一參數時，其Vc充電至V2的時間to2所需的時間只要10 μ S。而參考圖7的to3，將Vc充電至V2的時間to3所需的時間更只需要5μ s即可。由此得知，同時改變電荷泵60的電流源63、64為第一參數與調整低通濾波器70的可變電阻為第三參數時，確實可以讓電荷泵60的電流源63、64增加對低通濾波器70的充電速度，而使得Vc充電至V2的時間更為縮短，其代表的就是PLL所輸出的輸出時鐘Fout反應能夠更快。于一預設時間后，控制器100調整電荷泵60的電流源63、64為第二參數與調整低通濾波器70的可變電阻為一第四參數時。此時，參考電壓Vc充放電的情形會變緩慢，將使得壓控振蕩器80依據變化緩慢的參考電壓Vc而使得輸出時鐘得到預設的頻率與相位。請注意由圖7的to3與圖5的to2相互比較的結果，可得知控制器100增加了調整可變電阻Rl的控制，確實可以改善Vc到達V2的時間。請參考圖8，本發(fā)明的鎖相回路流程圖的第一實施例，包含以下的步驟步驟501 :于一省電模式啟動時，關閉一鎖相回路的電源。步驟502 :當離開該省電模式時，調整一電荷泵的一可調電源流，以一第一電流快速對一等效阻抗充電而產生一參考電壓。步驟503 :依據參考電壓起振鎖相回路以產生一輸出時鐘。步驟504 :當一預設時間到時，調整該電荷泵的該可調電源流，以一第二電流對這些效阻抗充電而產生預設的該輸出時鐘的預設頻率與相位，該第一電流大于該第二電流。請參考圖9，本發(fā)明的鎖相回路流程圖的第二實施例，包含以下的步驟步驟601 :于一省電模式啟動時，關閉一鎖相回路的電源。步驟602 :當離開該省電模式時，調整一電荷泵的一可調電源流，以一第一電流快速對一等效阻抗充電而產生一參考電壓，并調整一低通濾波器為一第三參數。步驟603 :依據參考電壓起振鎖相回路以產生一輸出時鐘。步驟604 :當一預設時間到時，調整該電荷泵的該可調電源流，以一第二電流對該等效阻抗充電而產生預設的該輸出時鐘的預設頻率與相位，該第一電流大于該第二電流，并調整一低通濾波器為一第四參數。其中，調整低通濾波器為第三參數時，可增加低通濾波器的參考電壓輸出變化。而調整低通濾波器為第四參數時，可減少低通濾波器的該參考電壓輸出變化。第三參數使低通濾波器當中的可調電阻值的阻抗值大于第四參數下的低通濾波器當中的可調電阻的阻抗值。其中，預設時間通常為5μ秒內。請注意利用本發(fā)明確實可以改善鎖相回路的起振時間，通過調整可調電流源與低通濾波器的電阻，來增加低通濾波器的參考電壓的充電速度。但上述電流源與電阻的調整參數及其數值并非特別限定，參數的選用及數值大小的設定當可視系統(tǒng)的實際應用來加以選擇與改變。而本發(fā)明在實務上確實可達成EEE方案中，有效地節(jié)省網絡芯片的電源，并解決PLL起振時間過慢的問題點。雖然本發(fā)明的技術內容已經以優(yōu)選實施例披露如上，然其并非用以限定本發(fā)明，本領域的普通技術人員，在不脫離本發(fā)明的精神所作些許的更動與潤飾，皆應涵蓋于本發(fā) 明的范疇內，因此本發(fā)明的保護范圍當視后附的申請專利范圍所界定者為準。
權利要求
1.一種鎖相回路,包含 一相位頻率檢測器，用以接收一參考時鐘與ー除頻時鐘，并依據所述參考時鐘與所述除頻時鐘的相位差以產生ー控制信號； 一電荷泵，耦接所述相位頻率檢測器，具有一可調電流源；所述電荷泵依據所述控制信號控制電流的輸出，并依據一第一參數調整所述可調電流源輸出ー第一電流，且依據一第ニ參數調整所述可調電流源輸出ー第二電流，所述第一電流大于所述第二電流； 一切換開關，耦接所述電荷泵與ー預設電壓； 一低通濾波器，耦接所述切換開關，當所述切換開關切換為導通所述電荷泵時，進行濾波以產生ー參考電壓，當所述切換開關切換為導通所述預設電壓時，維持為所述預設電壓的電平； ー壓控振蕩器，耦接所述低通濾波器，依據所述參考電壓產生ー輸出時鐘； ー除頻器，耦接所述壓控振蕩器與所述相位頻率檢測器，用以接收所述輸出時鐘并進行除頻而產生所述除頻時鐘；及 ー控制器，耦接所述電荷泵與所述切換開關；于一省電模式時，所述控制器控制所述切換開關以導通所述預設電壓與所述低通濾波器；以及，離開所述省電模式時，所述控制器控制所述切換開關以導通所述電荷泵與所述低通濾波器，且以所述第一參數調整所述電荷泵輸出所述第一電流，于ー預設時間后，以所述第二參數調整所述電荷泵輸出所述第二電流。
2.根據權利要求I所述的裝置，其中，所述控制器耦接所述低通濾波器，并以ー電阻調整參數調整所述低通濾波器，當所述電阻調整參數為ー第三參數時，所述低通濾波器増加所輸出所述參考電壓的變化，所述壓控振蕩器將降低所述輸出時鐘的起振時間，當所述電阻調整參數為ー第四參數時，所述低通濾波器減少所輸出所述參考電壓的變化。
3.根據權利要求2所述的裝置，其中，所述控制器在控制所述電荷泵輸出所述第一電流時，調整所述電阻調整參數為所述第三參數，于控制所述電荷泵輸出所述第二電流時，調整所述電阻調整參數為所述第四參數。
4.根據權利要求2所述的裝置，其中，所述低通濾波器包含 一第二電容，耦接所述切換開關； 一可變電阻，耦接所述切換開關，當所述電阻調整參數為所述第四參數時，所述可變電阻的阻值為ー第四阻抗值，當所述電阻調整參數為所述第三參數時，所述可變電阻的阻值為ー第三阻抗值，所述第四阻抗值大于所述第三阻抗值；及一第三電容，耦接所述可變電阻； 其中，所述可變電阻與所述第三電容串聯(lián)，再與所述第二電容并聯(lián)以濾除高頻噪聲。
5.根據權利要求I所述的裝置，其中，所述預設時間為5μ秒內。
6.根據權利要求I所述的裝置，其中，所述電荷泵為ー電流鏡，包含多個晶體管開關。
7.一種鎖相回路方法，包含以下步驟 于一省電模式啟動時，關閉ー鎖相回路的電源； 當離開所述省電模式時，調整一電荷泵的一可調電源流，以ー第一電流快速對一等效阻抗充電而產生ー參考電壓； 依據所述參考電壓起振所述鎖相回路以產生ー輸出時鐘；及 當一預設時間到時，調整所述電荷泵的所述可調電源流，以ー第二電流對所述等效阻抗充電而產生預設的所述輸出時鐘的預設頻率與相位，所述第一電流大于所述第二電流。
8.根據權利要求7所述的方法，還包含以下步驟 于調高所述電荷泵的所述可調電源流至所述第一電流時，以ー第三參數調整一低通濾波器，而增加所述低通濾波器的所述參考電壓的輸出變化。
9.根據權利要求8所述的方法，還包含以下步驟 當所述預設時間到時，以ー第四參數調整所述低通濾波器，而減少所述低通濾波器的所述參考電壓輸出變化。
10.根據權利要求8所述的方法，其中，所述第三參數使所述低通濾波器當中的一可調電阻值的阻抗值大于所述第四參數時的所述低通濾波器當中的所述可調電阻的阻抗值。
全文摘要
本發(fā)明提供一種鎖相回路及其方法。現今很多產品需要節(jié)能的概念，而高速以太網絡也不例外，針對以太網絡節(jié)能的概念，博通(Broadcom)推出IEEE P802.3az節(jié)能以太網絡(Energy Efficient Ethernet，EEE)草案標準。本發(fā)明為了在于達成EEE方案中，有效地節(jié)省網絡芯片的電源，于網絡信號不進行溝通時，將PLL加以關閉以節(jié)省大量的電能。但于網絡信號開始溝通時，本發(fā)明通過調整電流源的電流大小與低通濾波器的電阻大小，來增加低通濾波器的參考電壓的充電速度，以解決PLL起振時間過慢的問題點，以其能夠快速地輸出PLL的輸出頻率與相位。
文檔編號H03L7/08GK102684685SQ20121002666
公開日2012年9月19日 申請日期2012年2月7日 優(yōu)先權日2011年3月18日
發(fā)明者黃惠敏 申請人:瑞昱半導體股份有限公司