專利名稱：：分頻電路、以及具備該分頻電路的pll電路和半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種對輸入周期信號進行分頻的電路。
背景技術(shù)：
：在以基準(zhǔn)振蕩信號來生成穩(wěn)定期望頻率信號的PLUPhaseLockedLoop:鎖相環(huán))電路中，有一種稱為脈沖吞沒(pulseswallow)方式的技術(shù),該技術(shù)用以實現(xiàn)高速響應(yīng)以及增大分頻比可變范圍。脈沖吞沒方式中，通過吞沒計數(shù)器來控制雙模分頻器(dualmodulusprescaler)的分頻比，并由此生成較大的分頻比。雙模分頻器中具備的可變分頻器,采用了I/(N+1)以及1/N這2種分頻比。一般而言，在以基準(zhǔn)頻率的整數(shù)倍來控制振蕩器的Integer-N型PLL電路中，可變分頻器的上述2種分頻比是固定的，且系統(tǒng)中事先定好了將會獲得基準(zhǔn)頻率的多少倍頻率。圖3表示專利文獻I中的采用此類脈沖吞沒計數(shù)器電路的PLL電路的結(jié)構(gòu)。圖3的PLL電路具備了電壓控制振蕩器101、分頻器102、分頻器103、比較器104、相位檢測器105、基準(zhǔn)頻率信號源R、以及基準(zhǔn)分頻器106。分頻器102是可變分頻器，其持有分頻比I/(N+1)以及分頻比1/N。分頻器103是按每一時鐘信號來進行減算基本動作的減算型分頻器，或是按每一時鐘信號來進行加算基本動作的加算型分頻器，其具有作為第I輸出端的分頻信號輸出端。另外，分頻器103還依照從外部設(shè)定的值η來對Oη的這n+1個(η=1、2、3、……)輸入脈沖進行計數(shù)，且具有第2輸出端，該第2輸出端用以輸出與上述計得的值相對應(yīng)的加減運算中途結(jié)果。比較器104將分頻器103的第2輸出端的輸出值、與從外部設(shè)定的值A(chǔ)(η>Α，Α=0、1、2、……)進行比較，然后根據(jù)數(shù)值比較結(jié)果的邏輯值，來生成在選擇分頻器102的分頻比時所要用的邏輯控制信號，并將該邏輯控制信號輸出給分頻器102。為了防止設(shè)定值剛變更后所發(fā)生的延遲，分頻器102、分頻器103、以及相位比較器105均被輸入復(fù)位信號，以強制令它們進行初始化動作。電壓控制振蕩器101的輸出信號被輸入給分頻器102。分頻器102按照經(jīng)初始化動作而定的分頻比I/(Ν+1)來進行分頻動作，而分頻器103對分頻器102的輸出脈沖進行計數(shù)。分頻器103當(dāng)計數(shù)完n+1時，便進行復(fù)位，由此從初始值起重新進行計數(shù)。比較器104將從分頻器103的第2輸出端輸出的計數(shù)值與值A(chǔ)進行比較，若該計數(shù)值與值A(chǔ)相一致，則輸出用以將分頻器102的分頻比切換成1/N的信號。因此，分頻器103在對n+1個脈沖進行計數(shù)的期間中，會從分頻器102收到并計數(shù)以下的輸出脈沖在分頻比從I/(N+1)變?yōu)?/N后所分頻出的輸出脈沖。分頻器103每當(dāng)計數(shù)完n+1個時，便從第I輸出端向相位檢測器105輸出表達一個周期已結(jié)束的信號。因此，電壓控制振蕩器101的輸出信號是按下式所示的分頻比來被分頻的(N+1)X(A+D+NX(n-A)=η·Ν+Α+1。相位檢測器105將該分頻輸入信號與基準(zhǔn)頻率信號源R輸出的基準(zhǔn)頻率信號進行比較，然后將與比較而得的相位差相對應(yīng)的控制信號，輸出給電壓控制振蕩器101。通過這樣的閉環(huán)控制，電壓控制振蕩器101的振蕩頻率得以穩(wěn)定化。[現(xiàn)有技術(shù)文獻]專利文獻1:日本國專利申請公開公報“特開平7-111452號公報”;1995年4月25日公開。
發(fā)明內(nèi)容[本發(fā)明所要解決的問題]在專利文獻I的PLL電路中，分頻器102、分頻器103、以及比較器104可視為構(gòu)成了脈沖吞沒計數(shù)器電路。并且，若將η及A設(shè)定成可變方式，那么該脈沖吞沒計數(shù)器電路便可作為頻率合成器來工作。在此例如設(shè)η=1，則A=0，于是如圖4的(a)所示，分頻器103對2個脈沖進行計數(shù)的期間分為1個與I/(N+1)的分頻期間相對應(yīng)的計數(shù)期間、以及I個與1/N的分頻期間相對應(yīng)的計數(shù)期間。此時，整個脈沖吞沒計數(shù)器電路的分頻比X為(N+1)X1+NX1=2N+1。因此分頻器103輸出的分頻信號是以分頻器103的2個計數(shù)期間為I個周期的信號。另外，例如設(shè)η=3，則能將A設(shè)定成O、1、2這3個值。因此分頻器103輸出的分頻信號便是以分頻器103的4個計數(shù)期間為I個周期的信號。以下，說明一下當(dāng)η=3時，A值所帶來的動作差異。若η=3、Α=0，則如圖4的(b)所示，分頻器103對4個脈沖進行計數(shù)的期間分為1個與I/(N+1)的分頻期間相對應(yīng)的計數(shù)期間、以及3個與1/N的分頻期間相對應(yīng)的計數(shù)期間。此時，整個脈沖吞沒計數(shù)`器電路的分頻比X為(N+1)X1+NX3=4N+1。若n=3、A=1，則如圖4的(c)所示，分頻器103對4個脈沖進行計數(shù)的期間分為2個與I/(N+1)的分頻期間相對應(yīng)的計數(shù)期間、以及2個與1/N的分頻期間相對應(yīng)的計數(shù)期間。此時，整個脈沖吞沒計數(shù)器電路的分頻比X為(N+1)X2+NX2=4N+2。若n=3、A=2，則如圖4的(d)所示，分頻器103對4個脈沖進行計數(shù)的期間分為3個與I/(N+1)的分頻期間相對應(yīng)的計數(shù)期間、以及I個與1/N的分頻期間相對應(yīng)的計數(shù)期間。此時，整個脈沖吞沒計數(shù)器電路的分頻比X為(N+1)X3+NX1=4N+3。在專利文獻I的脈沖吞沒計數(shù)器電路中，分頻器103的η若能在I3中進行設(shè)定，則其最小分頻比為η=1、A=O時的X=2Ν+1，而其最大分頻比為η=3、A=2時的X=4Ν+3。然而若想用PLL電路來設(shè)定較多的本振頻率，則上述的可變分頻比有時會不夠用。這種情況時，需要增加可變分頻器的輸出信號的計數(shù)次數(shù)(專利文獻I的例中的分頻器103的計數(shù)次數(shù))，但增加計數(shù)次數(shù)便意味著要增大電路規(guī)模，進而意味著功耗的增大，因此并不理想。本發(fā)明是鑒于上述現(xiàn)有的問題而研發(fā)的，目的在于實現(xiàn)一種能在不導(dǎo)致增大電路規(guī)模和功耗的情況下進一步增大電路整體上的分頻比可變范圍的分頻電路、以及具備該分頻電路的PLL電路和半導(dǎo)體集成電路。[用以解決問題的技術(shù)方案]為解決上述問題，本發(fā)明的分頻電路的特征在于具備可變分頻器，其能夠按2種分頻比來進行分頻，且按指定的上述分頻比對輸入過來的周期信號進行分頻，從而生成第I分頻信號并將該第I分頻信號輸出；計數(shù)器電路，其從初始值起，對上述可變分頻器輸出的上述第I分頻信號的循環(huán)數(shù)進行計數(shù)，從而獲得計數(shù)值并將該計數(shù)值輸出，且在復(fù)位后重新從初始值起進行計數(shù)；比較器，其將上述計數(shù)值與比較基準(zhǔn)值進行比較，并將生成的每當(dāng)上述計數(shù)值與上述比較基準(zhǔn)值一致時就進行高低電平反轉(zhuǎn)的脈沖信號，既作為針對于上述周期信號的第2分頻信號來輸出，又作為要在上述可變分頻器中指定的上述分頻比的切換信號來提供給上述可變分頻器，且還在每當(dāng)上述計數(shù)值與上述比較基準(zhǔn)值一致時，向上述計數(shù)器電路輸出復(fù)位信號來令上述計數(shù)器電路進行復(fù)位；控制電路，將上述比較基準(zhǔn)值提供給上述比較器。在上述發(fā)明中，可變分頻器按最初所指定的其中一方的分頻比，對輸入過來的周期信號進行分頻?？勺兎诸l器輸出的第I分頻信號由計數(shù)器電路來計數(shù)。計數(shù)器電路依次將計數(shù)值輸出給比較器，直到計數(shù)值與比較基準(zhǔn)值達到相同時為止。在比較器中，當(dāng)輸入過來的計數(shù)值與比較基準(zhǔn)值不一致時，則將脈沖信號保持為“高”電平或“低”電平；而當(dāng)輸入過來的計數(shù)值與比較基準(zhǔn)值一致時，則在“高”電平與“低”電平之間反轉(zhuǎn)脈沖信號。該脈沖信號作為切換信號而輸入給可變分頻器，于是可變分頻器將分頻比切換成下一要指定的、其中另一方的分頻比。另外，比較器還同時向計數(shù)器電路輸出復(fù)位信號。經(jīng)復(fù)位的計數(shù)器電路對可變分頻器輸出的第I分頻信號，重新從初始值起開始計數(shù)，并向比較器依次輸出計數(shù)值，直到計數(shù)值與比較基準(zhǔn)值達到相同時為止。在比較器中，當(dāng)輸入過來的計數(shù)值與比較基準(zhǔn)值不一致時，則將脈沖信號保持為“高”電平或“低”電平；而當(dāng)輸入過來的計數(shù)值與比較基準(zhǔn)值一致時，則在“高”電平與“低”電平之間反轉(zhuǎn)脈沖信號。該脈沖信號作為切換信號而輸入給可變分頻器，于是可變分頻器將分頻比又切換成上述其中一方的分頻比。另外，比較器還同時向計數(shù)器電路輸出復(fù)位信號。像這樣，脈沖信號成為擁有由以下兩分頻期間之和所構(gòu)成的周期的第2分頻信號，該兩分頻期間分別相當(dāng)于以下兩個計數(shù)期間計數(shù)器電路中計數(shù)到比較基準(zhǔn)值為止的、與其中一方的分頻比相對應(yīng)的計數(shù)期間；計數(shù)器電路中計數(shù)到比較基準(zhǔn)值為止的、與其中另一方的分頻比相對應(yīng)的計數(shù)期間。此時，就針對于分頻電路輸出信號即周期信號的、分頻電路輸入信號即第2分頻信號而言，該第2分頻信號的最大分頻比是非常大的，且最小分頻比同等于現(xiàn)有技術(shù)中的最小分頻比。根據(jù)上述方案，本發(fā)明的效果在于能實現(xiàn)一種能在不導(dǎo)致增大電路規(guī)模和功耗的情況下進一步增大電路整體上的分頻比可變范圍的分頻電路。[發(fā)明效果]如上所述，本發(fā)明的分頻電路具備可變分頻器，其能夠按2種分頻比來進行分頻，且按指定的上述分頻比對輸入過來的周期信號進行分頻，從而生成第I分頻信號并將該第I分頻信號輸出；計數(shù)器電路，其從初始值起，對上述可變分頻器輸出的上述第I分頻信號的循環(huán)數(shù)進行計數(shù)，從而獲得計數(shù)值并將該計數(shù)值輸出，且在復(fù)位后重新從初始值起進行計數(shù)；比較器，其將上述計數(shù)值與比較基準(zhǔn)值進行比較，并將生成的每當(dāng)上述計數(shù)值與上述比較基準(zhǔn)值一致時就進行高低電平反轉(zhuǎn)的脈沖信號，既作為針對于上述周期信號的第2分頻信號來輸出，又作為要在上述可變分頻器中指定的上述分頻比的切換信號來提供給上述可變分頻器，且還在每當(dāng)上述計數(shù)值與上述比較基準(zhǔn)值一致時，向上述計數(shù)器電路輸出復(fù)位信號來令上述計數(shù)器電路進行復(fù)位；控制電路，將上述比較基準(zhǔn)值提供給上述比較器。根據(jù)上述方案，本發(fā)明的效果在于能實現(xiàn)一種能在不導(dǎo)致增大電路規(guī)模和功耗的情況下進一步增大電路整體上的分頻比可變范圍的分頻電路。圖1表示本發(fā)明的實施方式，是表達PLL電路結(jié)構(gòu)的電路框圖。圖2表示本發(fā)明的實施方式，(a)至(d)是圖1所示PLL電路的動作的時序圖。圖3表示現(xiàn)有技術(shù)，是表達現(xiàn)有PLL電路結(jié)構(gòu)的電路框4的(a)至(d)是圖3所示PLL電路的動作的時序圖。圖5是用在圖1所示PLL電路中的可變分頻器的電路結(jié)構(gòu)圖。圖6是用在圖1所示PLL電路中的計數(shù)器電路的電路結(jié)構(gòu)圖。圖7是用在圖1所示PLL電路中的比較器的電路結(jié)構(gòu)圖。[附圖標(biāo)記說明]I振蕩電路2可變分頻器3計數(shù)器電路4比較器5控制電路6相位比較器7基準(zhǔn)信號振蕩器8電荷泵電路9環(huán)路濾波器10存儲器20PLL電路41、42與門電路43T觸發(fā)器s5振蕩信號(周期信號)Cl分頻信號(第I分頻信號)c2計數(shù)值a比較基準(zhǔn)值d分頻比設(shè)定信息(涉及比較基準(zhǔn)值的信息)Si脈沖信號(第2分頻信號、切換信號)r復(fù)位信號具體實施例方式以下根據(jù)圖1及圖2，對本發(fā)明的實施方式進行說明?！脖緦嵤┓绞降腜LL電路的結(jié)構(gòu)〕圖1表示本實施方式的PLL電路20的結(jié)構(gòu)。PLL電路20是脈沖吞沒方式的PLL電路，其具備振蕩電路1、可變分頻器2、計數(shù)器電路3、比較器4、控制電路5、相位檢測器6、基準(zhǔn)信號振蕩器7、電荷泵電路8、環(huán)路濾波器9、以及存儲器10?？勺兎诸l器2、計數(shù)器電路3、比較器4、控制電路5、以及存儲器10構(gòu)成了脈沖吞沒計數(shù)器電路(分頻電路)。振蕩電路I是能將振蕩頻率變?yōu)槎鄠€頻率的電壓控制振蕩器，其輸出通過環(huán)路濾波器9的輸出電壓，而被控制了振蕩頻率的振蕩信號(周期信號)s5?？勺兎诸l器2是所謂的雙模分頻器(dualmodulusprescaler),其按給定的分頻比對輸入過來的周期信號進行分頻，從而生成第I分頻信號，然后輸出該第I分頻信號。具體為，可變分頻器2能按I/(N+1)和1/N這2個分頻比來進行分頻，其按照經(jīng)選擇設(shè)定而被指定的其中某方的分頻比，對振蕩電路I輸入過來的振蕩信號s5進行分頻，由此獲得分頻信號(第I分頻信號)Cl，然后將該分頻信號Cl輸出給計數(shù)器電路3。在此，分頻信號Cl是一周期含一脈沖的脈沖信號?？勺兎诸l器2被輸入來自比較器4的、作為切換信號的脈沖信號Si，該切換信號用來選擇設(shè)定分頻比。可變分頻器2依照切換信號的指示，將分頻比在I/(N+1)與1/N間切換。圖5例示了可變分頻器2中N=3時的結(jié)構(gòu)，也就是可變分頻器2作為3/4分頻器時的結(jié)構(gòu)。圖5所示的可變分頻器2包含觸發(fā)器21和22這2個D觸發(fā)器、I個與門電路23、I個開關(guān)24。振蕩信號s5被輸入至觸發(fā)器21及22的時鐘信號輸入端子。觸發(fā)器21的輸出端連接至與門電路23的兩輸入端的其中一方的輸入端。與門電路23的輸出信號被輸入至觸發(fā)器22的D輸入端子。觸發(fā)器22的輸出信號，在作為可變分頻器2輸出的分頻信號Cl的同時還被輸入給觸發(fā)器21的D輸入端子(也可將觸發(fā)器21的輸出信號作為可變分頻器2輸出的分頻信號Cl)。與門電路23另一方的輸入端，介由開關(guān)24而連接至觸發(fā)器22的輸出端或連接至GND電位。開關(guān)24通過來自后述比較器4的脈沖信號si而進行切換動作。在具有圖5所示電路結(jié)構(gòu)的可變分頻器2中，當(dāng)開關(guān)24連通左側(cè)(GND電位)時，則進行4分頻動作；而當(dāng)開關(guān)24連通右側(cè)(觸發(fā)器22的輸出端)時，則進行3分頻動作。即，在可變分頻器2中，通過用脈沖信號Si來切換開關(guān)24，便能對3分頻動作和4分頻動作進行切換。圖5雖然例示了可變分頻器2作為3/4分頻器時的方案(N=3時)，但本發(fā)明并不限定于此，也可采用N=3以外的可變分頻器。即便是N=3以外的可變分頻器2，其結(jié)構(gòu)也是本領(lǐng)域中所周知的。計數(shù)器電路3是吞沒計數(shù)器，其對可變分頻器2輸入過來的分頻信號Cl的脈沖數(shù)進行加計數(shù)或減計數(shù)，由此來計測分頻信號Cl的循環(huán)數(shù)，并將計數(shù)結(jié)果作為計數(shù)值c2而輸出給比較器4。計數(shù)器電路3被輸入了來自比較器4的復(fù)位信號r時，便進行復(fù)位，由此從初始值起重新進行計數(shù)動作。計數(shù)器電路3可以通過數(shù)字計數(shù)器來構(gòu)成。圖6表示用非同步式二進制計數(shù)器來構(gòu)成計數(shù)器電路3時的結(jié)構(gòu)方案。圖6所示的計數(shù)器電路3包含多個彼此相連的D觸發(fā)器31，D觸發(fā)器31的個數(shù)等于計數(shù)器電路3所輸出的計數(shù)值c2的位(bit)數(shù)(在此為(n+1)位)。第I級的D觸發(fā)器31的時鐘信號輸入端子上，被輸入可變分頻器2輸出的分頻信號Cl。而第2級及和后級的D觸發(fā)器31的時鐘信號輸入端子上，被輸入來自前級D觸發(fā)器31的反轉(zhuǎn)輸出信號。另外，各級的D觸發(fā)器31的反轉(zhuǎn)輸出信號也是該D觸發(fā)器31自身的設(shè)定輸入信號。在具有圖6所示電路結(jié)構(gòu)的計數(shù)器電路3中，各級的D觸發(fā)器31的輸出信號構(gòu)成了表達計數(shù)值c2的位信號。也就是說，第I級的D觸發(fā)器31的輸出端產(chǎn)生計數(shù)值c2的、自低位算起第I位的信號，第2級的D觸發(fā)器31的輸出端產(chǎn)生計數(shù)值c2的、自低位算起第2位的信號，最終級的D觸發(fā)器31的輸出端產(chǎn)生計數(shù)值c2的、自低位算起第(n+1)位的信號。另外，各個D觸發(fā)器31分別被輸入來自后述比較器4的復(fù)位信號r。由此，在計數(shù)器電路3中，當(dāng)復(fù)位信號r為“高(High)”時，則計數(shù)值c2復(fù)位回O。本發(fā)明的計數(shù)器電路3并不限于是如圖6所示的非同步式二進制計數(shù)器，也可以采用其他周知的計數(shù)器。例如，計數(shù)器電路3可以是同步式的，也可以是格雷(Gray)計數(shù)器或其他結(jié)構(gòu)的計數(shù)器。比較器4將計數(shù)器電路3輸入過來的計數(shù)值c2，與控制電路5輸入過來的作為設(shè)定信號的比較基準(zhǔn)值a進行比較，且將脈沖信號Si作為整個脈沖吞沒計數(shù)器電路的分頻信號(第2分頻信號)而輸出給相位比較器6。該脈沖信號Si在每當(dāng)計數(shù)值c2與比較基準(zhǔn)值a相一致時，在“高(High)”與“低(Low)”間進行反轉(zhuǎn)。也就是說，脈沖信號Si既是整個脈沖吞沒計數(shù)器電路的分頻信號，又是可變分頻器2的分頻比的切換信號。關(guān)于作為切換信號的脈沖信號Si，其在“高”和“低”間進行的各反轉(zhuǎn)動作相當(dāng)于分頻比的切換指示。圖7表示比較器4的一例具體結(jié)構(gòu)。圖7所示的比較器4由多個第I級與門電路41、以及第2級與門電路42、T觸發(fā)器43所構(gòu)成。第I級與門電路41的個數(shù)等于計數(shù)器電路3輸出的計數(shù)值c2的位數(shù)(在此為(11+1)位)。每個與門電路41有2個輸入端，其中一個輸入端上被輸入計數(shù)值c2中某個位的信號，而另一輸入端上被輸入作為比較基準(zhǔn)值a而設(shè)定好的某個位值。在各個與門電路41中，所輸入的計數(shù)值c2的位信號、與作為比較基準(zhǔn)值a而設(shè)定好的位值是相互對應(yīng)的。所有第I級與門電路41的輸出信號，均輸入至第2級與門電路42。由此，當(dāng)所有第I級與門電路41的輸出信號均為“高”時，也就是當(dāng)計數(shù)值c2與比較基準(zhǔn)值a相一致時，與門電路42的輸出信號便為“高”;而當(dāng)計數(shù)值c2與比較基準(zhǔn)值a不一致時,與門電路42的輸出信號便為“低”。另外，第2級與門電路42的輸出信號，被輸入到設(shè)置在后級的T觸發(fā)器43。T觸發(fā)器43的輸出信號作為脈沖信號Si而輸出。即，每當(dāng)計數(shù)值c2與比較基準(zhǔn)值a相一致時，比較器4輸出的脈沖信號Si便在“高”與“低”間發(fā)生切換。此外，比較器4還向計數(shù)器電路3輸出復(fù)位信號。該復(fù)位信號只要是每當(dāng)計數(shù)值c2與比較基準(zhǔn)值a—致時便為“高”的信號即可，因此將與門電路42的輸出信號作為復(fù)位信號r來輸出即可?？刂齐娐?讀取存儲器10中存儲的分頻比設(shè)定信息(涉及比較基準(zhǔn)值的信息)d，并將根據(jù)分頻比設(shè)定信息d而設(shè)定的、與整個脈沖吞沒計數(shù)器電路的分頻比相對應(yīng)的比較基準(zhǔn)值a，輸入給比較器4。比較基準(zhǔn)值a是可變的，所準(zhǔn)備的分頻比設(shè)定信息d的數(shù)量有多少個，比較基準(zhǔn)值a便有多少個。若存儲器10中存儲有多個與比較基準(zhǔn)值a對應(yīng)的分頻比設(shè)定信息d，則PLL電路20能作為頻率合成器來工作。分頻比設(shè)定信息d例如是以查詢表(look-uptable)的方式存儲在存儲器10中，該查詢表中記述了控制電路5欲設(shè)定給脈沖吞沒計數(shù)器電路的分頻比與比較基準(zhǔn)值a之間的對應(yīng)關(guān)系。當(dāng)控制電路5訪問存儲器10來讀取所欲設(shè)定的分頻比時，便進行從查詢表中讀出相應(yīng)的比較基準(zhǔn)值a的這一處理?；蛘撸缈梢栽诖鎯ζ?0中存儲預(yù)先定好的、用于在時間上切換比較基準(zhǔn)值a的序列，以作為分頻比設(shè)定信息d。當(dāng)控制電路5訪問存儲器10來進行讀取時，便進行依照該序列從存儲器10中依次讀出多個比較基準(zhǔn)值a的這一處理。另外，也可以用設(shè)定電路(未圖示)來取代存儲器10，或在具備有存儲器10的基礎(chǔ)上追加該設(shè)定電路。該設(shè)定電路作為接口而受理來自PLL電路20外部、也就是來自脈沖吞沒計數(shù)器電路外部的分頻比設(shè)定信息d。這一方案適用于以下兩種情況(1)在裝載有PLL電路20的設(shè)備內(nèi)，由其他控制電路來設(shè)定分頻比；(2)由設(shè)備的用戶來進行與分頻比相關(guān)的輸入指示等。采用這一方案時，控制電路5根據(jù)輸入到其設(shè)定電路的、與分頻比設(shè)定信息d相關(guān)的信息，向比較器4提供比較基準(zhǔn)值a。相位比較器6檢測從比較器4輸入過來的脈沖信號Si與基準(zhǔn)信號振蕩器7產(chǎn)生的基準(zhǔn)頻率信號sO之間的相位差，并將檢測結(jié)果作為相位差信號s2而輸出給電荷泵電路8。在此，基準(zhǔn)信號振蕩器7由晶體振蕩器等構(gòu)成。電荷泵電路8將相位比較器6輸入過來的相位差信號s2轉(zhuǎn)換成電壓信號或電流信號，并將轉(zhuǎn)換而得的信號作為信號s3而輸出給環(huán)路濾波器9。環(huán)路濾波器9由低通濾波器構(gòu)成，其對電荷泵電路8輸入過來的信號S3進行濾波，以提取出直流成分，然后把作為電壓信號的信號s4輸出給振蕩電路I。振蕩電路I的振蕩頻率通過信號s4而得以控制?！脖景l(fā)明作為半導(dǎo)體集成電路時的方案〕在具有上述結(jié)構(gòu)的PLL電路20中，振蕩電路1、可變分頻器2、計數(shù)器電路3、比較器4、以及控制電路5也可以形成在同一半導(dǎo)體基板上來構(gòu)成I個半導(dǎo)體集成電路。另外，相位比較器6和電荷泵電路8可以形成在其他的同一半導(dǎo)體基板上來構(gòu)成I個半導(dǎo)體集成電路。另外，環(huán)路濾波器9可以形成在又一半導(dǎo)體基板上來構(gòu)成I個半導(dǎo)體集成電路。此夕卜，基準(zhǔn)信號振蕩器7、相位比較器6、電荷泵電路8、環(huán)路濾波器9、存儲器10以及上述設(shè)定電路還可以全部或部分地與振蕩電路1、可變分頻器2、計數(shù)器電路3、比較器4、以及控制電路5形成在同一半導(dǎo)體基板上來構(gòu)成I個半導(dǎo)體集成電路。若在同一半導(dǎo)體基板上較多地集成電路，便能相應(yīng)地實現(xiàn)電路的小型化、制造成本的降低、工序的簡便化、以及信號品質(zhì)的提高。(PLL電路的動作〕以下，根據(jù)圖2來說明PLL電路20的動作，尤其著眼于脈沖吞沒計數(shù)器電路的動作來進行說明。在PLL電路20中，計數(shù)器電路3能計數(shù)到第4次為止。該方案中，若設(shè)計數(shù)值能在O至3之間變化，便能將比較基準(zhǔn)值a設(shè)定成0、1、2、3這4個值。裝載有PLL電路20的例如通信裝置的電源被接通，控制電路5便根據(jù)該裝置中定好要用的高頻電路的頻率設(shè)定情況，從存儲器10中讀出分頻比設(shè)定信息d，且將比較基準(zhǔn)值a提供給比較器4。而關(guān)于這以后的動作，在下文中加以說明。另外，設(shè)想振蕩電路I的自激頻率被控制在鎖閉狀態(tài)。首先，設(shè)想控制電路5將比較基準(zhǔn)值a=O提供給比較器4(參照圖2的(a))。在裝置電源接通的同時，計數(shù)器電路3進行初始化，由此從“O”開始進行計數(shù)。可變分頻器2首先按照I/(N+1)的分頻比，對振蕩電路I輸出的振蕩信號s5進行分頻。計數(shù)器電路3對可變分頻器2輸出的分頻信號Cl進行計數(shù)，并將“O”作為計數(shù)值c2而輸出給比較器4。由于輸入至比較器4的計數(shù)值c2與比較基準(zhǔn)值a相一致，因此比較器4如圖2的(a)所示那樣，使脈沖信號Si從“低”電平反轉(zhuǎn)至“高”電平。該“高”電平作為切換信號而輸入給可變分頻器2，于是可變分頻器2將分頻比切換成1/N。另外，比較器4同時還向計數(shù)器電路3輸出復(fù)位信號r。經(jīng)復(fù)位的計數(shù)器電路3對可變分頻器2輸出的分頻信號Cl，重新從“O”開始計數(shù)，并將“O”作為計數(shù)值c2而輸出給比較器4。由于輸入至比較器4的計數(shù)值c2與比較基準(zhǔn)值a相一致，因此比較器4使脈沖信號Si從“高”電平反轉(zhuǎn)至“低”電平。該“低”電平作為切換信號而輸入給可變分頻器2，于是可變分頻器2將分頻比又切換回1/(N+1)。另外，t匕較器4同時還向計數(shù)器電路3輸出復(fù)位信號r。像這樣，脈沖信號Si是具有由以下兩分頻期間之和所構(gòu)成的周期的信號，該兩分頻期間為占據(jù)計數(shù)器電路3中I個計數(shù)期間的、與分頻比I/(N+1)相對應(yīng)的分頻期間；占據(jù)計數(shù)器電路3中I個計數(shù)期間的、與分頻比1/N相對應(yīng)的分頻期間。在該方案中，作為脈沖吞沒計數(shù)器電路的輸出信號的脈沖信號Si，是與脈沖吞沒計數(shù)器電路的輸入信號即振蕩信號s5相互對應(yīng)的信號，且該脈沖信號Si所代表的分頻比Y(Si)為(N+1)X1+NX1=2N+1。該分頻比Y(Si)是PLL電路20的最小分頻比，其等于圖3及圖4所示現(xiàn)有PLL電路的分頻比X=2N+1。該脈沖信號Si輸入至相位比較器6后，相位比較器6便檢測該脈沖信號Si與基準(zhǔn)信號振蕩器7提供的基準(zhǔn)頻率信號sO之間的相位差。相位比較器6輸出的相位差信號s2被輸入給電荷泵電路8,由此被轉(zhuǎn)換成電壓信號或電流信號。電荷泵電路8輸出的信號s3被輸入給環(huán)路濾波器9，由環(huán)路濾波器9從信號s3中提取直流成分。該直流成分作為電壓信號而被輸入給振蕩電路I。該電壓信號用于控制振蕩電路I的振蕩頻率，以消除脈沖信號Si與基準(zhǔn)頻率信號sO間的相位差。相位比較器6、電荷泵電路8、環(huán)路濾波器9、以及振蕩電路I各自的動作在后述例中也是同樣的。以下，設(shè)想控制電路5將比較基準(zhǔn)值a=I提供給比較器4(參照圖2的(b))。在裝置電源接通的同時，計數(shù)器電路3進行初始化，由此從“O”開始進行計數(shù)?？勺兎诸l器2首先按照I/(N+1)的分頻比，對振蕩電路I輸出的振蕩信號s5進行分頻。計數(shù)器電路3對可變分頻器2輸出的分頻信號Cl進行計數(shù)，并將“O”作為最初的計數(shù)值c2而輸出給比較器4。由于輸入至比較器4的計數(shù)值c2與比較基準(zhǔn)值a不一致，因此比較器4將脈沖信號Si維持為“低”電平。而當(dāng)計數(shù)器電路3將“I”作為下一個計數(shù)值c2而輸出給比較器4時，由于此時輸入至比較器4的該計數(shù)值c2與比較基準(zhǔn)值a相一致，因此比較器4使脈沖信號Si從“低”電平反轉(zhuǎn)至“高”電平。該“高”電平作為切換信號而輸入給可變分頻器2，于是可變分頻器2將分頻比切換成1/N。另外，比較器4同時還向計數(shù)器電路3輸出復(fù)位信號r。經(jīng)復(fù)位的計數(shù)器電路3對可變分頻器2輸出的分頻信號Cl，重新從“O”開始計數(shù)，并依次將“0”、“I”作為計數(shù)值C2而輸出給比較器4。當(dāng)輸入至比較器4的計數(shù)值C2為“I”時，由于此時計數(shù)值c2與比較基準(zhǔn)值a相一致，因此比較器4使脈沖信號Si從“高”電平反轉(zhuǎn)至“低”電平。該“低”電平作為切換信號而輸入給可變分頻器2，于是可變分頻器2將分頻比又切換回I/(N+1)。另外，比較器4同時還向計數(shù)器電路3輸出復(fù)位信號r。像這樣，脈沖信號Si是具有由以下兩分頻期間之和所構(gòu)成的周期的信號，該兩分頻期間為占據(jù)計數(shù)器電路3中2個計數(shù)期間的、與分頻比I/(N+1)相對應(yīng)的分頻期間；占據(jù)計數(shù)器電路3中2個計數(shù)期間的、與分頻比1/N相對應(yīng)的分頻期間。在該方案中，作為脈沖吞沒計數(shù)器電路的輸出信號的脈沖信號Si，是與脈沖吞沒計數(shù)器電路的輸入信號即振蕩信號s5相互對應(yīng)的信號，且該脈沖信號Si所代表的分頻比Y(Si)為(N+1)X2+NX2=4N+2。以下，設(shè)想控制電路5將比較基準(zhǔn)值a=2提供給比較器4(參照圖2的(C))。在裝置電源接通的同時，計數(shù)器電路3進行初始化，由此從“O”開始進行計數(shù)?？勺兎诸l器2首先按照I/(N+1)的分頻比，對振蕩電路I輸出的振蕩信號s5進行分頻。計數(shù)器電路3對可變分頻器2輸出的分頻信號Cl進行計數(shù)，并依次將“0”、“1”、“2”作為計數(shù)值c2而輸出給比較器4。在輸入至比較器4的計數(shù)值c2為“O”或“I”時，由于此時計數(shù)值c2與比較基準(zhǔn)值a不一致，因此比較器4將脈沖信號Si維持為“低”電平。而當(dāng)輸入至比較器4的計數(shù)值c2為“2”時，由于此時計數(shù)值c2與比較基準(zhǔn)值a相一致，因此比較器4使脈沖信號Si從“低”電平反轉(zhuǎn)至“高”電平。該“高”電平作為切換信號而輸入給可變分頻器2，于是可變分頻器2將分頻比切換成1/N。另外，比較器4同時還向計數(shù)器電路3輸出復(fù)位信號r。經(jīng)復(fù)位的計數(shù)器電路3對可變分頻器2輸出的分頻信號Cl，重新從“O”開始計數(shù)，并依次將“0”、“1”、“2”作為計數(shù)值c2而輸出給比較器4。當(dāng)輸入至比較器4的計數(shù)值c2為“2”時，由于此時計數(shù)值c2與比較基準(zhǔn)值a相一致，因此比較器4使脈沖信號Si從“高”電平反轉(zhuǎn)至“低”電平。該“低”電平作為切換信號而輸入給可變分頻器2，于是可變分頻器2將分頻比又切換回I/(N+1)。另外，比較器4同時還向計數(shù)器電路3輸出復(fù)位信號r。像這樣，脈沖信號Si是具有由以下兩分頻期間之和所構(gòu)成的周期的信號，該兩分頻期間為占據(jù)計數(shù)器電路3中3個計數(shù)期間的、與分頻比I/(N+1)相對應(yīng)的分頻期間；占據(jù)計數(shù)器電路3中3個計數(shù)期間的、與分頻比1/N相對應(yīng)的分頻期間。在該方案中，作為脈沖吞沒計數(shù)器電路的輸出信號的脈沖信號Si，是與脈沖吞沒計數(shù)器電路的輸入信號即振蕩信號s5相互對應(yīng)的信號，且該脈沖信號Si所代表的分頻比Y(Si)為(N+1)X3+NX3=6N+3。以下，設(shè)想控制電路5將比較基準(zhǔn)值a=3提供給比較器4(參照圖2的(d))。在裝置電源接通的同時，計數(shù)器電路3進行初始化，由此從“O”開始進行計數(shù)?？勺兎诸l器2首先按照I/(N+1)的分頻比，對振蕩電路I輸出的振蕩信號s5進行分頻。計數(shù)器電路3對可變分頻器2輸出的分頻信號Cl進行計數(shù)，并依次將“0”、“1”、“2”、“3”作為計數(shù)值c2而輸出給比較器4。在輸入至比較器4的計數(shù)值c2為“O”或“I”或“2”時，由于此時計數(shù)值c2與比較基準(zhǔn)值a不一致，因此比較器4將脈沖信號Si維持為“低”電平。而當(dāng)輸入至比較器4的計數(shù)值c2為“3”時，由于此時計數(shù)值c2與比較基準(zhǔn)值a相一致，因此比較器4使脈沖信號Si從“低”電平反轉(zhuǎn)至“高”電平。該“高”電平作為切換信號而輸入給可變分頻器2，于是可變分頻器2將分頻比切換成1/N。另外，比較器4同時還向計數(shù)器電路3輸出復(fù)位信號r。經(jīng)復(fù)位的計數(shù)器電路3對可變分頻器2輸出的分頻信號Cl，重新從“O”開始計數(shù)，并依次將“0”、“1”、“2”、“3”作為計數(shù)值c2而輸出給比較器4。當(dāng)輸入至比較器4的計數(shù)值c2為“3”時，由于此時計數(shù)值c2與比較基準(zhǔn)值a相一致，因此比較器4使脈沖信號si從“高”電平反轉(zhuǎn)至“低”電平。該“低”電平作為切換信號而輸入給可變分頻器2，于是可變分頻器2將分頻比又切換回I/(N+1)。另外，比較器4同時還向計數(shù)器電路3輸出復(fù)位信號r。像這樣，脈沖信號Si是具有由以下兩分頻期間之和所構(gòu)成的周期的信號，該兩分頻期間為占據(jù)計數(shù)器電路3中4個計數(shù)期間的、與分頻比I/(N+1)相對應(yīng)的分頻期間；占據(jù)計數(shù)器電路3中4個計數(shù)期間的、與分頻比1/N相對應(yīng)的分頻期間。在該方案中，作為脈沖吞沒計數(shù)器電路的輸出信號的脈沖信號Si，是與脈沖吞沒計數(shù)器電路的輸入信號即振蕩信號s5相互對應(yīng)的信號，且該脈沖信號Si所代表的分頻比Y(Si)為(N+1)X4+NX4=8N+4。在比較基準(zhǔn)值a為O3的上述各例中，a=3時的Y(si)=8N+4，為最大分頻t匕。該分頻比大于圖3及圖4所示現(xiàn)有PLL電路中能進行4次計數(shù)的吞沒計數(shù)器的最大分頻比X=4N+3。本實施方式中，分別在與I/(N+1)相對應(yīng)的分頻期間以及與1/N相對應(yīng)的分頻期間中，計數(shù)到計數(shù)器電路3中所設(shè)定好的與比較基準(zhǔn)值a相等的極限計數(shù)值為止，且這兩個分頻期間之和決定了最終分頻信號的周期長度，因此本實施方式能設(shè)定非常大的分頻比。若用k(k為自然數(shù))來表達脈沖吞沒計數(shù)器所能計數(shù)的次數(shù)，則在圖3及圖4所示現(xiàn)有PLL電路中一般所能獲得的最大分頻比為X=(N+1)X(k一I)+NXI=kN+k一I。而在本實施方式中，所能獲得的最大分頻比為Y(si)=(N+1)Xk+NXk=2kN+k0若采用現(xiàn)有的PLL電路，那么脈沖吞沒計數(shù)器電路的最終分頻輸出信號的一整個周期就會如圖3及圖4所示那樣被限制成吞沒計數(shù)器所能計數(shù)的次數(shù)k剛好被數(shù)完一遍的所需期間。而且這個現(xiàn)象并不僅限于發(fā)生在圖3及圖4所示的方案中。因此在現(xiàn)有技術(shù)的最大分頻比中，項“N”的乘數(shù)為k。而就本實施方式的最大分頻比而言，脈沖吞沒計數(shù)器電路的最終分頻輸出信號的一整個周期中能包含脈沖吞沒計數(shù)器所能計數(shù)的次數(shù)k剛好被數(shù)完一遍的所需期間的2倍期間。因此在本發(fā)明的最大分頻比中，項“N”的乘數(shù)為2k，所以能獲得非常大的最大分頻比。另一方面，本實施方式中的最小分頻比與現(xiàn)有PLL電路同樣，是根據(jù)吞沒計數(shù)器中的2個計數(shù)期間，來決定脈沖吞沒計數(shù)器電路的最終分頻輸出信號的一個最小周期的。所以能與現(xiàn)有技術(shù)同樣地實現(xiàn)較小的分頻比。如上所述，通過本實施方式，能實現(xiàn)一種能在不導(dǎo)致增大電路規(guī)模和功耗的情況下進一步增大電路整體上的分頻比可變范圍的分頻電路、以及具備該分頻電路的PLL電路和半導(dǎo)體集成電路。另外，雖然在以上的示例中以按基準(zhǔn)頻率的整數(shù)倍來控制振蕩器的Integer-N型PLL電路的動作為例子，對本發(fā)明進行說明。但本發(fā)明也適用于按基準(zhǔn)頻率的分數(shù)倍來控制振蕩器的Fractional-N型PLL電路。本發(fā)明并不限于上述各實施方式，結(jié)合常規(guī)技術(shù)對上述實施方式進行變更而得的技術(shù)方案、以及組合上述各實施方式而得的技術(shù)方案也包含在本發(fā)明的實施方式范圍內(nèi)。[產(chǎn)業(yè)上的利用可能性]本發(fā)明能較好地適用于采用了本振信號等穩(wěn)定化頻率信號的通信設(shè)備、高頻電路坐寸ο權(quán)利要求1.一種分頻電路，其特征在于具備可變分頻器，其能夠按2種分頻比來進行分頻，且按指定的所述分頻比對輸入過來的周期信號進行分頻，從而生成第I分頻信號并將該第I分頻信號輸出；計數(shù)器電路，其從初始值起，對所述可變分頻器輸出的所述第I分頻信號的循環(huán)數(shù)進行計數(shù)，從而獲得計數(shù)值并將該計數(shù)值輸出，且在復(fù)位后重新從初始值起進行計數(shù)；比較器，其將所述計數(shù)值與比較基準(zhǔn)值進行比較，并將生成的每當(dāng)所述計數(shù)值與所述比較基準(zhǔn)值一致時就進行高低電平反轉(zhuǎn)的脈沖信號，既作為針對于所述周期信號的第2分頻信號來輸出，又作為要在所述可變分頻器中指定的所述分頻比的切換信號來提供給所述可變分頻器，且還在每當(dāng)所述計數(shù)值與所述比較基準(zhǔn)值一致時，向所述計數(shù)器電路輸出復(fù)位信號來令所述計數(shù)器電路進行復(fù)位；控制電路，將所述比較基準(zhǔn)值提供給所述比較器。2.根據(jù)權(quán)利要求1所述的分頻電路，其特征在于具備存儲器，該存儲器中存儲有涉及所述比較基準(zhǔn)值的信息；所述控制電路從所述存儲器中讀出涉及所述比較基準(zhǔn)值的信息，從而將所述比較基準(zhǔn)值提供給所述比較器。3.根據(jù)權(quán)利要求1或2所述的分頻電路，其特征在于具備設(shè)定電路，該設(shè)定電路受理從外部輸入的涉及所述比較基準(zhǔn)值的信息；所述控制電路根據(jù)輸入到所述設(shè)定電路的涉及所述比較基準(zhǔn)值的信息，將所述比較基準(zhǔn)值提供給所述比較器。4.一種PLL電路，其特征在于具備權(quán)利要求1至3中任一項所述的分頻電路；以及振蕩電路，其能夠改變振蕩頻率，且輸出作為所述周期信號的振蕩信號；基準(zhǔn)信號振蕩器，其產(chǎn)生基準(zhǔn)頻率信號；相位比較器，其檢測所述第2分頻信號與所述基準(zhǔn)頻率信號之間的相位差；電荷泵電路，其將所述相位比較器檢測出的所述相位差，轉(zhuǎn)換成電壓信號或電流信號;環(huán)路濾波器，其對所述電荷泵電路的輸出進行濾波，并輸出用以對所述振蕩電路的所述振蕩頻率進行控制的信號。5.一種半導(dǎo)體集成電路，其特征在于具備振蕩電路以及權(quán)利要求1至3中任一項所述的分頻電路；所述振蕩電路能夠改變振蕩頻率，且輸出作為所述周期信號的振蕩信號；所述可變分頻器、所述計數(shù)器電路、所述比較器、所述控制電路、以及所述振蕩電路形成在同一半導(dǎo)體基板上。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路，其特征在于在形成有所述可變分頻器、所述計數(shù)器電路、所述比較器、所述控制電路、以及所述振蕩電路的半導(dǎo)體基板上還形成有檢測所述第2分頻信號與基準(zhǔn)頻率信號之間的相位差的相位比較器、以及將所述相位比較器檢測出的所述相位差轉(zhuǎn)換成電壓信號或電流信號的電荷泵電路。全文摘要本發(fā)明具備可變分頻器(2)，按2種分頻比來對周期信號(s5)進行分頻并輸出第1分頻信號(c1)；計數(shù)器電路(3)，輸出第1分頻信號(c1)的循環(huán)數(shù)的計數(shù)值(c2)，且在復(fù)位后重新從初始值起開始計數(shù)；比較器(4)，既將每當(dāng)計數(shù)值(c2)與比較基準(zhǔn)值(a)一致時就進行高低電平反轉(zhuǎn)的脈沖信號(s1)作為第2分頻信號來輸出，又將脈沖信號(s1)作為分頻比的切換信號來提供給可變分頻器(2)，還在每當(dāng)計數(shù)值(c2)與比較基準(zhǔn)值(a)一致時向計數(shù)器電路(3)輸出復(fù)位信號(r)；控制電路(5)，將比較基準(zhǔn)值(a)提供給比較器(4)。文檔編號H03L7/183GK103069718SQ201180039918公開日2013年4月24日申請日期2011年8月24日優(yōu)先權(quán)日2010年9月15日發(fā)明者滿仲健,田口滋也申請人:夏普株式會社