專利名稱：用于rf ic的高壓高頻esd防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
依據(jù)35U. S. C. § 119主張優(yōu)先權(quán)本專利申請案主張2010年I月19日申請的題目為“用于RF功率放大器的雙向 HVESD 箝位電路(Bi-directional HV ESD clamp for RF power amplifiers) ” 的第61/296，212號臨時申請案的優(yōu)先權(quán)，且所述臨時申請案轉(zhuǎn)讓給本受讓人且特此以引用的方式明確地并入本文中。本發(fā)明涉及電子設(shè)備，且更特定來說涉及靜電放電(ESD)防護(hù)電路的領(lǐng)域，且更具體來說涉及用于射頻集成電路的ESD防護(hù)的改進(jìn)。
背景技術(shù)：
靜電放電(ESD)防護(hù)是低壓深亞微米硅技術(shù)中的重要關(guān)注問題。硅集成電路(IC)的可靠性歸因于較小特征大小而正變得越來越關(guān)鍵。通過使用較薄柵極氧化物厚度，硅電路對來自ESD的應(yīng)力更為敏感。在IC的制造和裝配期間，ESD可引起損害。雖有成熟的高速切換技術(shù)和DC ESD防護(hù)的高壓穩(wěn)健性，但目前最先進(jìn)的硅技術(shù)中的射頻(RF) ESD防護(hù)設(shè)計仍為一挑戰(zhàn)，尤其對于高壓應(yīng)用來說。更具體來說，RF功率放大器需要在接地之上和之下的大信號擺幅，且其需要在高頻率下操作。在耦合到PA的集成電路的襯墊節(jié)點(diǎn)處的電壓擺幅超過可用硅工藝的操作限制的情況下，此變得尤其具有挑戰(zhàn)性。圖I描繪表示集成電路(IC)的ESD防護(hù)電路102的典型示意性框圖。所述表示說明性地描繪ESD防護(hù)電路102，其一端耦合到IC 100的受防護(hù)節(jié)點(diǎn)和IC襯墊104，且另一端耦合到接地。ESD防護(hù)電路102包含ESD防護(hù)裝置，例如迭接接地柵極驟回NFET (GGNFET)。在迭接配置中，ESD防護(hù)電路102包含兩個NFET裝置Npl和Np2。在IC 100的正常操作下，ESD防護(hù)電路102應(yīng)為斷開的。在正極性ESD脈沖期間，GGNFET提供有源放電路徑來將電流突波從IC襯墊104分流到接地。此外，其將IC襯墊電壓箝位(clamp)到足夠低的電平以避免損害IC的受防護(hù)電路節(jié)點(diǎn)。ESD防護(hù)電路102的特征在于接通電壓。此為ESD防護(hù)電路在接通之前可承受的最大電壓。更具體來說，ESD防護(hù)電路102在正常操作期間可承受為每一 NFET的最大操作電壓的兩倍的電壓。作為一實(shí)例，在典型65nm工藝中，長通道NFET具有3. 6伏的最大操作電壓，因此IC襯墊處的最大可允許電壓擺幅為7. 2V。集成式硅PA輸出電壓擺幅要求可能超出7. 2伏，從而使圖I中所展示的ESD防護(hù)電路不適合于需要高于7. 2V的電壓擺幅的PA設(shè)計。此外，GGNFET要求漏極鎮(zhèn)流電阻以實(shí)現(xiàn)傳導(dǎo)均一性。鎮(zhèn)流要求極大地增加了GGNFET的漏極節(jié)點(diǎn)D處的寄生負(fù)載電容，由此限制了 RF功率放大器的高頻操作。隨著操作頻率增加到千兆赫范圍，寄生電容充當(dāng)?shù)竭_(dá)接地的低阻抗路徑，且使RF功率放大器或耦合到IC襯墊的任何其它RF電路的性能顯著地降級。對于射頻集成電路(RFIC)來說，開發(fā)具有低寄生電容的ESD防護(hù)電路以用于高壓聞頻應(yīng)用是當(dāng)務(wù)之急
發(fā)明內(nèi)容


圖I描繪表示集成電路(IC)的ESD防護(hù)電路的典型示意性框圖。圖2展示在正電壓ESD脈沖期間提供ESD防護(hù)的ESD防護(hù)裝置的一實(shí)施例。圖3展示在負(fù)ESD電壓脈沖期間提供ESD防護(hù)的ESD防護(hù)裝置的一替代實(shí)施例。圖4展示在負(fù)ESD電壓脈沖期間提供ESD防護(hù)的ESD防護(hù)裝置的一替代實(shí)施例。圖5展示圖3中所展示的ESD防護(hù)裝置的一示范性實(shí)施例。圖6展示在正ESD電壓脈沖和負(fù)ESD電壓脈沖期間提供防護(hù)的雙向ESD防護(hù)裝置。 圖7展示通過以下各者對IC襯墊處的電壓的示范性電模擬(i)施加到IC襯墊的正弦波電壓；(ii)如圖2中所展示的實(shí)施例中的正ESD箝位電路；以及(iii)如圖5中所展示的實(shí)施例中的負(fù)ESD箝位電路。圖8展示圖5的漏極節(jié)點(diǎn)D和圖5的ESD防護(hù)裝置的源極節(jié)點(diǎn)S的偏壓電壓。圖9展示IC襯墊處的穩(wěn)態(tài)電壓和電流波形。圖10展示包含圖2和5中所展示的示范性ESD防護(hù)裝置的已制成的雙向ESD防護(hù)裝置的針對正ESD脈沖的所測量發(fā)射線脈沖(TLP)圖表。圖11展示包含圖2和5中所展示的示范性ESD防護(hù)裝置的已制成的雙向ESD防護(hù)裝置的針對負(fù)ESD脈沖的所測量發(fā)射線脈沖(TLP)圖表。圖12展示具有耦合到集成式單極三擲(SP3T)RF前端(RFFE)開關(guān)的IC襯墊的1C。圖13展示用于具有耦合到RFFE開關(guān)的IC襯墊的IC的ESD防護(hù)的一示范性實(shí)施例。圖14展示用于具有耦合到RFFE開關(guān)的IC襯墊的IC的ESD防護(hù)的一替代實(shí)施例。圖15展示已制成的IC的針對負(fù)電壓ESD脈沖的所測量發(fā)射線脈沖(TLP)圖表。
具體實(shí)施例方式詞語“示范性”在本文中用以意味著“充當(dāng)一實(shí)例、個例或說明”。不必將本文中描述為“示范性”的任何實(shí)施例解釋為比其它實(shí)施例優(yōu)選或有利。下文結(jié)合附圖所闡述的詳細(xì)描述希望作為對本發(fā)明的示范性實(shí)施例的描述，且不希望表示可實(shí)踐本發(fā)明的僅有實(shí)施例。貫穿此描述所使用的術(shù)語“示范性”意味著“充當(dāng)一實(shí)例、個例或說明”，且未必應(yīng)被解釋為比其它示范性實(shí)施例優(yōu)選或有利。所述詳細(xì)描述包括特定細(xì)節(jié)以便實(shí)現(xiàn)提供對本發(fā)明的示范性實(shí)施例的透徹理解的目的。所屬領(lǐng)域的技術(shù)人員將顯而易見，可在無這些特定細(xì)節(jié)的情況下實(shí)踐本發(fā)明的示范性實(shí)施例。在一些個例中，以框圖的形式展示眾所周知的結(jié)構(gòu)和裝置以便避免混淆本文中所呈現(xiàn)的示范性實(shí)施例的新穎性。所屬領(lǐng)域的技術(shù)人員將理解，可使用多種不同技藝和技術(shù)中的任一者來表示信息和信號。舉例來說，可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合來表示可貫穿以上描述所引用的數(shù)據(jù)、指令、命令、信息、信號、位、符號和碼片。本發(fā)明針對用于需要高壓和高頻操作兩者的RFIC的經(jīng)改進(jìn)的ESD防護(hù)電路。本發(fā)明揭示能夠僅在正ESD電壓脈沖期間或僅在負(fù)ESD電壓脈沖期間或在正ESD脈沖和負(fù)ESD脈沖兩者期間提供ESD防護(hù)的ESD防護(hù)電路的各種實(shí)施例。圖2展示在正電壓ESD脈沖期間提供ESD防護(hù)的ESD防護(hù)裝置的一實(shí)施例。如圖2中所展示，ESD防護(hù)裝置200包含預(yù)充電電路206、二極管網(wǎng)絡(luò)208和迭接接地柵極NFET(GGNFET)202o二極管網(wǎng)絡(luò)208包含以串聯(lián)方式連接的多個二極管。出于說明的目的，僅展示兩個二極管218和228。所屬領(lǐng)域的技術(shù)人員可了解，以串聯(lián)方式連接的任何數(shù)目的二極管可形成二極管網(wǎng)絡(luò)208。每一二極管為P+N阱二極管。存在其中二極管網(wǎng)絡(luò)可包含僅一個·P+N阱二極管的應(yīng)用。串聯(lián)配置中置于首位的二極管的陽極耦合到IC襯墊，且串聯(lián)配置中置于最后的二極管的陰極耦合到迭接GGNFET 202的漏極節(jié)點(diǎn)D。在圖2中所展示的特定實(shí)例中，第一二極管218的陽極耦合到IC襯墊204。第一二極管218的陰極耦合到第二二極管228的陽極，且第二二極管228的陰極耦合到迭接GGNFET 202的漏極節(jié)點(diǎn)D。預(yù)充電電路206的第一端子耦合到正電源Vdd，且預(yù)充電電路206的第二端子耦合到第二二極管228的陰極和迭接GGNFET 202的漏極。迭接GGNFET 202的源極節(jié)點(diǎn)S耦合到接地。迭接GGNFET 202包含至少兩個NFET裝置第一 NFET 212 (Npl)和第二 NFET214(Np2)。第一 NFET裝置212的柵極端子經(jīng)由電阻器222而耦合到接地。第一 NFET裝置212的漏極端子耦合到第二 NFET裝置214的源極端子。第二 NFET裝置214迭接到第一NFET裝置212。第二 NFET裝置214的柵極經(jīng)由電阻器224而耦合到正電源Vdd。正電源Vdd通過經(jīng)由電阻器224耦合到第二 NFET裝置214的柵極而將偏壓提供到迭接GGNFET裝置 202。所屬領(lǐng)域的技術(shù)人員將顯而易見，還可使用憑借正電壓源進(jìn)行操作的電荷泵電路來通過耦合到第二 NFET裝置214的柵極而將偏壓提供到迭接GGNFET裝置202。預(yù)充電網(wǎng)絡(luò)206包含二極管216。二極管216的陽極耦合到正電位Vdd。二極管216的陰極耦合到迭接GGNFET 202的漏極節(jié)點(diǎn)D。在一替代實(shí)施例中，可使用連接有二極管的MOSFET來替代二極管216。迭接GGNFET 202提供有源放電路徑以在正電壓ESD脈沖期間將電流突波從IC襯墊204分流到接地。當(dāng)IC襯墊204處的信號擺動到接地以上時，二極管網(wǎng)絡(luò)208將迭接GGNFET 202上的電壓減小到迭接GGNFET可承受的電平(即，在正常操作期間不使其崩潰，或接通)。二極管網(wǎng)絡(luò)通過將串聯(lián)到GGNFET的每一二極管的結(jié)電壓進(jìn)行加總而增加正常操作期間ESD防護(hù)裝置200的接通電壓。結(jié)果，IC襯墊處的可允許電壓擺幅增加。可使用選定數(shù)目的串聯(lián)連接的二極管來將ESD電路的接通電壓設(shè)定在所要電平。二極管網(wǎng)絡(luò)還減小由迭接GGNFET 202呈現(xiàn)給IC襯墊204的高電容性負(fù)載。通過將預(yù)充電電路206耦合到二極管網(wǎng)絡(luò)208，IC襯墊204的電容性負(fù)載經(jīng)減小到二極管網(wǎng)絡(luò)208的電容性負(fù)載。預(yù)充電電路206在迭接GGNFET 202的漏極處建立DC電壓電平。所述DC電壓電平等于正電源Vdd處的電壓減去二極管216的結(jié)電壓。建立迭接GGNFET的漏極處的DC電壓減小了從存在于迭接GGNFET的漏極處的信號達(dá)到均衡DC電壓所需的電荷量。因此，有效地將IC襯墊處的電容減小到二極管網(wǎng)絡(luò)的電容。ESD裝置200僅可在從IC襯墊到接地的方向上有效地傳導(dǎo)電流，由此僅在正電壓ESD脈沖期間為IC提供ESD防護(hù)。因為ESD裝置200不可在從接地到IC襯墊的方向上傳導(dǎo)電流，所以其不可在負(fù)電壓ESD脈沖期間為IC襯墊提供ESD防護(hù)。下文描述可在負(fù)電壓ESD脈沖期間提供ESD防護(hù)的替代實(shí)施例。圖3展示在負(fù)電壓ESD脈沖期間提供ESD防護(hù)的ESD防護(hù)裝置的一替代實(shí)施例。如圖3中所展示，ESD防護(hù)裝置300包含偏壓電路306、二極管網(wǎng)絡(luò)308和迭接接地柵極NFET302。偏壓電路306具有耦合到迭接GGNFET 302的源極節(jié)點(diǎn)S的第一端子、耦合到接地 的第二端子，和耦合到迭接接地柵極NFET的第一 NFET 312的柵極G2的第三端子。迭接GGNFET 302包含至少兩個NFET裝置第一 NFET裝置312 (Nnl)和第二 NFET裝置314 (Nn2)。第一 NFET裝置312迭接到第二 NFET裝置314。NFET裝置312的漏極耦合到接地。第一 NFET 312裝置的柵極耦合到偏壓電路306的第三端子。第一 NFET裝置312的源極耦合到第二 NFET裝置314的漏極。第二裝置314的柵極經(jīng)由電阻器324而耦合到第二 NFET裝置314的源極。NFET裝置Nnl和Nn2出自三重阱工藝。二極管網(wǎng)絡(luò)308包含以串聯(lián)方式連接的第一二極管318和第二二極管328。出于說明的目的，僅展示兩個二極管318和328。所屬領(lǐng)域的技術(shù)人員可了解，以串聯(lián)方式連接的任何數(shù)目的二極管可形成二極管網(wǎng)絡(luò)308。每一二極管為深N阱中的N+P阱二極管。存在其中二極管網(wǎng)絡(luò)可包含僅一個N+P阱二極管的應(yīng)用。迭接GGNFET 302提供有源放電路徑以在負(fù)電壓ESD脈沖期間將電流突波從接地分流到IC襯墊304。以與前一實(shí)施例類似的方式，當(dāng)IC襯墊304處的信號擺動到接地以下時，二極管網(wǎng)絡(luò)308將迭接GGNFET 302上的電壓減小到迭接GGNFET可承受而在正常操作期間不會崩潰或接通的電平。二極管網(wǎng)絡(luò)增加了 ESD防護(hù)裝置300在正常操作期間的接通電壓，且減小了由迭接GGNFET呈現(xiàn)給IC襯墊304的高電容性負(fù)載。所述對NFET裝置312Nnl和314Nn2需要迭接偏壓。因為NFET裝置出自三重阱工藝，所以迭接偏壓需要負(fù)電壓。迭接GGNFET的柵極處的適當(dāng)負(fù)電壓確保迭接GGNFET在IC的正常操作期間保持?jǐn)嚅_。可通過使用存在于IC襯墊處的RF信號的偏壓電路(如圖3的實(shí)施例中所展示)來產(chǎn)生所述負(fù)電壓，或通過使用如圖4的實(shí)施例中所展示的電荷泵來產(chǎn)生所述負(fù)電壓。所屬領(lǐng)域的技術(shù)人員還將顯而易見，在負(fù)電源供應(yīng)器可用的情況下，可使用此負(fù)電源供應(yīng)器來提供所要的迭接偏壓電壓。在圖3的示范性實(shí)施例中，二極管網(wǎng)絡(luò)308對RF信號進(jìn)行整流，且設(shè)定迭接GGNFET 302的源極節(jié)點(diǎn)S處的DC電壓。建立迭接GGNFET 302的源極處的DC電壓減小了從存在于迭接GGNFET 302的漏極處的信號達(dá)到均衡DC電壓所需的電荷量。因此，有效地將IC襯墊304處的電容減小到二極管網(wǎng)絡(luò)308的電容。偏壓電路306使用迭接GGNFET的源極處的DC電壓在NFET裝置Nnl312的柵極G2處產(chǎn)生適當(dāng)負(fù)電壓。
圖4展示在負(fù)ESD電壓脈沖期間提供ESD防護(hù)的ESD防護(hù)裝置的一替代實(shí)施例。如圖4中所展示，ESD防護(hù)裝置300a包含電荷泵電路316、二極管網(wǎng)絡(luò)308和迭接接地柵極NFET 302。在圖4的示范性實(shí)施例中，使用電荷泵電路316替代偏壓電路306以在NFET裝置312的柵極處提供適當(dāng)負(fù)偏壓電壓。電荷泵電路316具有耦合到正電源供應(yīng)器Vdd的第一端子、耦合到接地的第二端子，和耦合到NFET 312的柵極的第三端子。電荷泵電路316憑借正電源供應(yīng)器Vdd進(jìn)行操作以提供所要的迭接偏壓電壓。所屬領(lǐng)域的技術(shù)人員將顯而易見，可使用各種電荷泵電路來將電源供應(yīng)器的正電壓轉(zhuǎn)換成負(fù)電壓，因此未展示電荷泵電路實(shí)施方案。因為呈現(xiàn)給電荷泵的負(fù)載為柵極電容，所以電荷泵可經(jīng)設(shè)計以消耗極少電力。通常，二極管318和328的深N阱端子連接到正電源Vdd以對裝置318和328的 寄生二極管(形成于其P阱結(jié)與N阱之間)施加反向偏壓。圖5展示圖3中所展示的ESD防護(hù)裝置的一示范性實(shí)施例。在圖5中所展示的示范性實(shí)施例中，偏壓電路306a包含多個NFET (展示了 3個)和一個電阻器。所述多個NFET以串聯(lián)方式連接，且其制造于深N阱中01、吧和吧)。所述NFET呈連接有二極管的配置，且提供從迭接GGNFET 302的柵極到迭接GGNFET的源極的低阻抗。當(dāng)通過RF信號對迭接GGNFET的源極進(jìn)行供電時，迭接GGNFET的柵極處的迭接偏壓電壓迅速隨動于迭接GGNFET的源極處的偏壓電壓。相對于迭接NFET的源極的偏壓電壓為NFET閾值電壓(Vt)降的約3倍。通過迭接GGNFET的源極處的偏壓電壓減去NI到N3的3倍Vt降的總和再除以電阻器Rn2326的值來設(shè)定偏壓電路的DC電流。適當(dāng)?shù)剡x擇連接有二極管的NFET的數(shù)目以產(chǎn)生迭接NFET的所要負(fù)電壓。在圖3、圖4和圖5中所展示的ESD裝置的脈沖正ESD測試期間，發(fā)現(xiàn)二極管328的N+/P阱結(jié)將經(jīng)由前向偏壓的P講/深N阱結(jié)而突崩到Vdd節(jié)點(diǎn)(其在ESD測試期間保持在接地)。結(jié)果，二極管328將在ESD裝置可到達(dá)所要觸發(fā)電壓之前擊穿?？赏ㄟ^使電阻器301與深N阱端子和正電源Vdd串聯(lián)在一起來改進(jìn)二極管328的N+/P阱結(jié)的失效電壓。結(jié)果，可使失效電壓增加在失效期間預(yù)期的電流與電阻器301的電阻值的乘積。圖6展示在正ESD電壓脈沖和負(fù)ESD電壓脈沖期間提供防護(hù)的雙向ESD防護(hù)裝置。ESD防護(hù)裝置600包含正ESD箝位電路200和負(fù)ESD箝位電路300。正ESD箝位電路200與負(fù)ESD箝位電路300并聯(lián)地連接。正ESD箝位電路200提供正ESD脈沖期間的防護(hù)，且其包含圖2的ESD防護(hù)電路。負(fù)ESD箝位電路300提供負(fù)ESD脈沖期間的ESD防護(hù)。所屬領(lǐng)域的技術(shù)人員將顯而易見，圖3、圖4和圖5中所呈現(xiàn)的示范性實(shí)施例中的任一者可用作負(fù)ESD箝位電路。參考CMOS裝置來描述本發(fā)明的實(shí)施例。然而，所屬領(lǐng)域的一般技術(shù)人員將了解，本發(fā)明可應(yīng)用于雙極、BiCM0S、SiGe BiCMOS，和易受由ESD引起的損害的其它工藝。本發(fā)明包括ESD防護(hù)裝置的各種實(shí)施例，所述ESD防護(hù)裝置具有接通電壓和高電流箝位特性以使得ESD瞬變電壓將得到恰當(dāng)限制以便不損害任何柵極氧化物或其它易受損的半導(dǎo)體裝置。圖7展示通過以下各者對IC襯墊處的電壓的示范性電模擬(i)施加到IC襯墊的正弦波電壓；(ii)如圖2中所展示的實(shí)施例中的正ESD箝位電路；以及(iii)如圖5中所展示的實(shí)施例中的負(fù)ESD箝位電路。正ESD箝位電路和負(fù)ESD箝位電路并聯(lián)地連接。
射頻(RF)信號源電阻經(jīng)設(shè)定為50 Q。RF信號的振幅經(jīng)設(shè)定為6. 5V，且DC偏移電壓經(jīng)設(shè)定為I. IV。頻率經(jīng)設(shè)定為2. 5GHz。注意，在幾個循環(huán)內(nèi)存在短暫瞬變，其可歸因于對ESD防護(hù)裝置200的迭接GGNFET的漏極節(jié)點(diǎn)D進(jìn)行部分地充電，以及對ESD防護(hù)裝置300的迭接GGNFET的源極節(jié)點(diǎn)S進(jìn)行完全充電。在幾個循環(huán)之后，達(dá)到穩(wěn)態(tài)。圖8展示圖5的漏極節(jié)點(diǎn)D和圖5的ESD防護(hù)裝置的源極節(jié)點(diǎn)S的偏壓電壓。曲線800展示漏極節(jié)點(diǎn)D處的偏壓電壓。且曲線801展示源極節(jié)點(diǎn)S處的偏壓電壓。注意，所述電壓充分低于迭接GGNFET的最大崩潰電壓(其對于所呈現(xiàn)的實(shí)例來說為7. 2V)。圖9展示IC襯墊處的穩(wěn)態(tài)電壓和電流波形。曲線900展示穩(wěn)態(tài)電壓波形，且曲線901展示穩(wěn)態(tài)電流波形。注意，電流與電壓的相位差為約90度，其是由于兩個ESD箝位電路的占優(yōu)勢的電容性負(fù)載。有效電容經(jīng)計算為125fF。圖10展示包含圖2和5中所展示的示范性ESD防護(hù)裝置的已制成的雙向ESD防護(hù)裝置的針對正ESD脈沖的所測量發(fā)射線脈沖(TLP)圖表。
圖11展示包含圖2和5中所展示的示范性ESD防護(hù)裝置的已制成的雙向ESD防護(hù)裝置的針對負(fù)ESD脈沖的所測量發(fā)射線脈沖(TLP)圖表。用于測量的TLP具有IOOns的脈沖寬度。TLP失效電流與人體模型(HBM)失效電壓之間的轉(zhuǎn)換因數(shù)為約2kV HBM/A TLP。因此，對于工業(yè)范圍上2kV HBM的一般規(guī)范來說，此復(fù)合箝位電路足夠合適。圖12展示具有耦合到集成式單極三擲(SP3T) RF前端(RFFE)開關(guān)的IC襯墊的1C。IC襯墊由雙向ESD箝位電路防護(hù)。雙向ESD箝位電路1010耦合到IC襯墊1014以在施加于IC襯墊1014處的正或負(fù)電壓ESD脈沖期間為IC 1000提供防護(hù)。雙向箝位電路1010包含例如圖6的裝置600等裝置。IC襯墊經(jīng)由RF前端(RFFE)開關(guān)1013而耦合到集成式功率放大器1011、集成式低噪聲放大器1012和第二 IC 1015。RFFE開關(guān)1013為單極三擲(SP3T)開關(guān)，且包含發(fā)射路徑1023、接收路徑1024和第二 IC路徑1025。RFFE開關(guān)1013為具有三個端口 端口I (P1)、端口 2(P2)和端口 3(P3)的單個極，所述端口分別與發(fā)射路徑1023、接收路徑1024和第二 IC路徑1025相關(guān)聯(lián)。發(fā)射路徑1023具有耦合到PA 1011的第一端子、耦合到IC襯墊1014的第二端子，和耦合到接地的第三端子。接收路徑1024具有耦合到LNA 1012的第一端子、耦合到IC襯墊1014的第二端子，和耦合到接地的第三端子。第二 IC路徑1025具有耦合到第二 IC襯墊1034的第一端子、耦合到IC襯墊1014的第二端子，和耦合到接地的第三端子。第二 IC襯墊1034耦合到負(fù)ESD 二極管1032，且耦合到正ESD 二極管1030。在特定情形下，需要進(jìn)一步減小由雙向ESD箝位電路1010呈現(xiàn)的寄生電容以改進(jìn)經(jīng)由RFFE開關(guān)而耦合到IC襯墊的RF電路的RF性能。如果僅使用正ESD箝位電路(例如，圖2的ESD裝置200)來為耦合到RFFE開關(guān)的IC襯墊或為第二 IC襯墊或為所述兩者提供ESD防護(hù)，則寄生電容的進(jìn)一步減小可為可能的。當(dāng)僅一個ESD箝位電路耦合到IC襯墊時，寄生電容得以顯著減小。圖13展示用于具有耦合到RFFE開關(guān)的IC襯墊的IC的ESD防護(hù)的一示范性實(shí)施例。IC襯墊1114耦合到正ESD箝位電路1110。IC襯墊進(jìn)一步經(jīng)由RF前端(RFFE)開關(guān)1113而耦合到集成式功率放大器1111、集成式低噪聲放大器1112和第二 IC 1115。RFFE開關(guān)1113為單極三擲(SP3T)開關(guān)，且包含發(fā)射路徑1123、接收路徑1124和第二 IC路徑1125。第二 IC路徑1125包含串聯(lián)開關(guān)1140和分流開關(guān)1144。串聯(lián)開關(guān)1140具有耦合到IC襯墊1114的一個端子和耦合到第二 IC襯墊1134的第二端子。RFFE開關(guān)1113為具有三個端口 端口 I (Pl)、端口 2 (P2)和端口 3(P3)的單個極，所述端口分別與發(fā)射路徑1123、接收路徑1124和第二 IC路徑1125相關(guān)聯(lián)。發(fā)射路徑1123具有耦合到PA 1111的第一端子、耦合到IC襯墊1114的第二端子，和耦合到接地的第三端子。接收路徑1124具有耦合到LNA 1112的第一端子、耦合到IC襯墊1114的第二端子，和耦合到接地的第三端子。第二 IC路徑1125具有耦合到第二 IC襯墊1134的第一端子、耦合到IC襯墊1114的第二端子，和耦合到接地的第三端子。第二 IC襯墊1134耦合到正ESD箝位電路1130且耦合到ESD防護(hù)電路1142。正ESD箝位電路1110和1130中的每一者包含例如圖2的裝置200等ESD裝置。正ESD箝位電路1110在施加于IC襯墊1114處的正ESD電壓脈沖期間為IC 1100 提供ESD防護(hù)。然而，圖2的ESD裝置200在從接地到IC襯墊1114的方向上不可有效地傳導(dǎo)電流，由此其不可在負(fù)電壓ESD電壓期間為IC提供ESD防護(hù)。針對負(fù)電壓ESD脈沖的ESD防護(hù)由從IC襯墊1114到負(fù)ESD 二極管1132的接地而形成的低阻抗路徑來提供。所述低阻抗路徑包含串聯(lián)開關(guān)1140和ESD防護(hù)電路1142。ESD防護(hù)電路1142包含ESD 二極管1132，所述ESD 二極管具有耦合到接地的陽極和連接到IC襯墊1134的陰極。在負(fù)電壓ESD脈沖期間，IC襯墊1114處于低于接地的電位。結(jié)果，第二 IC路徑1125的串聯(lián)開關(guān)1140接通且提供從接地開始經(jīng)由ESD 二極管1132的低阻抗路徑。因此，在負(fù)ESD電壓脈沖期間，ESD電流可從接地經(jīng)由ESD 二極管而流動。在RFFE開關(guān)無經(jīng)由ESD防護(hù)電路(例如，ESD 二極管)而耦合到接地的路徑的情況下，ESD 二極管可適當(dāng)?shù)剡B接到RFFE開關(guān)的分流路徑以形成如圖14中所展示且下文描述的ESD防護(hù)電路。圖14展示用于具有耦合到RFFE開關(guān)的IC襯墊的IC的ESD防護(hù)的一替代實(shí)施例。IC襯墊1214耦合到正ESD箝位電路1210。IC襯墊進(jìn)一步經(jīng)由RF前端(RFFE)開關(guān)1213而耦合到集成式功率放大器1211、集成式低噪聲放大器1212。RFFE開關(guān)1213為單極雙擲(SP2T)開關(guān)，且包含發(fā)射路徑1223和接收路徑1224。接收路徑1224包含串聯(lián)開關(guān)1240和分流開關(guān)1244。分流開關(guān)1244經(jīng)由電容器1230而耦合到接地。RFFE開關(guān)1213為具有兩個端口(端口 I (Pl)和端口 2 (P2))的單個極，所述端口分別與發(fā)射路徑1223和接收路徑1224相關(guān)聯(lián)。發(fā)射路徑1223具有耦合到PA 1211的第一端子、耦合到IC襯墊1214的第二端子，和耦合到接地的第三端子。接收路徑1224具有耦合到LNA 1212的第一端子、耦合到IC襯墊1214的第二端子，和耦合到接地的第三端子。正ESD箝位電路1210包含例如圖2的ESD裝置200等ESD裝置。正ESD箝位電路1210在施加于IC襯墊1214處的正電壓ESD脈沖期間為IC 1200提供ESD防護(hù)。然而，圖2的ESD裝置200不可在從接地到IC襯墊1214的方向上有效地傳導(dǎo)電流，由此其不可在負(fù)電壓ESD脈沖期間為IC提供ESD防護(hù)。針對負(fù)電壓ESD脈沖的ESD防護(hù)通過將串聯(lián)開關(guān)1240連接到ESD防護(hù)電路1242而提供。ESD防護(hù)電路1242包括耦合到ESD 二極管1232的分流開關(guān)1244。ESD 二極管1232具有耦合到接地的陽極，和耦合到分流開關(guān)1244的陰極。在負(fù)電壓ESD脈沖期間，IC襯墊1214處于低于接地的電位。結(jié)果，串聯(lián)開關(guān)1240和分流開關(guān)1244接通以提供從接地經(jīng)由ESD 二極管1232到IC襯墊的低阻抗路徑。因此，在負(fù)電壓ESD脈沖期間，ESD電流可從接地經(jīng)由ESD 二極管而流動。所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，參看圖13和圖14而呈現(xiàn)的所提議解決方案不限于SP3T和SP2T類型的RFFE開關(guān)。所提議的ESD防護(hù)解決方案可為具有耦合到RFFE開關(guān)的IC襯墊的IC提供ESD防護(hù)，其中所述RFFE開關(guān)包含任何數(shù)目的路徑，所述路徑具有其相應(yīng)端口。圖15展示已制成的IC的針對負(fù)電壓ESD脈沖的所測量發(fā)射線脈沖(TLP)圖表。用于測量的TLP具有IOOns的脈沖寬度。注意，電壓和電流經(jīng)繪制為絕對值，且實(shí)際上相對于接地為負(fù)的。針對正ESD脈沖的TLP測量已證明了與圖10中所展示的結(jié)果相同的結(jié)果，因為ESD防護(hù)主要?dú)w因于正ESC箝位電路。 技術(shù)人員將進(jìn)一步了解，結(jié)合本文中所揭示的實(shí)施例而描述的各種說明性邏輯塊、模塊、電路和算法步驟可經(jīng)實(shí)施為電子硬件、計算機(jī)軟件或兩者的組合。為了清楚地說明硬件與軟件的此可互換性，上文已大體上在功能性方面描述了各種說明性組件、塊、模塊、電路和步驟。將此功能性實(shí)施為硬件還是軟件取決于特定應(yīng)用和強(qiáng)加于整個系統(tǒng)的設(shè)計約束。熟練的技術(shù)人員可針對每一特定應(yīng)用以不同方式來實(shí)施所描述的功能性，但此類實(shí)施決策不應(yīng)被解釋為導(dǎo)致脫離本發(fā)明的示范性實(shí)施例的范圍。可利用通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其它可編程邏輯裝置、離散門或晶體管邏輯、離散硬件組件或經(jīng)設(shè)計以執(zhí)行本文中所描述的功能的其任何組合來實(shí)施或執(zhí)行結(jié)合本文中所揭示的實(shí)施例而描述的各種說明性邏輯塊、模塊和電路。通用處理器可為微處理器，但在替代方案中，處理器可為任何常規(guī)處理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可經(jīng)實(shí)施為計算裝置的組合，例如DSP與微處理器的組合、多個微處理器的組合、結(jié)合DSP核心的一個或一個以上微處理器，或任一其它此類配置。結(jié)合本文中所揭示的實(shí)施例而描述的方法或算法的步驟可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中，或兩者的組合中。軟件模塊可駐留于隨機(jī)存取存儲器(RAM)、快閃存儲器、只讀存儲器(ROM)、電可編程ROM (EPROM)、電可擦除可編程ROM (EEPROM)、寄存器、硬盤、可裝卸盤、CD-ROM或此項技術(shù)中已知的任何其它形式的存儲媒體中。將示范性存儲媒體耦合到處理器以使得所述處理器可從所述存儲媒體讀取信息和將信息寫入到所述存儲媒體。在替代方案中，存儲媒體可與處理器成一體式。處理器和存儲媒體可駐留于ASIC中。所述ASIC可駐留于用戶終端中。在替代方案中，處理器和存儲媒體可作為離散組件而駐留于用戶終端中。在一個或一個以上示范性實(shí)施例中，可在硬件、軟件、固件或其任何組合中實(shí)施所描述的功能。如果實(shí)施于軟件中，那么可將所述功能作為一個或一個以上指令或代碼而存儲于計算機(jī)可讀媒體上或經(jīng)由計算機(jī)可讀媒體來發(fā)射。計算機(jī)可讀媒體包括計算機(jī)存儲媒體和通信媒體兩者，通信媒體包括促進(jìn)計算機(jī)程序從一處到另一處的傳送的任何媒體。存儲媒體可為可由計算機(jī)存取的任何可用媒體。通過實(shí)例且并非限制，此計算機(jī)可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其它光盤存儲裝置、磁盤存儲裝置或其它磁性存儲裝置，或可用以載運(yùn)或存儲呈指令或數(shù)據(jù)結(jié)構(gòu)形式的所要程序代碼并可由計算機(jī)存取的任何其它媒體。并且，將任何連接恰當(dāng)?shù)胤Q為計算機(jī)可讀媒體。舉例來說，如果使用同軸電纜、光纖纜線、雙絞線、數(shù)字訂戶線(DSL)或無線技術(shù)(例如，紅外線、無線電和微波)從網(wǎng)站、服務(wù)器或其它遠(yuǎn)程源來發(fā)射軟件，那么同軸電纜、光纖纜線、雙絞線、DSL或無線技術(shù)(例如，紅夕卜線、無線電和微波)包括于媒體的定義中。如本文中所使用，磁盤(Disk)和光盤(disc)包括緊密光盤(CD)、激光光盤、光學(xué)光盤、數(shù)字多功能光盤(DVD)、軟性磁盤和藍(lán)光光盤，其中磁盤通常以磁性方式再現(xiàn)數(shù)據(jù)，而光盤通過激光以光學(xué)方式再現(xiàn)數(shù)據(jù)。以上各物的組合也應(yīng)包括于計算機(jī)可讀媒體的范圍內(nèi)。提供對所揭示的示范性實(shí)施例的先前描述以使所屬領(lǐng)域的任何技術(shù)人員能夠制 造或使用本發(fā)明。所屬領(lǐng)域的技術(shù)人員將易于顯而易見對這些示范性實(shí)施例的各種修改，且在不脫離本發(fā)明的精神或范圍的情況下，本發(fā)明中所界定的一般原理可適用于其它實(shí)施例。因此，本發(fā)明不希望限于本文中所展示的實(shí)施例，而是應(yīng)被賦予與本文中所揭示的原理和新穎特征一致的最廣范圍。
權(quán)利要求
1.一種為集成電路IC提供防護(hù)以對抗正電壓ESD脈沖的裝置，所述裝置包括迭接接地柵極NFET，所述裝置包含 二極管網(wǎng)絡(luò)，其耦合于所述IC的IC襯墊與所述迭接接地柵極NFET的漏極之間，其中所述二極管網(wǎng)絡(luò)將所述裝置的接通電壓設(shè)定在所要電平；以及 預(yù)充電電路，其用以將所述迭接接地柵極NFET的所述漏極處的偏壓電壓設(shè)定在所要電平以便減小所述IC襯墊處的電容性負(fù)載。
2.根據(jù)權(quán)利要求I所述的裝置，其中所述預(yù)充電電路包含二極管，所述二極管具有耦合到正電源的陽極，以及耦合到所述迭接接地柵極NFET的所述漏極且耦合到所述二極管網(wǎng)絡(luò)的陰極。
3.根據(jù)權(quán)利要求I所述的裝置，其中所述二極管網(wǎng)絡(luò)包含至少第一二極管，所述至少第一二極管具有耦合到所述迭接接地柵極NFET的所述漏極的陰極，以及耦合到所述IC的所述IC襯墊的陽極。
4.根據(jù)權(quán)利要求3所述的裝置，其中所述二極管網(wǎng)絡(luò)包含以串聯(lián)方式連接的多個二極管，所述第一二極管的陽極耦合到所述IC的所述IC襯墊，且最后的二極管的陰極耦合到所述迭接接地柵極NFET的所述漏極。
5.根據(jù)權(quán)利要求4所述的裝置，其中所述二極管為P+N阱二極管。
6.根據(jù)權(quán)利要求I所述的裝置，其中所述迭接接地柵極NFET包含呈迭接配置的至少第一 NFET和第二 NFET，且其中所述第一 NFET的柵極經(jīng)由第一電阻器而耦合到接地，所述第一 NFET的漏極耦合到所述第二 NFET的源極，所述第二 NFET的漏極耦合到所述二極管網(wǎng)絡(luò)，且所述第二 NFET的柵極經(jīng)由第二電阻器而耦合到電源供應(yīng)器。
7.根據(jù)權(quán)利要求I所述的裝置，其進(jìn)一步包含用于對所述迭接接地柵極NFET的柵極施加偏壓的電荷泵。
8.一種用于為IC提供防護(hù)以對抗負(fù)電壓ESD脈沖的裝置，所述裝置包括迭接接地柵極NFET，所述裝置包含 二極管網(wǎng)絡(luò)，其耦合于所述IC的IC襯墊與所述迭接接地柵極NFET的源極之間，其中所述二極管網(wǎng)絡(luò)將所述裝置的接通電壓設(shè)定在所要電平；以及 偏壓電路，其用以設(shè)定所述迭接接地柵極NFET的所述柵極處的所要負(fù)電壓電平。
9.根據(jù)權(quán)利要求8所述的裝置，其中所述迭接接地柵極NFET包含呈迭接配置的至少第一NFET和第二NFET，且其中所述偏壓電路具有耦合到所述第二 NFET的源極的第一端子、耦合到接地的第二端子，以及耦合到所述第一 NFET的柵極的第三端子，所述第三端子為所述第一 NFET的所述柵極提供所要負(fù)電壓電平。
10.根據(jù)權(quán)利要求8所述的裝置，其中所述二極管網(wǎng)絡(luò)包含至少第一二極管，所述至少第一二極管具有耦合到所述迭接接地柵極NFET的所述源極的陽極，以及耦合到所述IC的所述IC襯墊的陰極。
11.根據(jù)權(quán)利要求10所述的裝置，其中所述二極管網(wǎng)絡(luò)包含以串聯(lián)方式連接的多個二極管，在所述串聯(lián)中的第一個二極管的陽極耦合到所述迭接接地柵極NFET的所述源極，且在所述串聯(lián)中的最后的二極管的陰極耦合到所述IC的所述IC襯墊。
12.根據(jù)權(quán)利要求11所述的裝置，其中所述二極管為N+P阱二極管，其具有經(jīng)由電阻器而耦合到正電源的深N阱端子。
13.根據(jù)權(quán)利要求9所述的裝置，其中所述偏壓電路為用于設(shè)定所述第一NFET的所述柵極處的所要負(fù)電壓電平的電荷泵電路。
14.根據(jù)權(quán)利要求9所述的裝置，其中所述偏壓電路包含呈串聯(lián)連接的多個NFET裝置，和電阻器，其中每一 NFET裝置經(jīng)配置為二極管，第一 NFET裝置耦合到所述迭接接地柵極NFET的所述第二 NFET的所述源極，在所述串聯(lián)連接中的最后的NFET裝置耦合到所述迭接接地柵極NFET的所述第一 NFET的所述柵極且耦合到所述電阻器的第一端子，且所述電阻器的第二端子耦合到接地。
15.—種裝置,其包含 第一 ESD箝位電路，其用于為IC提供防護(hù)以對抗由正電壓ESD脈沖引起的ESD電荷，所述第一 ESD箝位電路具有迭接接地NFET (202)、預(yù)充電電路和二極管網(wǎng)絡(luò)，其中所述二極管網(wǎng)絡(luò)耦合于所述IC的IC襯墊與所述迭接接地柵極NFET的漏極節(jié)點(diǎn)之間，且其中所述第 一 ESD箝位電路提供用于所述ESD電荷從所述IC襯墊放電到接地的電路徑；以及 第二 ESD箝位電路，其與所述第一 ESD箝位電路并聯(lián)地耦合以用于為所述IC提供防護(hù)以對抗由負(fù)電壓ESD脈沖引起的ESD電荷，所述第二 ESD箝位電路具有迭接接地柵極NFET、偏壓電路和二極管網(wǎng)絡(luò)，其中所述二極管網(wǎng)絡(luò)耦合于所述IC的IC襯墊與所述迭接接地柵極NFET的源極之間，且其中所述第二ESD箝位電路提供用于所述ESD電荷從接地放電到IC襯墊的電路徑。
16.根據(jù)權(quán)利要求15所述的裝置，其中所述偏壓電路設(shè)定所述第二ESD箝位電路的所述迭接接地柵極NFET的柵極處的所要負(fù)電壓。
17.一種1C，其包括耦合到RF前端RFFE開關(guān)的IC襯墊，所述IC包含 ESD箝位電路，其具有迭接接地柵極NFET、預(yù)充電電路和二極管網(wǎng)絡(luò)，所述二極管網(wǎng)絡(luò)用以將所述ESD箝位電路的接通電壓設(shè)定在所要電平，其中所述二極管網(wǎng)絡(luò)耦合于所述IC的所述IC襯墊與所述迭接接地柵極NFET的漏極之間，且其中所述ESD箝位電路通過提供用于ESD電荷從所述IC襯墊放電到接地的電路徑而為所述IC提供防護(hù)以對抗由正電壓ESD脈沖引起的電荷；以及 ESD防護(hù)電路，其耦合于接地與所述RFFE開關(guān)的串聯(lián)開關(guān)之間以提供用于所述ESD電荷從接地放電到所述IC襯墊的電路徑，從而防護(hù)所述IC使其免受負(fù)電壓ESD脈沖的損害。
18.根據(jù)權(quán)利要求17所述的1C，其中所述ESD防護(hù)電路為ESD二極管，其具有耦合到接地的陽極和耦合到所述串聯(lián)開關(guān)的陰極。
19.根據(jù)權(quán)利要求17所述的1C，其中所述ESD防護(hù)電路包含所述RFFE開關(guān)的耦合到ESD 二極管的分流開關(guān)，所述ESD 二極管具有耦合到接地的陽極和耦合到所述分流開關(guān)的陰極。
20.根據(jù)權(quán)利要求17所述的1C，其中所述預(yù)充電電路設(shè)定所述迭接接地柵極NFET的所述漏極處的偏壓電壓以便減小所述IC襯墊處的電容性負(fù)載。
21.根據(jù)權(quán)利要求20所述的1C，其中所述預(yù)充電電路包含二極管，所述二極管具有耦合到正電源的陽極，以及耦合到所述迭接接地柵極NFET的所述漏極且耦合到所述二極管網(wǎng)絡(luò)的陰極。
22.根據(jù)權(quán)利要求17所述的1C，其中所述二極管網(wǎng)絡(luò)包含至少第一二極管，所述至少第一二極管具有耦合到所述迭接接地柵極NFET的所述漏極的陰極，以及耦合到所述IC的所述IC襯墊的陽極。
23.根據(jù)權(quán)利要求20所述的裝置，其中所述二極管網(wǎng)絡(luò)包含以串聯(lián)方式連接的多個二極管，在所述串聯(lián)中的第一個二極管的陽極耦合到所述IC的所述IC襯墊，且在所述串聯(lián)中的最后的二極管的陰極耦合到所述迭接接地柵極NFET的所述漏極。
24.根據(jù)權(quán)利要求23所述的裝置，其中所述二極管為P+N阱二極管。
25.根據(jù)權(quán)利要求17所述的裝置，其中所述迭接接地柵極NFET包含呈迭接配置的至少第一NFET和第二NFET，且其中所述第一NFET裝置的柵極經(jīng)由第一電阻器而耦合到接地，所述第一 NFET裝置的漏極耦合到所述第二 NFET裝置的源極，所述第二 NFET裝置的漏極耦合到所述二極管網(wǎng)絡(luò)，且所述第二 NFET裝置的柵極經(jīng)由第二電阻器而耦合到電源供應(yīng)器。
26.一種用于為IC提供防護(hù)以對抗正電壓ESD脈沖的裝置(200)，所述裝置包括ESD箝位電路，所述裝置包含 用于將所述裝置的接通電壓設(shè)定為所要電平的裝置，其耦合于所述IC的IC襯墊與所述ESD箝位電路的節(jié)點(diǎn)之間；以及 用于將所述節(jié)點(diǎn)處的偏壓電壓設(shè)定為所要電平以便減小所述IC襯墊處的電容性負(fù)載的裝置。
27.一種用于為IC提供防護(hù)以對抗負(fù)電壓ESD脈沖的裝置，所述裝置包括具有至少第一端子和第二端子的ESD箝位電路，所述裝置包含 用于將所述裝置的接通電壓設(shè)定為所要電平的裝置，其耦合于所述IC的IC襯墊與所述ESD箝位電路的所述第一端子之間；以及 用于將所述ESD箝位電路的所述第一端子和所述第二端子處的偏壓電壓設(shè)定為所要電平以便將所要負(fù)電壓電平提供到所述ESD箝位電路的所述第二端子的裝置。
28.—種1C，其包括耦合到RFFE開關(guān)的IC襯墊，所述IC包含 ESD箝位電路，其具有(i)迭接接地柵極NFET (202) ；(ii)用于將所述ESD箝位電路的接通電壓設(shè)定為所要電平的裝置，其耦合于所述IC的所述IC襯墊(1114、1214)與所述迭接接地柵極NFET的端子之間；以及(iii)用于將所述迭接接地柵極NFET的所述端子處的偏壓電壓設(shè)定為所要電平以便減小所述IC襯墊處的電容性負(fù)載的裝置，其中所述ESD箝位電路(1110、200)通過提供用于ESD電荷從所述IC襯墊放電到接地的電路徑而為所述IC(1100,1200)提供防護(hù)以對抗由正電壓ESD脈沖引起的電荷；以及 用于提供用于所述ESD電荷從接地放電到所述IC襯墊的電路徑從而防護(hù)所述IC (1100、1200)使其免受負(fù)電壓ESD脈沖的損害的裝置(1142、1242)，其耦合于接地與所述RFFE開關(guān)的串聯(lián)開關(guān)(1125、1240)之間。
全文摘要
本發(fā)明描述用于需要高壓和高頻操作兩者的RFIC的改進(jìn)的ESD防護(hù)電路。組合有預(yù)充電電路和二極管網(wǎng)絡(luò)的迭接接地柵極驟回NFET (GGNFET)導(dǎo)致具有低電容和高接通電壓的正ESD防護(hù)箝位電路。所述正ESD防護(hù)箝位電路在正電壓ESD脈沖期間為IC提供ESD防護(hù)。本發(fā)明揭示負(fù)ESD防護(hù)箝位電路的示范性實(shí)施例，其中以允許偏壓電路或電荷泵與二極管網(wǎng)絡(luò)和迭接接地柵極驟回NFET的組合提供防護(hù)以對抗負(fù)ESD電壓脈沖的方式來使用所述偏壓電路或所述電荷泵替代所述預(yù)充電電路。正ESD防護(hù)箝位電路與負(fù)ESD防護(hù)箝位電路的組合在正電壓ESD脈沖或負(fù)電壓ESD脈沖期間為IC提供ESD防護(hù)。替代實(shí)施例進(jìn)一步通過僅使用正ESD箝位電路來提供正ESD脈沖期間的ESD防護(hù)而減小所述ESD防護(hù)電路的電容，同時通過由耦合到負(fù)ESD二極管的RF前端開關(guān)的路徑形成的放電路徑來提供針對負(fù)ESD脈沖的防護(hù)。
文檔編號H03F1/52GK102754335SQ201180009535
公開日2012年10月24日 申請日期2011年1月19日 優(yōu)先權(quán)日2010年1月19日
發(fā)明者尤金·R·沃利, 德渥·吳, 泯丙煜 申請人:高通股份有限公司